JP3320124B2 - Image reading device - Google Patents
Image reading deviceInfo
- Publication number
- JP3320124B2 JP3320124B2 JP33648692A JP33648692A JP3320124B2 JP 3320124 B2 JP3320124 B2 JP 3320124B2 JP 33648692 A JP33648692 A JP 33648692A JP 33648692 A JP33648692 A JP 33648692A JP 3320124 B2 JP3320124 B2 JP 3320124B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- line
- circuit
- output
- storage means
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000006243 chemical reaction Methods 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 9
- 230000015654 memory Effects 0.000 description 9
- 230000006866 deterioration Effects 0.000 description 5
- 238000005070 sampling Methods 0.000 description 5
- 238000012935 Averaging Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Editing Of Facsimile Originals (AREA)
- Image Input (AREA)
- Image Processing (AREA)
- Storing Facsimile Image Data (AREA)
Description
【0001】[0001]
【産業上の利用分野】本発明は、画像読取装置に係り、
詳しくは、FAX、スキャナー等の画像読取装置におけ
る線密度変換を行う画像読取装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an image reading apparatus,
More specifically, the present invention relates to an image reading apparatus that performs linear density conversion in an image reading apparatus such as a facsimile or a scanner.
【0002】[0002]
【従来の技術】従来の画像読取装置における線密度変換
方式、特に縮小等で間引き処理を行う場合については、
例えば特開平1−152868号公報で報告されたもの
があり、ここでは、黒データの欠落を防止するため、隣
接画素あるいは隣接ラインと論理和を取っていた。2. Description of the Related Art A linear density conversion method in a conventional image reading apparatus, particularly in a case where thinning processing is performed by reduction or the like, is described below.
For example, there is a report in Japanese Patent Application Laid-Open No. 1-152868, in which a logical OR is performed with an adjacent pixel or an adjacent line in order to prevent black data from being lost.
【0003】[0003]
【発明が解決しようとする課題】しかしながら、上記し
たような従来の画像読取装置では、隣接画素あるいは隣
接ラインと論理和を取ることで黒データの欠落を防止で
きるという利点があるが、白データの欠落は防止するこ
とができず、白データの欠落が発生し、その結果全体と
して潰れ気味の画像となってしまうという点で問題を残
していた(図6(a)、(c)、(d)及び図7参
照)。However, the conventional image reading apparatus as described above has an advantage that black data can be prevented from being lost by taking a logical sum with adjacent pixels or adjacent lines. Loss cannot be prevented, and a problem remains in that white data is lost, resulting in an image that tends to be crushed as a whole (FIGS. 6A, 6C, and 6D). ) And FIG. 7).
【0004】そこで、上記問題を解決する従来の画像読
取装置には、例えば特公昭60−31421号公報で報
告されたものがあり、ここでは、白データと黒データが
混在している場合、白データと黒データが平均して出力
されるように直前画素と異なるデータを出力している。
しかしながら、この従来の画像読取装置では、白データ
と黒データをできるだけ平均して出力することで画像の
潰れをある程度抑えることができるという利点を有する
が、副走査方式のデータを主走査方向のデータに置き換
えて行っているため、解像度が劣化してしまうという点
で問題を残していた(図6(a)、(b)及び図7参
照)。A conventional image reading apparatus which solves the above-mentioned problem is disclosed in, for example, Japanese Patent Publication No. Sho 60-31421. Here, when white data and black data are mixed, white image data is used. Data different from the immediately preceding pixel is output so that data and black data are output on average.
However, this conventional image reading apparatus has an advantage that the collapse of an image can be suppressed to some extent by averaging and outputting white data and black data as much as possible. Therefore, a problem remains in that the resolution is degraded (see FIGS. 6A, 6B and 7).
【0005】そこで本発明は、黒データ及び白データ共
欠落を極端に少なくすることができ、解像度の劣化の少
ない画像を得ることができる画像読取装置を提供するこ
とを目的としている。SUMMARY OF THE INVENTION An object of the present invention is to provide an image reading apparatus capable of extremely reducing the loss of both black data and white data and obtaining an image with less deterioration in resolution.
【0006】[0006]
【課題を解決するための手段】請求項1記載の発明は、
画像を読み取って得られたアナログ又は多値の読取デー
タを2値の2値化データに変換する2値化回路を備え、
前記2値化データの線密度変換を行なう画像読取装置に
おいて、前記2値化回路から出力された2値化データを
ライン毎に記憶する第1の記憶手段と、前記第1の記憶
手段に記憶された2値化データが入力されるとともに前
記2値化回路から出力された2値化データが入力され、
ライン毎に演算を行って演算結果を出力するライン演算
手段と、前記ライン演算手段の演算結果をライン毎に記
憶して再び前記ライン演算手段に 出力する第2の記憶手
段とを備え、前記ライン演算手段は、前記第1の記憶手
段に記憶された第nラインの2値化データL n と、前記
2値化回路から出力された第n+1ラインの2値化デー
タL n+1 と、前記第2の記憶手段に記憶された2ライ
ン前の演算結果L´ n−2 とに基づいて、演算結果L´
n をL´ n =L n+1 +L n ・inv(L´ n−2 )
(但し、inv(L´ n−2 )は(L´ n−2 )の反転
結果である)なる論理演算によって生成することを特徴
とするものである。 According to the first aspect of the present invention,
Analog or multi-valued read data obtained by reading an image
A binary circuit for converting the data into binary binary data,
An image reading device that performs linear density conversion of the binary data
Here, the binarized data output from the binarization circuit is
First storage means for storing each line, and the first storage means
The binarized data stored in the means is input and
The binarized data output from the binarizing circuit is input,
Line operation that performs operation for each line and outputs the operation result
Means and the calculation results of the line calculation means are written for each line.
A second storage means for storing the information again and outputting it to the line operation means
And a line operation means, wherein the line operation means comprises:
And binarized data L n of the n-th line stored in stages, the
The binarized data of the (n + 1) th line output from the binarizing circuit
L n + 1 and two lines stored in the second storage means.
Based on the previous operation result L′ n−2 ,
n the L'n = L n + 1 + L n · inv (L'n-2)
(However, inv (L' n-2 ) is the inverse of (L' n-2 ))
The result is a logical operation
It is assumed that.
【0007】[0007]
【0008】[0008]
【0009】[0009]
【0010】[0010]
【作用】[Action]
【0011】請求項1記載の発明では、実際に取り込ん
だラインのデータL´ n−2 が黒の場合は、1ライン空
いた次のラインのデータL n+1 をそのまま出力し、取
り込んだラインのデータL´ n−2 が白の場合は、次の
2ラインの論理和データ(L n +L n+1 )を出力する
ことができるので、黒データ及び白データの欠落が極端
に少ないデータを得ることができ、解像度の劣化の少な
い画像を得ることができる。[0011] In the first aspect of the present invention, actually takes
If the data L'n-2 is black but the line, one line vacated next line data L n + 1 is output as it is, taken
When the data L ′ n−2 of the inserted line is white, the logical sum data (L n + L n + 1 ) of the next two lines can be output, so that the loss of black data and white data is extremely small. Data can be obtained, and an image with less deterioration in resolution can be obtained.
【0012】[0012]
【0013】[0013]
【0014】[0014]
【実施例】以下、本発明の実施例1を具体的に図面を用
いて説明する。EXAMPLES The following will now be specifically described with reference to the drawings Embodiment 1 of the present invention.
【0015】(実施例1) 図1は本発明の実施例1に則した画像読取装置の構成を
示すブロック図である。図1において、画像読取装置
は、2値化回路2と、第1のラインメモリ3a(第1の
記憶手段)と、第2及び第3のラインメモリ3b、3c
(第2の記憶手段 )と、演算回路4(ライン演算手段)
とを含む。1は原稿読取回路であり、この原稿読取回路
1から出力されたアナログ読取データ又は多値読取デー
タは、2値化回路2に入力され、2値化回路2で白又は
黒の2値化データに変換される(即ち「2値化」され
る)。なお、本実施例では白データを0とし、黒データ
を1とする。次いで、2値化回路2で変換された2値化
データはラインメモリ3aに記憶されるとともに、演算
回路4に入力される。次いで、演算回路4の出力はライ
ンメモリ3b及びラインメモリ3cに記憶され、このラ
インメモリ3b、3cを介して再び演算回路4に入力さ
れる。即ち、演算回路4には、現ラインの2値化データ
Ln+1、前ラインの2値化データLn及び前々ライン
の演算回路4の出力が主走査位置に同期して入力され
る。ここで、演算回路4は図2の演算回路に示す如く次
式の論理演算を行い、演算結果L n ′を出力する。図2
において、6〜8は各々オア、アンド、インバータであ
る。Embodiment 1 FIG. 1 is a block diagram showing a configuration of an image reading apparatus according to Embodiment 1 of the present invention. In FIG. 1, an image reading device
Represents a binarization circuit 2 and a first line memory 3a (first
Storage means), and second and third line memories 3b, 3c
(Second storage means ) and operation circuit 4 (line operation means)
And 1 is a document reading circuit, analog read data or multivalued read data output from the document scanning circuit 1 is inputted to the binarizing circuit 2, the binarizing circuit 2 in white or black binary data (Ie "binarized")
) . In this embodiment, white data is set to 0 and black data is set to 1. Next, the binarized data converted by the binarization circuit 2 is stored in the line memory 3a and input to the arithmetic circuit 4. Next, the output of the arithmetic circuit 4 is stored in the line memories 3b and 3c, and is again input to the arithmetic circuit 4 via the line memories 3b and 3c. That is, the arithmetic circuit 4 receives the binary data L n + 1 of the current line, the binary data L n of the previous line, and the output of the arithmetic circuit 4 of the line before the last line in synchronization with the main scanning position. Here, the arithmetic circuit 4 have rows logical operation of the formula as shown in the arithmetic circuit of FIG. 2, and outputs the calculation result L n '. FIG.
, 6 to 8 are OR, AND, and inverters, respectively.
【0016】 Ln′=Ln+1 +Ln・inv(L′ n−2 ) (但し、inv(L′ n−2 )は前々ラインの演算結果
L′n−2の反転結果を示す)即ち、図1、図2および
前記式によって示されるように、演算回路4は、第1の
ラインメモリ3aに記憶された第nラインの2値化デー
タL n と、2値化回路2から出力された第n+1ライン
の2値化データL n+1 と、第3のラインメモリ3cに
記憶された2ライン前の演算結果L′ n−2 とが入力さ
れ、2ライン前の演算結果L′ n−2 の反転結果と第n
ラインの2値化データL n との論理積を実行し、この論
理積の結果と第n+1ラインの2値化データL n+1 と
の論理和を、演算結果L n ′として出力する。本実施例
では、2ラインのデータから1ラインのデータに変換す
る回路構成であるため、データの取り込みは1ラインお
きに行う。このため、L n ′を取り込むとすると、前ラ
インとして取り込まれたデータはL′ n−2 である。 [0016] L n '= L n + 1 + L n · inv (L' n-2) ( where, inv (L 'n-2) the calculation result L of the second previous line' shows the inversion results of the n-2) Namely , FIGS. 1, 2 and
As shown by the above equation, the arithmetic circuit 4 has the first
The binarized data of the n-th line stored in the line memory 3a
And data L n, (n + 1) th line outputted from the binarizing circuit 2
In the binarized data Ln + 1 and the third line memory 3c.
The stored operation result L' n-2 two lines before is input.
And the inversion result of the operation result L' n-2 two lines before and the n-th
Performs a logical product of the binary data L n of the line, the logical
Results of Riseki and binarized data L n + 1 of the (n + 1) -th line
Is output as the operation result L n ′. In this embodiment, since the circuit configuration converts data of two lines into data of one line, data is taken in every other line. Therefore , if L n ′ is taken in, the data taken in as the previous line is L ′ n−2 .
【0017】ここで、図3に本回路での出力例を示す
が、図3(a)の2値化データは演算処理されて図3
(b)の如くデータに変換される。システムは1ライン
おきにデータを取り込むため、取り込む周期に応じて図
3(c)又は図3(d)の如くデータとして取り込まれ
る。 Here, FIG. 3 shows an output example of this circuit. The binarized data shown in FIG.
It is converted into data as shown in FIG. Since the system takes in data every other line, it is taken in as data as shown in FIG. 3 (c) or FIG. 3 (d) according to the taking cycle .
【0018】[0018]
【0019】本実施例では、実際に取り込んだラインの
データL´ n−2 が黒の場合は、1ライン空いた次のラ
インのデータL n+1 をそのまま出力し、取り込んだラ
インのデータL´ n−2 が白の場合は、次の2ラインの
論理和データ(L n +L n+1 )を出力することができ
るので、黒データ及び白データの欠落が極端に少ないデ
ータを得ることができ、解像度の劣化の少ない画像を得
ることができる。In this embodiment, when the data L' n-2 of the line actually fetched is black, the data Ln + 1 of the next line that is one line vacant is output as it is and the fetched line
If in the data L'n-2 is white, it is possible to output the logical sum data of the next two lines (L n + L n + 1 ), lack of black data and white data to obtain a extremely small data Therefore, it is possible to obtain an image with less deterioration in resolution.
【0020】以下、本発明の実施例2を具体的に図面を
用いて説明する。 Hereinafter, a second embodiment of the present invention will be specifically described with reference to the drawings.
【0021】(実施例2) 図4は本発明の実施例2に則した画像読取装置の構成を
示すブロック図である。図4において、画像読取装置
は、2値化回路12と、第1のレジスタ13a(第3の
記憶手段)と、第2及び第3のレジスタ13b、13c
(第4の記憶手段)と、演算回路14(画素演算手段)
と、サンプリング回路15とを含む。図示例は隣接する
2つの画素データを1つの画素データに変換して出力す
る画像読取装置に適用する場合である。図4において、
11は原稿読取回路であり、この原稿読取回路11から出力
されたアナログ読取データ又は多値読取データは、2値
化回路12に入力され、この2値化回路12で白又は黒の2
値化データに変換される(即ち「2値化」される)。な
お、本実施例では白データを0とし、黒データを1とす
る。次いで、2値化回路12で変換された2値化データは
レジスタ13aに記憶されるとともに、演算回路14に入力
される。次いで、演算回路14の出力はレジスタ13b及び
レジスタ13cに記憶され、このレジスタ13b、13cを介
して再び演算回路14に入力される。即ち、演算回路14に
は、現画素の2値化データLn+1、前画素の2値化デ
ータLn及び前々画素の演算回路14の出力が主走査位置
に同期して入力される。ここで、演算回路14は実施例1
と同様図2の演算回路に示す如く次式の論理演算を行
い、演算結果L n ′を出力する。 Embodiment 2 FIG. 4 is a block diagram showing the configuration of an image reading apparatus according to Embodiment 2 of the present invention. In FIG. 4, an image reading device
Represents a binarization circuit 12 and a first register 13a (third register
Storage means), and the second and third registers 13b and 13c.
(Fourth storage means) and operation circuit 14 (pixel operation means)
And a sampling circuit 15. The illustrated example is a case where the present invention is applied to an image reading apparatus that converts two adjacent pixel data into one pixel data and outputs the data. In FIG.
Reference numeral 11 denotes a document reading circuit. Analog reading data or multi-valued reading data output from the document reading circuit 11 is input to a binarization circuit 12, and the binarization circuit 12 outputs white or black two-dimensional data.
It is converted into digitized data (ie, "binarization"). In this embodiment, white data is set to 0 and black data is set to 1. Next, the binarized data converted by the binarization circuit 12 is stored in the register 13a and input to the arithmetic circuit 14. Next, the output of the arithmetic circuit 14 is stored in the registers 13b and 13c, and is again input to the arithmetic circuit 14 via the registers 13b and 13c. That is, the binary data L n + 1 of the current pixel, the binary data L n of the previous pixel, and the output of the arithmetic circuit 14 of the pixel before the previous pixel are input to the arithmetic circuit 14 in synchronization with the main scanning position. Here, the arithmetic circuit 14 is the first embodiment.
The logical operation of the following equation is performed as shown in the arithmetic circuit of FIG.
And outputs the operation result L n ′.
【0022】 Ln′=Ln+1+Ln・inv(L′ n−2 ) (但し、inv(L′ n−2 )は前々画素の演算結果
L′n−2の反転結果を示す)即ち、図4、図2および
前記式によって示されるように、演算回路14は、第1
のレジスタ13aに記憶された第n画素の2値化データ
L n と、2値化回路12から出力された第n+1画素の
2値化データL n+1 と、第3のレジスタ13cに記憶
された2画素前の演算結果L′ n−2 とが入力され、2
画素前の演算結果L′ n−2 の反転結果と第n画素の2
値化データL n との論理積を実行し、この論理積の結果
と第n+1画素の2値化データL n+1 との論理和を、
演算結果L n ′として出力する。本実施例では、2画素
のデータから1画素のデータに変換する回路構成である
ため、データの取り込みは1画素おきに行う。このた
め、L n ′を取り込むとすると、前画素として取り込ま
れたデータはL′ n−2 である。 [0022] L n '= L n + 1 + L n · inv (L' n-2) ( where, inv (L 'n-2) the calculation result L of the second previous pixel' shows the inversion results of the n-2) Namely , FIGS. 4, 2 and
As shown by the above equation, the arithmetic circuit 14
Binarized data of the n-th pixel stored in the register 13a
L n and the (n + 1) th pixel output from the binarization circuit 12.
Binarized data Ln + 1 and stored in third register 13c
The calculated result L ′ n−2 two pixels before is input, and 2
The inversion result of the calculation result L′ n−2 before the pixel and the 2
Performs a logical product of the binary data L n, the result of this logical product
And the binary data L n + 1 of the ( n + 1) th pixel
It is output as the operation result L n '. In the present embodiment, since the circuit configuration converts data of two pixels into data of one pixel, data is taken in every other pixel. Therefore, if L n ′ is taken in, the data taken in as the previous pixel is L ′ n−2 .
【0023】ここで、図5に本回路での出力例を示す
が、図5(a)の2値化データは演算処理されて図5
(b)の如くデータに変換される。システムは1画素お
きにデータをサンプリング回路15によりサンプリングす
るため、図5(c)又は図5(d)の如くサンプリング
出力される。また、本実施例では、図4に示す如く主走
査方向の画素を1/2に間引くようにし、画素単位にレ
ジスタ13a〜13cに記憶し、1画素おきにデータをサン
プリング回路15でサンプリングしている。FIG. 5 shows an output example of this circuit. The binary data shown in FIG.
It is converted into data as shown in FIG. Since the system samples data every other pixel by the sampling circuit 15, the data is sampled and output as shown in FIG. 5C or FIG. 5D. In the present embodiment, as shown in FIG. 4, pixels in the main scanning direction are thinned out to 1/2, stored in the registers 13a to 13c in pixel units, and data is sampled by the sampling circuit 15 every other pixel. I have.
【0024】[0024]
【0025】本実施例では、実際に取り込んだ画素のデ
ータL´ n−2 が黒の場合は、1画素空いた次画素のデ
ータL n+1 をそのまま出力し、取り込んだ画素のデー
タL´ n−2 が白の場合は、次の2画素の論理和データ
(L n +L n+1 )を出力することができるので、黒デ
ータ及び白データの欠落が極端に少ないデータを得るこ
とができ、解像度の劣化の少ない画像を得ることができ
る。なお、本明細書において、実施例2の画素毎の2値
化データL n 、L n+1 、L´ n−2 及びL´ n は、実
施例1のライン毎の2値化データと区別する際、それぞ
れLE n 、LE n+1 、LE´ n−2 及びLE´ n とも
表される。 In this embodiment, when the actually taken pixel data L' n-2 is black, the data Ln + 1 of the next pixel left by one pixel is output as it is, and the taken pixel data L' n- If 2 is white, the logical sum data of the next two pixels
Since (L n + L n + 1 ) can be output, data in which black data and white data are extremely small can be obtained, and an image with less deterioration in resolution can be obtained. Note that, in this specification, a binary value for each pixel in the second embodiment is used.
Data L n, L n + 1, L'n-2 and L'n are real
When distinguishing from the binarized data for each line of the first embodiment,
Re LE n, LE n + 1, LE' n-2 and LE' n both
expressed.
【0026】[0026]
【発明の効果】本発明によれば、黒データ及び白データ
共欠落を極端に少なくすることができ、解像度の劣化の
少ない画像を得ることができるという効果がある。According to the present invention, both black data and white data can be extremely reduced, so that an image with less deterioration in resolution can be obtained.
【図1】本発明の実施例1に則した画像読取装置の構成
を示すブロック図である。FIG. 1 is a block diagram illustrating a configuration of an image reading apparatus according to a first embodiment of the present invention.
【図2】本発明の実施例1に則した演算回路を示す回路
図である。FIG. 2 is a circuit diagram showing an arithmetic circuit according to the first embodiment of the present invention.
【図3】本発明の実施例1に則した2値化データ、演算
回路出力及び取り込みデータを示す図である。FIG. 3 is a diagram showing binarized data, arithmetic circuit output, and captured data according to the first embodiment of the present invention.
【図4】本発明の実施例2に則した画像読取装置の構成
を示すブロック図である。FIG. 4 is a block diagram illustrating a configuration of an image reading device according to a second embodiment of the present invention.
【図5】本発明の実施例2に則した2値化データ、演算
回路出力及びサンプリング出力を示す図である。FIG. 5 is a diagram showing binarized data, an arithmetic circuit output, and a sampling output according to the second embodiment of the present invention.
【図6】従来例の課題を説明する図である。FIG. 6 is a diagram illustrating a problem of a conventional example.
【図7】従来例の課題を説明する図である。FIG. 7 is a diagram illustrating a problem of a conventional example.
1、11 原稿読取回路 2、12 2値化回路3a ラインメモリ(第1の記憶手段) 3b、3c ラインメモリ(第2の記憶手段) 4 演算回路(ライン演算手段) 14 演算回路(画素演算手段) 6 オア 7 アンド 8 インバータ 13a レジスタ(第3の記憶手段) 13b、13c レジスタ(第4の記憶手段) 15 サンプリング回路1, 11 Document reading circuit 2, 12 Binarization circuit 3a Line memory (first storage means) 3b, 3c Line memory (second storage means) 4 Operation circuit (line operation means) 14 Operation circuit (pixel operation means 6 ) OR 7 and 8 Inverter 13a Register (third storage means) 13b, 13c Register (fourth storage means) 15 Sampling circuit
Claims (1)
値の読取データを2値の2値化データに変換する2値化
回路を備え、前記2値化データの線密度変換を行なう画
像読取装置において、 前記2値化回路から出力された2値化データをライン毎
に記憶する第1の記憶手段と、前記第1の記憶手段に記
憶された2値化データが入力されるとともに前記2値化
回路から出力された2値化データが入力され、ライン毎
に演算を行って演算結果を出力するライン演算手段と、
前記ライン演算手段の演算結果をライン毎に記憶して再
び前記ライン演算手段に出力する第2の記憶手段とを備
え、 前記ライン演算手段は、前記第1の記憶手段に記憶され
た第nラインの2値化データL n と、前記2値化回路か
ら出力された第n+1ラインの2値化データL
n+1 と、前記第2の記憶手段に記憶された2ライン前
の演算結果L´ n−2 とに基づいて、演算結果L´ n を
L´ n =L n+1 +L n ・inv(L´ n−2 )(但
し、inv(L´ n−2 )は(L´ n−2 )の反転結果
である)なる論理演算によって生成することを特徴とす
る画像読取装置。 (1)Analog or multiple images obtained by reading images
Binarization that converts read value data into binary binary data
A circuit for performing linear density conversion of the binary data.
In an image reading device, The binarized data output from the binarizing circuit is line-by-line
A first storage means for storing in the first storage means;
The binarized data is input and the binarization is performed.
Binary data output from the circuit is input, and for each line
A line operation means for performing an operation on and outputting an operation result;
The calculation result of the line calculation means is stored for each line and
And second storage means for outputting to the line operation means.
e, The line operation means is stored in the first storage means.
Binarized data L of the n-th line n And the binarization circuit
Data L of the (n + 1) th line output from
n + 1 And before two lines stored in the second storage means.
Calculation result L ′ n-2 And the calculation result L ′ n To
L ' n = L n + 1 + L n ・ Inv (L ' n-2 ) (But
And inv (L ' n-2 ) Is (L ' n-2 ) Inversion result
Is generated by a logical operation of
Image reading device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP33648692A JP3320124B2 (en) | 1992-12-17 | 1992-12-17 | Image reading device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP33648692A JP3320124B2 (en) | 1992-12-17 | 1992-12-17 | Image reading device |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002125125A Division JP3723150B2 (en) | 2002-04-26 | 2002-04-26 | Image reading device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH06189113A JPH06189113A (en) | 1994-07-08 |
JP3320124B2 true JP3320124B2 (en) | 2002-09-03 |
Family
ID=18299635
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP33648692A Expired - Lifetime JP3320124B2 (en) | 1992-12-17 | 1992-12-17 | Image reading device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3320124B2 (en) |
-
1992
- 1992-12-17 JP JP33648692A patent/JP3320124B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH06189113A (en) | 1994-07-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2702928B2 (en) | Image input device | |
US5701364A (en) | Image processing apparatus | |
US4855933A (en) | Line figure connecting apparatus | |
JP3014252B2 (en) | Image processing method and image processing apparatus | |
JPS58220563A (en) | Character and pattern picture image extracting system | |
JP3320124B2 (en) | Image reading device | |
JPS62219754A (en) | Picture reader | |
JP3723150B2 (en) | Image reading device | |
JP3045555B2 (en) | Binarization processing method for multi-tone image information | |
JPH04271667A (en) | Reading system for color information | |
JP2624262B2 (en) | Printing equipment | |
JP2845376B2 (en) | Pixel density converter | |
JP2621868B2 (en) | Image feature extraction device | |
JP3006460B2 (en) | Binary image processing device | |
JPS6367079A (en) | Picture processor | |
JP2001016448A (en) | Picture processor and picture processing method | |
JP2934971B2 (en) | Image binarization processing device | |
JPS6318776A (en) | Picture processor | |
JPS5820063A (en) | Picture processor | |
JPS6382060A (en) | Image signal processing circuit for facsimile | |
JPS6367078A (en) | Picture processor | |
JPS619764A (en) | Picture processor | |
JPH05108814A (en) | Picture reader | |
JP2003283808A (en) | Image processor | |
JPS62281678A (en) | Picture processor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080621 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090621 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090621 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100621 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110621 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110621 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120621 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130621 Year of fee payment: 11 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130621 Year of fee payment: 11 |