JPS63187496A - ダイナミツク・ランダム・アクセス・メモリの制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、ダイナミック・ランダム・アクセス・メモリ
の制御方式に関し、特にそのリフレッシ二ｉｌ！御方式
に関する。

（従来の技術） ダイナミック・ランダム・アクセス・メモリ（以下、Ｄ
ＲＡＭと記す、）は、情報をＭ　ＯＳ　ＦＥＴのゲート
電極下の容量の電荷として記憶しているうこの電荷は、
リーク電流のため徐々に失われる。したがって、時間の
経過と共に記憶している情報は失われろ、記憶している
情報を失わないためには、この電荷が失われる前に再生
してやる必要がある。一般に、この電荷の再生の操作、
すなわち情報の再生操作は、ＤＲＡＭのリフレッシュと
呼ばれている。

通常のＤ　ＲＡ　Ｍでは、１回のリフレッシュ操作で再
生されろ情報は全体の一部分である。１回のリフレッシ
ュ操作で再生される単位をリフレッシュ単位と呼ぶこと
にする。通常のＤ　ＲＡ　Ｍは、数百のリフレッシュ単
位からなっており、そのため、すべての情報を再生する
には数百回のリフレッシュを必要とする。

さらに、ひとつのリフレッシュ単位に対していえば、１
回のリフレッシュでは充分ではなく、ＤＲＡＭの仕様で
定められた間隔（以下、散大リフレ・ｌシュ間隔と記す
、）よりも短い周期で繰り返し繰り返しリフレッシュし
なければ、清報は失われてしまう。なぜならば、情報を
記憶している電荷の放電が止まることはないからである
。

そういうわけで、通常のＤＲＡＭシステムでは、散大リ
フレッシュ間隔よりも翅い周期で数百回のリフレッシュ
操作を繰り返し繰り返し行っている。

（発明が解決しようとする問題点） ところで、１回のリフレッシュ操作に要する時間は、Ｄ
ＲＡＭへの通常のアクセス１回に要する時間と同じぐら
いである。そして、リフレッシュ中には、通常のアクセ
スを行うことができない。

つまり、リフレッシュ操作によってＤＲＡＭシステムの
メモリアクセス実効速度が小さく抑えられてしまってい
る。本発明は、リフレッシュ操作の回数を減少させるこ
とにより、メモリアクセス実効速度を向上せしめるＤＲ
ＡＭの制御方式を提供することにある。

（問題点を解決する為の手段） 本発明によるＤＲＡＭ制御方式は、各リフレッシュ単位
を一意に識別するリフレッシュ単位識別。

子を定め、 全てのリフレッシュ単位について、リフレッシュ単位算
にそのリフレッシ、！、単位に対するリフレッシュ要求
の有無を表すデータを記憶するリフレッシュ要求記憶手
段と、 与えられたリフレッシュ単位識別子で表されるリフレッ
シュ単位に対するリフレッシュ要求の有無を表す与えら
れたデータをリフレッシュ要求記憶手段に記憶せしめる
リフレッシュ要求設定手段と、 与えられた識別子で表されるリフレッシュ単位に対する
リフレッシュ要求の有無を表すデータをリフレッシュ要
求記憶手段から取り出すリフレッシュ要求取り出し手段
と、 ＤＲＡＭのサイクル・タイムよりも充分大きな時間間隔
で、全てのリフレッシュ単位に対するリフレッシュ単位
識別子をあらかじめ定められた厘に発生し、発生した各
々のりフレンシュ単位識別子で表されるリフレッシュ単
位に対するリフレッシュ・チェック要求を発生するとい
う動きを、最大リフレッシュ間隔の半分より充分洩＜、
かつ３分の１よりも充分長い繰り返し周期でもって行、
つリフレッシュ・チェック要求手段と、 与えられたリフレッシュ単位識別子で表されるリフレッ
シュ単位に対するリフレッシュ要求の有無を表すデータ
を、リフレッシュ要求取り出し手段によりリフレッシュ
要求記憶手段から取り出し、リフレッシュ要求の有無を
調べ、リフレッシュ要求がない場合には、そのリフレッ
シュ単位に対するリフレッシュ要求が有るというデータ
をリフレッシュ要求設定手段によりリフレッシ２要求記
憶手段に記憶せしめ、また、リフレッシュ要求が有る場
合には、そのリフレッシュ単位に対するリフレッシュ要
求が無いというデータをリフレッシュ要求設定手段によ
りリフレッシュ要求記憶手段に記憶せしめ、かつ、その
リフレッシュ単位の識別子とともにリフレッシュ要求を
発生するリフレッシュ要求発生手段と、 リフレッシュ要求があったときメモリ・アクセス中でな
いならば直ちにリフレッシュを許可し、メモリ・アクセ
ス中ならばメモリ・アクセスの終了を待ってリフレッシ
ュを許可し、メモリ・アクセス要求があったとき同時に
リフレッシュ要求がないならば直ちにメモリ・アクセス
を許可し、リフレ・Ｖシュ中ならばリフレッシュの終了
を待ってメモリ・アクセスを許可し、もってリフレッシ
ュとメモリ・アクセスとが衝突しないように−Ｉ停する
調停手段と、 調停手段の許可を得て、リフレッシュ要求発生手段の発
生したリフレッシュ要求によって与えられる識別子で表
されろリフレッシュ単位をリフレッシュするリフレッシ
ュ制御手段と、 外部からメモリへのアクセスが発生ずると、調停手段の
許可を得てそのメモリ・アクセスを興行すると共に、ア
クセスされるアドレスを含むリフレッシュ単位の識別子
とリフレッシュ要求が無いというデータをリフレッシュ
要求設定手段に与えて、そのリフレッシュ単位に対する
リフレッシュ要求が無いことをリフレッシュ要求記憶手
段に記憶せしめるメモリ・アクセスｉ！Ｉｍ手段とを含
んで梢成される。

（作用） ＤＲＡＭのリフレッシュ操作は、リフレッシュするリフ
レッシュ単位を指定して、そのリフレッシュ単位をリフ
レッシュする。リフレッシュされるリフレッシ、１．Ｉ
？、位のリフレッシュ相位識別子は、通常の読みだし書
き込みの際に使われるアドレス信号（複数ｆ！ｉ４）の
内の７〜１０＠の信号（以下、リフレッシュ単位識別信
号と記す、）を使ってＤＲＡＭに与えらえる。リフレッ
シュ単位識別信号は、ＤＲＡＭの品種ごとに異なってい
る。

一般にＤＲＡＭは、リフレッシュ操作時だけではなく、
読みだし書き込みの際にも同時にリフレッシュが行われ
る。このときリフレッシュされるのは、読みだしまたは
杏き込みが行われたアドレスにある情報だけでなく、そ
のアドレスを含む一つのリフレッシュ単位内のすべての
情報である。

このときリフレッシュされるリフレッシュ単位は、読み
だしまたは書き込みが行われるアドレスを指定するため
に使われるアドレス信号の内で、リフレッシュ操作時に
リフレッシュ単位を指定するリフレッシュ単位識別信号
のために共用されるアドレス信号によって指定される。

本発明に係る方式は、読みだし書き込みの操作とは独立
に定期的にリフレッシュを行うという従来の方式の代わ
りに、読みだし書き込みによってリフレッシュされたリ
フレッシュ惟位に対するリフレッシュ操作をできるだけ
遅らせることにより、リフレッシュ操作の回数を減少せ
しめる。

すなわち、本発明に係る方式のメモリ・アクセス制御手
段は、外部からの要求によって、読みだし書き込み操作
を行うと、その時リフレッシュされたリフレッシュ単位
（アクセスされたアドレスを含む）の識別子とリフレッ
シュ要求が無いというデータをリフレッシュ要求設定手
段に与えて、そのリフレッシュ単位に対するリフレッシ
ュ要求が無いことをリフレッシュ要求記憶手段に記憶せ
しめろ。またリフレッシュ要求発生手段は、リフレッシ
ュ操作をリフレッシュ制御手段に要求すると共に、リフ
レッシュ要求設定手段によってそのリフレッシュ単位に
対するリフレッシュ要求が無いというデータをリフレッ
シュ要求記憶手段に記憶せしめる。

間車のため、ひとつのリフレッシュ単位に着目して説明
をする。リフレッシュ・チェック要求手段は、最大リフ
レッシュ間隔の半分より充分短く、かつ３分の１よりも
充分長い繰り返し周期でもって、このリフレッシュ単位
識別子と共にリフレッシュ・チェック要求を発生する。

リフレッシュ要求発生手段は、このリフレッシュ単位識
別子と共にリフレッシュ・チェック要求を受は取ると、
このリフレッシュ単位金別子で表されろリフレッシュ単
位に対するリフレッシュ要求のＩＴＷを表すデータを、
リフレッシュ要求穴り出し手段によりリフレッシュ要求
記憶手段がら取り出し、リフレッシュ要求の有無を調べ
ろ、リフレッシ！−要求がない場合には、このリフレッ
シ；、単位に対するリフレッシュ要求が有るというデー
タをリフレッシュ要求設定手段によりリフレッシュ要求
記憶手段に記憶せしめ、また、リフレッシュ要求が有る
場合には、このリフレッシュ単位に対するリフレッシュ
要求が無いというデータをリフレッシュ要求設定手段に
よりリフレッシュ要求記憶手段に記憶せしめ、かつ、こ
のリフレッシュ単位の識別子とともにリフレッシュ要求
を発生する。リフレッシュ要求が発生すると、リフレッ
シュ制御手段は−Ｉ停手段の許可を得て、このリフレッ
シュ単位識別子で示されるリフレッシュ単位をリフレッ
シュする。

一つのリフレッシュ単位について、最大リフレッシュ間
隔の半分より充分短く、かつ３分の１よりも充分長い繰
り返し周期でもって、このような動作を繰り返し繰り返
し行うことになる。さらに、−周期の間には、すべての
リフレッシュ単位について、あらかじめ定められた順で
、上記動作を行う。

また、りＩ停手段は、リフレッシュ制御手段のリフレッ
シュとメモリ・アクセス手段のメ七り・アクセスとが衝
突しないようにメモリ・アクセスおよびリフレッシュを
許可する。メモリ・アクセス制御手段は、調停手段から
の許可を待って、メモリ・アクセスとリフレッシュ要求
記憶手段への前述の操作を行う。

本発明にかかるＤＲＡＭ制御方式は、以上のように動作
してリフレッシュ操作の回数を減少させる。

（実施例） つぎに、本発明の実施例について図面を参照して詳細に
説明する。

第１図は、本発明の一実施例を示すブロック図である。

第１Ｉ２１のＤ　ＲＡ　Ｍ制御方式は、２５６にビット
のＤＲＡＭ３２個を制御して、１ワードか３２ビツト、
全体で２５６にワードのメモリシステムを構成するため
のものであり、３２個のＤ　ＲＡ　Ｍ　：含んでいる。

この２５６にビットＤ　ＲＡ　Ｍのリフレッシュ単位は
、全部で２５６個であり、その識別子は８ビツトで構成
される。

外部から供給されるクロック信号ＣＬＫは、周波数ｆ＝
１０８Ｈ２、すなわち周期Ｔ＝　１００ｎＳでもって第
１図のメモリシステムをドライブする。このメモリシス
テムは、１ワ一ド単位に読み書きを行うことができる。

すなわち、メモリアクセス信号ＭＡＣＣを“１′°にし
た後あらかじめ定められた時間間隔でアドレス信号糸〇
に読み書きを行うアドレスを、読み書き制御信号１１／
Ｗに読み書きの別を、香くときには、データ信号りに書
き込みデータを、それぞれセットすることにより１ワ一
ド単位に読み書きを行うことができる。読み書きの動作
の完了は、レディ信号ＲＤＹの値によって知ることがで
きろ。例えば、レディ信号ＲＤＹが°“１”になった時
に動作が完了し、読みだしの場合には、データ信号りに
読みだした１ワードのデータが得られる。

さて、リフレッシュ要求記憶手段は、２５６ｘ　１ビツ
トのスタティックＲＡＭ　（以下、ＳＲＡＭと記す、）
５からなる。ＳＲＡＭ５のアクセスタイムは、例えば２
０ｎＳである。ＳＲＡＭ５の各アドレスには、そのアド
レスの値と同一の値をリフレッシュ単位識別子の値とし
て持つリフレッシュ単位に対するリフレッシュ要求の有
無を表すデータが記憶される。例えば、記憶されている
データの値が、ｕ　ＯＩ＋ならばリフト・ソシュ要求が
無いことを示し、６１′ならばリフレッシュ要求が有る
ことを示す。

識別子信号ＩＯをアドレス端子ＡＤっ〜Ａ　Ｄ　、に与
え、書き込み許可端子■ｒＥに伍“０′″の書き込み制
御信号ＷＲＩ　ｒＥを与えると、識別子信号ｏ＋Ｅのリ
フレッシ；、単位識別子で表されるリフレッシュ単位に
対するリフレッシュ要求の有無を表すデータが、要求信
号！（Ｑとしてデータ出力端子ＤＱに得られる。

また、識別子信号１０をアドレス端子ＡＤｏ〜＾ｐ７に
与え、書き込み許可端子Ｗトに値“１゛°力書き込み制
Ｆｌ信号ＷＲ１ｒＥを与えると、識別子イシ号ＩＤ上の
リフレッシュ単位識別子で表されるリフレッシュ単位に
対するリフレッシュ要求の有無を現すデータとして、デ
ータ入力端子Ｄ１に与えられているデータ信号ＤＡＴＡ
の値を記憶する。

リフレッシュ要求設定手段とリフレッシュ要求取り出し
手段は、設定読みだし回路４からなり、つぎの４つの動
作を行う。

■第一の識別子信号１０．上のリフレッシュ単位識別子
で表されるリフレッシュ単位に対するリフレッシュ要求
の有無を表すデータを要求信号ＲＱ順に出力する。

すなわち、読みだし要求信号ＲＤＲＱが′１′′になる
と、書き込み制御信号ＷＲＩＩＥに“０″′を、識別子
信号１０に第一の識別子信号１０．の値を出力し、Ｓ　
ｇ　Ａ　Ｍ５から第一の識別子信号１０１１のリフレッ
シュ学１位識別子で表されるリフレッシュ単位に対する
リフレッシュ要求の有無を表すデータを要求信号＋？Ｑ
に得、その伍ご要求信号ＲＱ１に出力する。

■第一の識別子信号１０．上のリフレッシュ単位識別子
で表されるリフレッシュ単位に対するリフレッシュ要求
の有無を表すデータとして、リフレッシュ要求有りとい
うデータをＳＲＡＭうに記憶せしめる。

ｊなわち、セット要求信号５ＥＴＲ（ｌが“１”になる
と、識別子信号ｊｐに第一の識別子信号１０１の値を、
データ信号ＤＡＩへに“１″を、書き込み制御信号ＷＲ
ＩＴＥに“１″をそれぞれ出力し、第一の識別子信号１
０１上のリフレッシュ単位識別子で表されるリフレッシ
ュ単位に対するリフレッシュ要求の有無を表すデータと
して、リフレッシュ要求有りというデータをＳＲＡＭ５
に記憶せしめる。

■第一の識別子信号１０．上のリフレッシュ単位識別子
で表されるリフレッシュ即位に対するリフレッシュ要求
の有無を表すデータとして、リフレッシュ要求無しとい
うデータをＳＲＡＭ５に記憶せしめる。

すなわち、第一のリセット要求信号Ｒ３ＴＲＱ。

が“１″にりると、識別子信号ＩＤに第一の識別子信号
１０１の値を、データ信号Ｄ＾ＩＡに“Ｏ”を、書き込
み制御信号ＷＲＩ　ｒＥに“１°′をそれぞれ出力し、
第一の識別子信号１０．上のリフレッシュ単位識別子で
表されるリフレッシュ単位に対するリフレッシュ要求の
有無を表すデータとして、リフレッシュ要求無しという
データをＳＲＡＭ５に記憶せしめる。

Ｃ）第二の識別子信号ＩＤ２上のリフレッシュ単位識別
子で表されるリフレッシュ即位に対するリフレッシコ、
要求の有無を表すデータとして、リフレッシュ要求無し
というデータをＳＲＡＭ５に記憶せしめる。

すなわち、第二のリセット要求信号Ｒ８ｒＲＱ２が“１
″になると、識別子信号ＩＱに第二の識別子信号ＩＤ２
の値を、データ信号［ＩＡＴＡ４こ“０″を、書き込み
制御信号ＷＲＩ　ｒＬに“１”をそれぞれ出力し、第二
の識別子信号１０２上のリフレッシュ単位識別子で表さ
れるリフレッシュＩＩ−位に対するリフレッシュ要求の
有無を表すデータとして、リフレッシュ要求無しという
データをＳＲＡＭうに記憶せしめる。

設定読みだし回路４は、クロック信号ＣＬＫに同期して
動作する。クロック信号ＣＬにの値が“１″の開に■ま
たは■の動作を行い、“０”の間に■または■の動作を
行う。

リフレッシュ−チェック要求手段は、７２分の１分周器
１と　２５６進カウンタ２とからなり、１１０　Ｉ＋か
ら１ずつ増えて“２５５′″まで行きまた“０″に戻る
という順で、７，２μＳごとにリフレッシュ単位識別子
〇にＩＤとチェック要求信号ＣにＩＩＱを発生し、リフ
レッシュチェック要求を行う、すなわち、７２分の１分
周器１は、供給されたクロック信号ＣＬＫを７２分の１
に分周してチェック要求信号ＣＫＲＱを発生すると同時
に２５６進カウンタ２をドライブする。

２５６進カウンタ２はチェック要求信号ＣＫＨＯ’ｇカ
ウントし８ビツトのリフレッシュ単位識別子Ｃに１０を
発生する。

リフレッシュ要求発生手段は、リフレッシュ要求発生回
路３からなり、チェック要求信号ＣＫＲＱを受けると、
リフレッシュ即位識別子ＣＫＩＤｅｆｌり込み、そのリ
フレッシュ単位に対するリフレッシュ要求が有るかない
かを調べる。そのために、収り込んだリフレッシュ単位
識別子ＣＫＩＤを第一の識別子信号１０．に出力し、読
みだし要求信号ＲＤ　ＲＱを“１′にして設定読みだし
回路４に対してリフレッシュ単位識別子Ｃに１０に対す
るリフレッシュ要求の有無を表すデータの読みだしを要
求する。設定読みだし回Ｉ？！４かちリフレッシュ単位
識別子Ｃに１０に対するリフレッシュ要求の有無を表す
データを要求信号ＲＱ、に得ると、その値を調べ、“０
”、すなわち、要求がないならば、第一の識別子、信号
１０、にリフレッシュ単位識別子ＣにＩＤを出力し、セ
ット要求信号５ＬＴＲＱを”１″にして、このリフレッ
シ２．単位識別子ＣＫＩＤで表されるリフレッシュ単位
に対するりフレフシ；。要求が有るということを表すデ
ータを記憶するように、設定読みだし回路４に要求する
。また、要求信号！！Ｑ１の値が“１”、すなわち、要
求があるならば、第一の識別子信号１０、にリフレッシ
ュ単位識別子ＣＫＩＤを出力し、第一のリセット要求信
号Ｒ３ＩＮ（ｂを“１”にして、このリフレッシュ唯位
識別千〇ＫＩＩ）で表されるリフレッシュ単位に対する
リフレッシュ要求が無いということを表すデータを記憶
するように、設定読みだし回路４に要求し、かつ、第一
のリフレッシュ単位識別子信号ＲＥｉＤ１にリフレッシ
ュ単位識別子ＧＫＩＯを出力し、第一のリフレッシュ要
求信号ＲＥＦＲＱ、を“１″にして、リフレッシュ単位
識別子〇にＩＤ″Ｃ″表されるリフレッシュ単位に対す
るリフレッシ５．要求を発生する。

調停手段は調停回路８からなり、リフレッシュ要求信号
ＲＥＦＲＱ２とメモリ・アクセス要求信号ＭＡＲＱとを
受は取り、つぎのように動作してリフレッシュ許可信号
ＲＥＦＡＣＫ、メモリ・アクセス許可信号ＭＡＡＣにを
発生する。すなわち、リフレッシュ要求信号ＲＥＦＲＱ
２の値が“１″、すなわちリフレッシュ要求がある鳩舎
には、メモリ・アクセス要求の有無にかかわらず図には
示していないが調停回路内にあるメモリ・アクセス中か
否かを示す信号を調べる。この信号がメモリ・アクセス
中でないことを示すならば、直ちに、メモリ・アクセス
中を示すならば、この信号がメモリ・アクセス中でない
ことを示すようになるまで待って、リフレッシュ許可信
号ＲＥＦＡＣにを発生する。この時、図には示していな
いが調停回路内にあるリフレッシュ中か否かを示す信号
を、リフレッシュ中であることを示すようにせしめ、リ
フレッシュ操作に要する時間の後、リフレッシュ中でな
いことを示すようにせしめる。また、リフレッシュ要求
信号ＲＥＦＲＱ２の値が“０”でメモリ・アクセス要求
信号ＭＡＲＱの値が“１”、すなわちリフレッシュ要求
が無くて、メモリ・アクセス要求が有る場合には、リフ
レッシュ中か否かを示す信号をり１べろ、リフレッシュ
中でなければ直ちに、リフレッシュ中であれば、その信
号がリフレッシュ中でないことを示すようになるまで待
って、メモリ・アクセス許可信号ＭＡＡＣにを発生する
。この時、前述のメモリ・アクセス中か否かを示す信号
をメモリ・アクセス中であることを示すようにせしめ、
メモリ・アクセスに要する時間の後、メモリ・アクセス
中でないことを示すようにせしめる。

リフレッシュｆｌｆｔｔｌ１手段は、リフレッシュ制御
回路６からなり、第一のリフレッシュ要求信号ＲＥＦＲ
Ｑ、が１″になると、第一のリフレッシュ単位識別子Ｒ
ＥＦＩＤ、を取り込み、第二のリフレッシュ要求信号１
？ＥＦＩＩＱ２を“１″にして、調停回路８に許可を求
める。許可が得られるとリフレッシュ許可信号１ｔＬＦ
ＡＣにが“１”になるので、それを待って後、第二のリ
フレッシュ要求信号Ｆ！Ｅ）Ｒ−０２を“０″にし、リ
フレッシュ即位識別子ＲＥＦＩＤに取つ込んだ第一のリ
フレッシュ単位識別子ＲＥ）１０゜の値を出力し、リフ
レッシュ信号！？Ｌ）を“１　”にし、メモリ制御回路
９に対してリフレッシュ操作を起動する。

メモリ・アクセス制御手段は、メモリアクセス制御回路
７からなり、外部からのメモリ・アクセスを実行する。

すなわち、メモリアクセス信号ＭＡＣＣが“１′′にな
ると、メモリアクセス制御回路７はメモリ・アクセス要
求信号す１１Ｑを“１　”にして、調停回路８に対して
メモリ・アクセスの許可をもとめる。それと平行して、
あらかじめ定められた順に与えられるアドレス信珍＾ｐ
、読み古き制御信号Ｒｈを、また書き込み力時は、デー
タ信号りをも取り込む、調停回路８から許可が得られメ
モリ・アクセス許可信号ＭＡＡＣＫが゛１パになると、
メモリアクセス制御回路７はメモリ・アクセス要求信号
ＭＡＲＱを“０”にし、取り込み終えた、あるいは取り
込み途中のアドレス信号へ〇、読み書き制御信号Ｒ／縁
、および書き込みの時は、データ信号りをそれぞれアド
レス信号＾Ｄ１、読み書き制御信号１（／Ｗ、　、およ
びデータ信号Ｄ１に出力し、メモリアクセス信号ＭＡＣ
ＣＩを１′°にし、メモリ制御回路９に対して、メモリ
・アクセスを起動する。

メモリ・アクセスに要する時間が過ぎると、レディ信号
ＲＤＹをあらかじめ定められた間“１′°にしてメモリ
・アクセスを完了する。読みだし操作の場合は、データ
信号Ｄ１に読みだしデータが得られるので、レディ信号
ＲＤＹが１″の間、データ信号Ｄ１の値をデータ信号り
に出力する。メモリアクセス制御回＃ｔ７はまたメモリ
をアクセスしている間に、アドレス信号ＡＤで指定され
るアドレスを含むリフレッシュ単位の識別子を第二の識
別子信号１０２に出力し、第二のリセット要求信号Ｒ８
’１ＲＱ２を“１″にして、アドレス信号へ〇で指定さ
れるアドレスを含むリフレッシュ９０位に対するリフレ
ッシュ要求が無いというデータを設定読みだし回路４を
介して、ＳＲＡＭうに記憶せしめる。

メモリ制御回路９は、Ｄ　ＲＡ　Ｍ　ｏ　１０００〜Ｄ
　ＲＡＭ　３１１０３１３　ｆｆ、＊制御して、リフレ
ッシュ操作、読みだし操作および書き込み操作を行う回
路であり、リフレッシュ信号１１ＬＦの値が“１″にな
ると、リフレッシュ単位識別子ＲＬ）１０で表されるリ
フレッシュ単位を指定して、通常ＲＡＳオンリー・リフ
レッシュと呼ばれるリフレッシュ操作を行う。また、メ
モリアクセス信号ＭＭＣＣＩが“１″になると、アドレ
ス信号ＡＤ、で指定されたアドレスに対して、読み杏き
制御信号１ｔ／Ｗｌで指定された読みだし、または、書
き込み操作を行う。

Ｄ　ＲＡＭｏ　１０００〜Ｄ　ＲＡＭ５ｔ１０３１は、
２５６にビットのＤＲＡＭ−ＬＳＩである。このＬＳＩ
は、サイクルタイム２１０ｎＳ、アクセスタイム１５０
ｎＳ、最大リフレッシュ間隔４ｒｌＳで、リフレッシュ
単位は２５６個あり、１つのリフレッシュ単位は１０２
４ビツトで、いわゆるロウアドレスの上位８ビツトで指
定される。

つぎに、全体の動作を説明する。７２分の１分周器１と
２５６進カウンタ２は、リフレッシュ単位識別子ＣＫＩ
Ｄを・７．２１Ｊｓごとに更新し、チェック要求信号Ｃ
ＫＲＱを発生して、リフレッシュ単位識別子ＣＫＩＤで
表されるリフレッシュ単位に対するリフレッシュ要求の
有無のチェックを要求する。リフレッシュ要求発生回路
３は、チェック要求信号ＣＫＲＱによって起動され、リ
フレッシュ単位識別子〇にＩＤで表されるリフレッシュ
単位に対するリフレッシュ要求の有無のチェックを行う
、すなわち、第一の識別子信号１０１にリフレッシュ弔
位識別千〇に１０の値を出力し、読みだし要求信号ＲＤ
　ＨＱを“１″にして、設定読みだし回路４にリフレッ
シュ単位識別子ＣにＩＤ″！″表されるリフレッシコ、
単位に対するリフレッシュ要求の有無を表すデータの読
みだし要求を行う。設定読みだし回路４とＳＲＡＭ５と
は、前述のように動作して、リフレッシュ単位識別子Ｃ
ＫＩＤ″′Ｃ表されるリフレッシュ単位に対するリフレ
ッシュ要求の有無を表すデータを要求信号ＲＱ、として
リフレッシュ要求発生回路３に返す。リフレッシュ要求
発生回路３は、要求信号ＲＱ、の値を調べろうその便が
、“０”ならばそのリフレッシュ即位に対するリフレッ
シュ要求が有ることを表すデータをＳＲＡ、Ｍ５に書き
込む。すなわち、第一の識別子信号１０．にリフレッシ
ュ単位識別子Ｃに１０の値を出力し、セット要求信号５
ＥＴＲＱを°゛１′″にして、設定読みだし回路４に対
してリフレッシュや位識別千ＣＫＩＤで表されるリフレ
ッシュ単位に対するリフレッシュ要求が有るというデー
タのセット要求を行う。設定読みだし回路４とＳＲＡＭ
５とは、前述のように動作してＳ　ＲＡ　！’、’１５
にリフレッシュ単位識別子ＣＫｌ［ｌで表されるリフレ
ッシ１．単位に対するリフレッシュ要求が有るというデ
ータを記憶する。そして、動作を終了する。

ここまで説明した動作をまとめると、つぎのように言う
ことができる。すなわち、チェック要求信号ＣＫＲＱに
より、リフレッシュ要求発生回路３が起動されると、リ
フレッシュ要求発生回路３はリフレッシュ学位識別子Ｃ
ＫＩＤ”ｔ：表されるリフレッシュ単位に対するリフレ
ッシ；、要求の有無をチェックし、要求が無い場合には
ＳＲＡＭ５にそのリフレッシュ単位に対するリフレッシ
ュ要求が有るというデータを記憶させ、終了する。

さて、要求信号ＲＱ、の値が“１”の場合の動作の説明
に戻る。このときには、リフレッシュ要求発生回路３は
、そのリフレッシュ単位に対するリフレッシュ要求が無
いことを表すデータをＳＲＡＭ５に書き込む。すなわち
、第一の識別子信号１０１にリフレッシュ単位識別子Ｃ
ＫＩＤの値を出力し、第一のリセット要求信号ｆｌｓＴ
ＲＱ、を“１″にして、設定読みたし回路４に対してリ
フレッシュ単位識別子ＧＫＩＯで表されるリフレッシュ
単位に対するリフレッシュ要求が無いというデータのセ
ット要求を行う、設定読みだし回路４とＳ　ＲＡ　Ｍ　
５とは、前述のように動作してＳＲＡＭ５にリフレッシ
ュ単位識別子ＣＫＩＤで表されるリフレッシュ単位に対
するリフレッシコ、要求が無いというデータを記憶する
。また、リフレッシュ要求発生回！！８３は、リフレッ
シ；、単位識別子〇ＫＩＤの値をリフレッシュ単位識別
子信号ＲＬＦＩＤｔに出力し、リフレッシュ要求信号Ｒ
ＯＲＱ、を“１“にして、リフレッシュ制御回路６に対
して、リフレッシュ単位識別子ＧＫＩＤの値で表される
リフレッシュ単位のリフレッシュを要求する。

リフレッシュ制御回路６は、リフレッシュ要求信号ＲＥ
ＦＲＱ１が“１′″になったので、つぎのような動作を
開始する。まず、リフレッシュ要求信号ＲＥ）ＲＱ２を
“１°゛にして調停回路８にリフレッシュの許可を求め
る。調停回路８は前述のように動作して、リフレッシュ
の操作の許可を与える。すなわち、メモリアクセス中で
なければ、メ是り・アクセス要求信号Ｈ＾ＩＩＱの伍に
かかわらず直ちにリフレッシュ許可信号ＲＥＦＡＣＫの
値を“１”にし、メモリアクセス中ならば、メモリアク
セス終了後、直ちにリフレッシュ許可信号ＲＥＦＡＣＫ
の値を“１′。

にする。リフレッシ；、制御回路６はリフレッシュ許可
信号ＦＩＥＦＡＣにの値が′１′”になったことを検出
すると、リフレッシュ単位識別子信号！？ＥＦＩＤｔの
値、すなわち、リフレッシュ単位識別子ＣＫｊＤの値を
リフレッシュ単位識別子１ｔＥＦＩＤとして出力し、リ
フレッシュ信号１１ＥＦの値を“１”にして、メモリ制
御回路９を囲動し、リフレッシュ単位識別子ＣＫＩＤで
表されろリフレッシ；、＃位に対するリフレッシュ操作
を行う。リフレッシュ操作が終了するとリフレッシュ要
求信号ＲＥＦＲＱ２を“０”にする。

以上の動作をまとめろと、つぎのように言うことができ
る。すなわち、チェック要求信号ＣＫＲＱが発生すると
、リフレッシュ単位識別子ＣＫＩＤで表されるリフレッ
シュ単位に対するリフレッシュ要求の有無をチェックし
、要求が無い場合にはＳＲＡＭうにそのリフレッシュ単
位に対するリフレッシュ要求か有るというデータを記憶
させ、終了する。

要求か有る場合には、Ｓ　ＲＡ　Ｍ　５にそのリフレッ
シュ単位に対するリフレッシュ要求が無いというデータ
を記憶させろと共に、メモリアクセス中でないならば直
ちに、メモリアクセス中ならばそのアクセスが終了後直
ちに、そのリフレッシュ単位に対するリフレッシュ操作
を行い、終了する。

このような動作が、すべてのリフレッシュ単位について
、７．２μｓの時間間隔でリフレッシュ単位識別子の値
が０，１．・・・、　　２５５．０．１．・・・。

２５５、０．　１．・・・の順で繰り返される。一つの
りフレフシ；。単位についてみると、７．２μ、Ｈｘ　
２５６＝１８４３．２ｇｓ、すなわち、１．８４３２ｍ
５の周期でこの動作が繰り返される。

つぎに、外部からのメモリアクセス操作の動きについて
説明する。外部からのメモリアクセス操作は、メモリア
クセス信号）ＩＡｃｃの値が“１′″になることにより
起動され、あらかじめ定められた順で、アドレス信号Ａ
Ｄ、読み書き制御信号Ｒ／１４、データ信号Ｄ（書き込
みアクセス時のみ）が入力される。メモリアクセス制御
回路７は、メモリアクセス信号ＭＡＣＣの像が“１′′
になると、メモリ・アクセス要求信号ＭＡＲＱを“１”
にして調停回路８にメモリアクセスの許可をもとめる。

調停回路８は、メモリ・アクセス要求信号）ＩＡＦＩＧ
が“１′になると、前述のように動作して、メモリアク
セスを許可する。すなわち、リフレッシュＭ制御口＃ｔ
６からのリフレッシュ要求信号ＲＥＦ）ＩＯ２の値が“
０″で、かつ、リフレッシュ操作中でなければ、直ちに
、そうでなければ、要求されている、或は、実行中のリ
フレッシュ操作が終了し、かつ、その時点で、リフレッ
シュ要求信号＋（ＥＦＲＱ２の値が“Ｏｎであるという
条件が成り立つまで待って、メモリ・アクセス許可信号
ＭＡＡＣＫを“１”にする、メモリアクセス制御回路７
は、調停口Ｍ＠８から許可を受けろと、あらかじめ定め
られたタイミングでメモリアクセス信号ＭＡＣＣ，、読
み書き制御信号Ｒ／Ｗ、、アドレス信号へ〇！、データ
信号Ｄｓ　　（８き込みアクセス時のみ）をメモリ制御
回路９に対して供給し、所望のアクセスを行う。読みだ
しアクセスの時には、データ信号Ｄ１に読みだしデータ
が得られるのでその値をデータ信号りに出力する。この
とき、レディ信号ＲＤＹを出力して外部との同期をとる
。書き込みアクセス時も同様にレディ信号ＲＤＹを出力
して外部との同期をとる。

また、メモリアクセス制御回路７は、調停回路８から許
可を得ると、アクセスしているアドレスが属しているリ
フレッシュ単位のリフレッシュ単位識別子を第二の識別
子信号１０２に出力し、第二のリセット要求信号Ｒ８ｒ
ＲＱ２を“１”にして、アクセスしているアドレスが属
しているリフレッシｙ、　ＪｔＬ位に対するリフレッシ
ュ要求が無いというデータを記憶するように設定読みだ
し回路４に要求する。設定読みだし回路４とＳ　ＲＡ　
Ｍうとは、前述のように動作して、メモリアクセスを行
っているアドレスの属するリフレッシ、：＋、　ｌＦ、
位に対するリフレッシュ要求が然いというデータをＳ　
ＲＡＭ　５に記憶する。そして、メモリアクセスが終了
すると、メモリ・アクセス要求信号ＭＡＩ（Ｑを０″に
するう 以上、述べたメモリアクセスの動作を要約すると、つぎ
のようになる、すなわち、外部がらめメモリアクセスは
、リフレッシュ要求がなく、かつリフレッシュ中でもな
いタイミングを選んで実行され、同時にアクセスされた
アドレスを含むリフレッシュ単位に対するリフレッシュ
要求が無いというデータをＳ　ＲＡ　Ｍ５に記憶させる
。

以上が、本実施例の装置の動作説明である。続いて、こ
の装置がいかにして本発明の目的を達成しているかにつ
いて説明する。この装置においては、従来の装置と同様
、情報が失われることはない。さらに、単位時間あたり
のリフレッシュ操作の回数は、従来の装置に比べて減少
する。以下に、図面を参照しながら、上記の二点につい
て説明する。

第２図は、ある一つのリフレッシュ単位に関する本装置
の動作の概略を説明する図である。横軸は特開であり、
ＣＰｉ、ＣＰｉ＋１、ＣＰｉ＋２、ＣＰ　ｉ　＋３、Ｃ
Ｐｉ＋４は、それぞれ、このリフレッシュ単位に対する
ｉ番目、ｉ＋１番目、ｉ＋２番目、ｉ＋３＃目、ｉ＋４
番目のリフレッシュ・チェック要求の発生時点を表す（
ｉは正の整数）、この図の（ａ）、　（ｂ）、　（ｃ）
、　（ｄ）は、それぞれ、メモリアクセスとリフレッシ
ュ操作の時間的な組合せの違いによる動作を示す、これ
らの図で、「↓」の付いた■は、このリフレッシュ単位
に対するリフレッシュ操作を表し、「↓」の付いた＠は
、このリフレッシュ単位に属するアドレスに対するメモ
リアクセスを表す、パルス図形は、ＳＲＡＭ５の保持す
るこのリフレッシュ単位に対するリフレッシュ要求の値
を表す、高いレベルで「リフレッシュ要求有り」を表し
、低いレベ７ｐて゛「リフレッシュ要求無し」を表して
いる。以下、（ａ）、　（ｂ）、　（ｃ）、　（ｄ）の
順に説明する。

第２図（ａ）は、リフレッシュ・チェック要求発生時点
ＣＰＬで、Ｓ　ＲＡ　Ｍ　５から「リフレッシュ要求育
つ」という値が読みだされ、直後の■でリフレッシュ操
作を行った後、リフレッシュ・チェック要求発生時点Ｃ
Ｐｉ＋２までの間にこのリフレッシ；、単位に属するア
ドレスに対するメモリアクセスが全く無い場合の動作で
ある。この場合には、■でリフレッシュ操作を行うとき
にリフレッシュ要求発生回路３がＳＲＡＭ５の記憶する
値を「リフレッシュ要求無しｊに変えるウリフレッシュ
・チェック要求発生時点ＣＰｉからＣＰｉ＋１までの間
にこのリフレッシュ単位に対するメモリアクセスが無い
ので、リフレッシュ・チェック要求発生時点ＣＰｉ＋１
では、リフレッシュ要求発生回路３がＳＲＡＭ５の記憶
する伍を「リフしソシニ要求有り」に変える。さらに、
リフレッシュ・チェック要求発生時点ＣＰｉ＋１からＣ
Ｐｉ＋２までの間にこのリフレッシュ単位に対するメモ
リアクセスが無いので、リフレッシュ・チェック要求発
生時点ＣＰｉ−’、２では、リフレッシュ要求発生回路
３がリフレッシュを要求し、■でリフレッシュ操作が行
われる。このとき、Ｓ　ＲＡＭ　５−の記憶する値は、
リフレッシュ要求発生口＃Ｉ３によって、「リフレッシ
ュ要求無し」に変えられる。

第２１図（ｂ）は、リフレッシュ・チェック要求発生時
点ＣＰｉで、第２１￥Ｉ　（ａ）と同じであり、このリ
フレッシコ、単位に属するアドレスに対するメモリアク
セスが、リフレッシュ、・チェック要求発生時点ＣＰｉ
からＣＰｉ＋１までの間に１回以上有り、リフレッシュ
・チェック要求発生時点ＣＰｉ＋１からＣＰｉ＋２まで
の間に全く無かった場合力図である。さて、６ｊでメモ
リアクセスが行われると、メモリアクセス制御回路７は
、Ｓ　ＲＡＭ　５に１リフレッシュ要求無し」という値
を記憶させろ、リフレッシュ・チェック要求発生時点Ｃ
Ｐｉ＋１では、図に示すように「リフレッシュ要求無し
」という値が読みだされ、かつ、このリフレッシュ単位
に属するアドレスに対するメモリアクセスがリフレッシ
；、・チェック要求発生時点ＣＰｉ＋１からＣＰ　ｉ　
＋２までの間に全く無いので、リフレッシュ・チェック
要求発生時点ＣＰｉ＋１以後の動作は、第２図１ａ）の
リフレッシュ・チェック要求発生時点ＣＰｉ＋１以後の
動作と同じになる。なお、ＳＲＡＭ５の保持する値が「
リフレッシュ要求無し」の時に行われるメモリアクセス
は、その後の動作に影響を与えないので、以下の説明で
は省略することにするう 第２図（Ｃ）は、リフレッシュ・チェック要求発生時点
ＣＰｉでは、第２１ａ（ａ）と同じであり、このリフレ
ッシュ単位に対するメモリアクセスが、リフレッシュ・
チェック要求発生時点ＣＰｉ＋１からＣＰｉ＋２の間に
１回以上有り、リフレッシュ・チェック要求発生時点Ｃ
Ｐｉ＋２からＣＰｉ＋３の間には、全く無かった場合を
示す。■は、これらのメモリアクセスの内の最初のアク
セス時点を示す、この時、Ｓ　ＲＡ　Ｍ　５の保持する
値は、メモリアクセスｉｉｉ　ｔＭ回路７により「リフ
レッシュ要求無し」という値に変えられる。そして、図
に示すように、リフレッシュ・チェック要求発生時点Ｃ
Ｐｉ＋２では、「リフレッシュ要求無し」という値が読
みだされ、かつ、リフレッシュ・チェック要求発生時点
ＣＰＬ＋３までの間に、このリフレッシュ単位に対する
メモリアクセスが全く無いので、リフレッシュ・チェッ
ク要求発生時点ＣＰｉ’−，２以後の動作は、第２図（
ａ）のＣＰｉ＋１以後め動修と同じになる。

第２図（ｄ）は、リフレッシュ・チェック要求発生時点
ＣＰｔでは、第２図（ａ）と同じであり、このリフレッ
シュ単位に対するメモリアクセスが、リフレッシュ・チ
ェック要求発生時点ＣＰｉ＋１がらＣＰｉ−’、２の間
に１回以上有り、ＣＰｌ＋２からＣＰ　ｉ　＋３の開に
も１回以上有り、リフレッシュ・チェック要求発生時点
ＣＰｉ＋３からＣＰｉ＋４の間には、全く無かった場合
を示す。

［相］は、第２図（Ｃ）と同機に、それぞれの期間にお
けろ最初のメモリアクセス時点を示す、リフレッシュ・
チェック要求発生時点ＣＰｉからＣＰｉ＋２までの動作
は、第２図（Ｃ）と同じである。二つ目の■の時点で、
Ｓ　ＲＡ　Ｍ　５の値が、「リフレッシュ要求無し」と
いう値に変えられる。リフレッシュ・チェック要求発生
時点ＣＰｉ＋３以後の動作は、第２図（ａ）のリフレッ
シュ・チェック要求発生時点ＣＰｉ＋１以後の動作と同
じである。

第２図（ｄ）において、リフレッシュ・チェック要求発
生時点ＣＰｉ＋３がらＣＰ　ｉ　＋４の開に、このリフ
レッシュ単位に仄するアドレスに対するメモリアクセス
が有った場合の動作も同様になる。

このことから、リフレッシュ操作が行われ、そのつぎの
リフレッシュチェック要求発生時点を含みそれ以後の引
き続くｎ個（ｎは２以上の整数）のリフレッシュチェッ
ク要求発生時点で区切られたｎ−１個の期間の各々の期
間に、このリフレッシュ単位に眞するアドレスに対して
少なくとも各１回のメモリアクセスがあると、第２１ａ
（ｃ）、（ｄ）から分かるように二回目のリフレッシュ
操作が行われる時点が、第２図（ａ）に比べてｎ−１期
間後ろにずれる。

前述のように、メモリアクセスを行うと、そのアドレス
を含むリフレッシュ単位が自動的にリフレッシュされる
ので、第２図のΦの時点では、■の時点と同様にそのリ
フレッシュ単位は、リフレッシュされている。第２図で
、引き続く二つのリフレッシュの間、すなわち、引き続
くＯと■、■とめ、■とＯｌおよび■と■の内、もっと
も長い時１４！′１間隔は、３つの引き続くリフレッシ
ュ要求発生時点間の時間間隔３．６８６４１Ｓにほぼ等
しい。

「はぼ」というのは、初めの■の時点がメモリアクセス
との競、合で１メモリサイクル（本実施例の装置では、
３００ｎＳ　）遅れたり、二つ目のＯの時点がメモリア
クセスとの競合で１メモリサイクル遅れカニつすること
があるからである。それでも、最ｇ値は、３．６８６７
ｎ＋Ｓであり、本実施例のＤＲＡＭの定める散大リフレ
ッシコ１間隔４１１ｔＳよりも充分思い。

全てのリフレッシュ単位について上に述べたことがいえ
るので、本実施例の装置においては、情報が失われるこ
とはない。

また、第２図（ｃ）、（ｄ）のようにリフレッシュ操作
が行われ、そのつぎのリフレッシュチェック要求発生時
点を含みそれ以後の引き続くｎ個（ｎは２以上の整数）
のリフレッシュチェック要求発生時点で区切られたｎ−
１個の期間の各々の期間に、このリフレッシュ単位に属
するアドレスに対して少なくとも各１回のメモリアクセ
スがあると、あるリフレッシュ操作とつぎのリフレッシ
ュ操作との間隔が、第２図（ａ）にくらべて、（（ｎ−
１）Ｘ　１．８４３２）　Ｉｓ長くなる。全てのリフレ
ッシュ単位について、このことがいえるので、リフレッ
シュ操作の頻度も低下することになる。

以上述べたことから、本実施例の装置では、ＤＲＡ−Ｍ
の情報を失うこと黒く、リフレッシュ操作の頻度を少な
くすることができメモリアクセス実効速度を向上せしめ
ることができる。

なお、本実施例の装置においては、記恒容鬼が２５６Ｋ
ｋであるが、５１２にＷ、ＩＭＷ、などでも構わない、
この場合には、２５６にビットのＤＲＡＭを二つまたは
、四つのバンクに分けて、アドレスの１位１ビツトまた
は２ビツトをデコードして、読み書きするバンクを選択
する。このとき、ｊＫ釈されなかったバンクに対しては
、そのアドレスの属するリフレッシュｌｔｔ位に対して
ＲＡＳオンリーリフレッシュを行えばよい。リフレッシ
ュ・チェックにより起動されるリフレッシュ操作は、全
てのバンクに対して同時に行う。また、一度にアクセス
できるデータ幅が３２ビツトであるが、８ビツト、１６
ビツト等でも構わない。

（発明の効果） 本発明は、通常のメモリアクセスによるリフレッシュの
効果を有効に利用することにより、リフレッシュ操作の
回数を減らすことができ、メモリアクセスの実効速度を
向上させる。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック図、第２１Ｕ
（ａ）〜（ｄ）は第１図実施例の動作の概要を示すタイ
ミング図である。 １・・・７２分の１分周器、２・・・２５６進カウンタ
、３・・・リフレッシュ要求発生回路、４・・・設定読
みだし回路、５・・・Ｓ　ＲＡ　Ｍ、６・・・リフレッ
シ；、制御回路、７・・・メモリアクセス制御回路、８
・・・調停口髭、９　・、ｎ　モＩＪ制ｎ＠路、１００
０〜１０３１−Ｄ　ＲＡ　Ｐ、ｉ　、。

Claims (1)

1. 【特許請求の範囲】 １回のリフレッシュ動作によってリフレッシュされるリ
   フレッシュ単位をひとつ以上有するダイナミック・ラン
   ダム・アクセス・メモリ・システムの、制御方式におい
   て、 各リフレッシュ単位を一意に識別するリフレッシュ単位
   識別子を定め、 全てのリフレッシュ単位について、リフレッシュ単位毎
   にそのリフレッシュ単位に対するリフレッシュ要求の有
   無を表すデータを記憶するリフレッシュ要求記憶手段と
   、 与えられたリフレッシュ単位識別子で表されるリフレッ
   シュ単位に対するリフレッシュ要求の有無を表す与えら
   れたデータを前記リフレッシュ要求記憶手段に記憶せし
   めるリフレッシュ要求設定手段と、 与えられた識別子で表されるリフレッシュ単位に対する
   リフレッシュ要求の有無を表すデータを前記リフレッシ
   ュ要求記憶手段から取り出すリフレッシュ要求取り出し
   手段と、 ダイナミック・ランダム・アクセス・メモリのサイクル
   ・タイムよりも充分大きな時間間隔で、全てのリフレッ
   シュ単位に対するリフレッシュ単位識別子をあらかじめ
   定められた順に発生し、発生した各々のリフレッシュ単
   位識別子で表されるリフレッシュ単位に対するリフレッ
   シュ・チェック要求を発生するという動きを、最大リフ
   レッシュ間隔の半分より充分短く、かつ３分の１よりも
   充分長い繰り返し周期でもって行うリフレッシュ・チェ
   ック要求手段と、 与えられたリフレッシュ単位識別子で表されるリフレッ
   シュ単位に対するリフレッシュ要求の有無を表すデータ
   を、前記リフレッシュ要求取り出し手段により前記リフ
   レッシュ要求記憶手段から取り出し、リフレッシュ要求
   の有無を調べ、リフレッシュ要求がない場合には、その
   リフレッシュ単位に対するリフレッシュ要求が有るとい
   うデータを前記リフレッシュ要求設定手段により前記リ
   フレッシュ要求記憶手段に記憶せしめ、また、リフレッ
   シュ要求が有る場合には、そのリフレッシュ単位に対す
   るリフレッシュ要求が無いというデータを前記リフレッ
   シュ要求設定手段により前記リフレッシュ要求記憶手段
   に記憶せしめ、かつ、そのリフレッシュ単位の識別子と
   ともにリフレッシュ要求を発生するリフレッシュ要求発
   生手段と、リフレッシュ要求があったときメモリ・アク
   セス中でないならば直ちにリフレッシュを許可し、メモ
   リ・アクセス中ならばメモリ・アクセスの終了を待って
   リフレッシュを許可し、メモリ・アクセス要求があった
   とき同時にリフレッシュ要求がないならば直ちにメモリ
   ・アクセスを許可し、リフレッシュ中ならばリフレッシ
   ュの終了を待ってメモリ・アクセスを許可し、もってリ
   フレッシュとメモリ・アクセスとが衝突しないように調
   停する調停手段と、 この、調停手段の許可を得て、前記リフレッシュ要求発
   生手段の発生したリフレッシュ要求によって与えられる
   識別子で表されるリフレッシュ単位をリフレッシュする
   リフレッシュ制御手段と、外部からメモリへのアクセス
   が発生すると、前記調停手段の許可を得てそのメモリ・
   アクセスを実行すると共に、アクセスされるアドレスを
   含むリフレッシュ単位の識別子とリフレッシュ要求が無
   いというデータを前記リフレッシュ要求設定手段に与え
   て、そのリフレッシュ単位に対するリフレッシュ要求が
   無いことを前記リフレッシュ要求記憶手段に記憶せしめ
   るメモリ・アクセス制御手段とを含むことを特徴とする
   ダイナミック・ランダム・アクセス・メモリの制御方式
   。