JPS63181352A - Semiconductor substrate - Google Patents
Semiconductor substrateInfo
- Publication number
- JPS63181352A JPS63181352A JP1268987A JP1268987A JPS63181352A JP S63181352 A JPS63181352 A JP S63181352A JP 1268987 A JP1268987 A JP 1268987A JP 1268987 A JP1268987 A JP 1268987A JP S63181352 A JPS63181352 A JP S63181352A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- garnet
- epitaxial layer
- insb
- group
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 35
- 239000004065 semiconductor Substances 0.000 title claims abstract description 19
- 239000002223 garnet Substances 0.000 claims abstract description 21
- 150000001875 compounds Chemical class 0.000 claims abstract description 11
- WPYVAWXEWQSOGY-UHFFFAOYSA-N indium antimonide Chemical compound [Sb]#[In] WPYVAWXEWQSOGY-UHFFFAOYSA-N 0.000 abstract description 11
- 229910021478 group 5 element Inorganic materials 0.000 abstract 2
- 239000013078 crystal Substances 0.000 description 9
- 238000010586 diagram Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- 239000011521 glass Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000000470 constituent Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000027756 respiratory electron transport chain Effects 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000004857 zone melting Methods 0.000 description 1
Abstract
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、半導体基板に関するものであり、超高速半導
体装置に好適な新しい半導体基板に関するものである。DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention relates to a semiconductor substrate, and relates to a new semiconductor substrate suitable for ultra-high speed semiconductor devices.
（従来の技術）
電子移動度の大きい材料として、Ｖ族としてＳｂをベー
スとした■−ｖ族化合物半導体が注目されている。(Prior Art) As a material with high electron mobility, a -V group compound semiconductor based on Sb is attracting attention as a V group.
ところが、このようなＶ族としてｓｂをベースとした■
−ｖ族化合物半導体は格子定数が極めて大きいことから
、エピタキシャル層を形成するための適当な基板がない
と考えられていて、例えば第４図に示すように、Ａｌ２
２０３がドープされたＳ！０２基板１上に例えば蒸着に
よりＩｎＳｂ層２を形成するとともにこのＩｎＳｂ層２
をＺＭＲ（ＺｏｎｅＭｅｌｔｉｎｇ Ｒｅｃｒｙｓｔ
ａｌｉｚａｔｉｏｎ）法によってエピタキシャル成長さ
せることが行われていた。However, as such a V group based on sb ■
-V group compound semiconductors have extremely large lattice constants, so it is thought that there is no suitable substrate for forming an epitaxial layer.For example, as shown in Figure 4, Al2
203 doped S! 02 An InSb layer 2 is formed on the substrate 1 by, for example, vapor deposition, and this InSb layer 2 is
ZMR (Zone Melting Recryst)
Epitaxial growth was performed using a method (alization).
（発明が解決しようとする問題点）
しかし、このような八ρ２０３がドープされたＳ！０２
基板２は一種のガラスであることから、基板上に形成さ
れるＪｎＳｂ層２の結晶軸は揃いにくく、エッチビット
密度がｌＸ１０’個／ ｃｍ２程度となってＩｎＳｂの
バルク単結晶と比較すると電子移動度などにおいて十分
な特性が得られないという欠点があった。(Problem to be Solved by the Invention) However, when such 8ρ203 is doped S! 02
Since the substrate 2 is a type of glass, the crystal axes of the JnSb layer 2 formed on the substrate are difficult to align, and the etch bit density is about 1 x 10' bits/cm2, which reduces electron transfer compared to the bulk single crystal of InSb. It has the disadvantage that sufficient characteristics cannot be obtained in terms of temperature, etc.
本発明は、このような点に着目したもので、その目的は
、Ｖ族としてｓｂをベースとしたＩ−４液化合物半導体
のエピタキシャル層を有する特性の優れた半導体基板を
提供することにある。The present invention has focused on such points, and an object thereof is to provide a semiconductor substrate with excellent characteristics having an epitaxial layer of an I-4 liquid compound semiconductor based on sb as a V group.
（問題点を解決するための手段）
このような目的を達成する本発明は、ガーネット系基板
上に、Ｖ族としてｓｂをベースとしだ■−Ｖ族化合物半
導体エピタキシャル層が形成されたことを特徴とする。(Means for Solving the Problems) The present invention that achieves the above object is characterized in that an epitaxial layer of a -V group compound semiconductor based on sb as a V group is formed on a garnet-based substrate. shall be.
（実施例） 以下、図面を用いて詳細に説明する。(Example) Hereinafter, it will be explained in detail using the drawings.
第１図は、本発明の一実施例を示す構成説明図である。FIG. 1 is a configuration explanatory diagram showing an embodiment of the present invention.
第１図において、３はＱｄ３ Ｇａｓ Ｏ＋２、Ｎｄ３
ＧａｓＯ＋２＋ ＳｍｚＧａｓＯ＋２゜Ｙ３ ＡＱ５０
＋ ２などのガーネット系基板、４はこのガーネット系
基板３の表面に形成された［ｎＳｂ、ＧａＡＳ−ＡＲ８
ｂなどのＶ族としてｓｂをベースとしたＩ［［−Ｖ族化
合物半導体の第１のエピタキシャル層、５は第１のエピ
タキシャル層４の表面に形成された第１のエピタキシャ
ル層４と同様な組成の第２のエピタキシャル層である。In Figure 1, 3 is Qd3 Gas O+2, Nd3
GasO+2+ SmzGasO+2゜Y3 AQ50
+ 2 and other garnet-based substrates, 4 is formed on the surface of this garnet-based substrate 3 [nSb, GaAS-AR8
A first epitaxial layer of I[[-V group compound semiconductor based on sb as V group such as b, 5 has the same composition as the first epitaxial layer 4 formed on the surface of the first epitaxial layer 4 This is the second epitaxial layer.
このような半導体基板の製造工程について、第２図を用
いて説明する。まず、工程（ａ）において、ガーネット
系基板３の表面にＶ族としてｓｂをベースとした■−ｖ
族化合物半導体１例えば■ｎ３ｂの第１のエピタキシャ
ル［４を室温〜４００℃程度の温度雰囲気でＭＶＥやＭ
ＯＣＶＤにより１００Ａ〜２００人程度の厚さで形成す
る。なお、ガーネット系基板３としては、例えば（１１
１）あるいは（１００）カットのＧｄ３Ｇａ５Ｏ１２を
用いる。その後、第１のＷＩ４の成長を一旦停止させた
状態でガーネット基板３を４５０℃〜６００℃程度に加
熱する。そして、このようにガーネット基板３を加熱し
た状態の工程（ｂ）において、第１のＩｎＳｂ層４の表
面に厚さが１μｍ程度の第２のＩｎＳｂエピタキシャル
層５を形成する。The manufacturing process of such a semiconductor substrate will be explained using FIG. 2. First, in step (a), ■-v based on sb as the V group on the surface of the garnet-based substrate 3.
Group compound semiconductor 1, for example, the first epitaxial layer of n3b [4] is subjected to MVE or M
It is formed by OCVD to a thickness of about 100A to 200A. In addition, as the garnet-based substrate 3, for example (11
1) Or (100) cut Gd3Ga5O12 is used. Thereafter, the garnet substrate 3 is heated to about 450° C. to 600° C. while the growth of the first WI 4 is temporarily stopped. Then, in step (b) with the garnet substrate 3 heated in this manner, a second InSb epitaxial layer 5 having a thickness of about 1 μm is formed on the surface of the first InSb layer 4.
このようにして２段階でエピタキシャル成長を行うこと
により、第２の）ｎ３ｂ工ピタキシヤル層５の結晶軸は
ガーネット系基板３の結晶軸と揃うことになる。By performing the epitaxial growth in two steps in this manner, the crystal axis of the second (n3b) epitaxial layer 5 is aligned with the crystal axis of the garnet-based substrate 3.
第３図は本発明における各構成要素の結晶構造図であり
、（ａ）はガーネット系基板３として用いるＧｄ５Ｇａ
５０＋ ２ （７）結ａ 構’Ｕ ヲ示Ｌｌ、（ｂ）は
１ｎｓｂｌ１５の結晶構造を示している。すなわち、ガ
ーネット系基板３として用いる（３ｄ３ Ｇａ５Ｏ１２
の結晶構造は非磁性キュービックガーネットに属するも
ので、格子定数ａＯは１２，３８３人となる。一方、■
ｎＳｂ層５の結晶構造はせん亜鉛鉱に属するもので格子
定数ａ０は６．４８人となる。FIG. 3 is a crystal structure diagram of each component in the present invention, and (a) is a Gd5Ga used as the garnet-based substrate 3.
50+ 2 (7) Structure 'U Show Ll, (b) shows the crystal structure of 1nsbl15. That is, used as the garnet-based substrate 3 (3d3 Ga5O12
Its crystal structure belongs to non-magnetic cubic garnet, and its lattice constant aO is 12,383 atoms. On the other hand,■
The crystal structure of the nSb layer 5 belongs to splenite, and the lattice constant a0 is 6.48.
ここで、これらガーネット系基板３およびＩｎＳｂ層５
の格子定数に着目すると、ガーネット系基板３の格子定
数の１／２の値とＩｎ５ｂ１５の格子定数との不整合の
比率は約４．５％になる。この比率は、ＳＯ８基板にお
けるシリコンとサファイアとの不整合の比率とほぼ等し
い値であって実用上無視できるものであり、従来のガラ
ス基板を用いるものに比べて格段に優れた特性を有する
（ｎｓｂエピタキシャル層を形成することができる。Here, these garnet-based substrate 3 and InSb layer 5
Focusing on the lattice constant of In5b15, the ratio of mismatch between 1/2 of the lattice constant of the garnet-based substrate 3 and the lattice constant of In5b15 is about 4.5%. This ratio is almost the same as the mismatch ratio between silicon and sapphire in the SO8 substrate, and can be ignored in practice, and has much superior characteristics compared to those using conventional glass substrates (nsb An epitaxial layer can be formed.
このように構成される基板を用いて例えばＭＯを構成す
ることにより、高い絶縁性を有するガーネット系基板上
にＶ族としてｓｂをベースとした■−ｖ族化合物半導体
エピタキシャル層が形成されていることから配線容量を
無視することができ、超高速特性を有する素子が得られ
る。また、赤外線検出器を構成する場合にはエツチング
により素子間を完全に分離することができ、簡単な構造
で集積度の高い赤外線検出器が得られる。By configuring an MO using a substrate configured in this manner, for example, a ■-V group compound semiconductor epitaxial layer based on sb as a V group is formed on a garnet-based substrate having high insulating properties. Since the wiring capacitance can be ignored, an element with ultra-high speed characteristics can be obtained. Furthermore, when constructing an infrared detector, the elements can be completely separated by etching, resulting in a highly integrated infrared detector with a simple structure.
（発明の効果）
以上説明したように、本発明によれば、Ｖ族としてｓｂ
をベースとした■−ｖ族化合物半導体のエピタキシャル
層を有する特性の浸れた半導体基板が実現できる。(Effect of the invention) As explained above, according to the present invention, sb as group V
A semiconductor substrate with excellent characteristics having an epitaxial layer of a ■-v group compound semiconductor based on the above can be realized.
第１図は本発明の一実施例を示す構成説明図、第２図は
その製造工程例図、第３図は第１図の構成要素の結晶構
造図、第４図は従来の基板の一例を示す構成説明図であ
る。
３・・・ガーネット系基板、４，５・・・ＩｎＳｂエピ
タキシャル層。
手続ネ巾正書（方式）
昭和６２年４月１５日Fig. 1 is a configuration explanatory diagram showing one embodiment of the present invention, Fig. 2 is an example of its manufacturing process, Fig. 3 is a crystal structure diagram of the constituent elements in Fig. 1, and Fig. 4 is an example of a conventional substrate. FIG. 3... Garnet-based substrate, 4,5... InSb epitaxial layer. Procedure book (method) April 15, 1986
Claims (1)
たIII−Ｖ族化合物半導体エピタキシャル層が形成され
たことを特徴とする半導体基板。A semiconductor substrate characterized in that a III-V group compound semiconductor epitaxial layer based on Sb as a V group is formed on a garnet-based substrate.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1268987A JPS63181352A (en) | 1987-01-22 | 1987-01-22 | Semiconductor substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1268987A JPS63181352A (en) | 1987-01-22 | 1987-01-22 | Semiconductor substrate |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63181352A true JPS63181352A (en) | 1988-07-26 |
Family
ID=11812344
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1268987A Pending JPS63181352A (en) | 1987-01-22 | 1987-01-22 | Semiconductor substrate |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63181352A (en) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5420664A (en) * | 1977-07-14 | 1979-02-16 | Western Electric Co | Method of selecting crystalline substance for compatible epitaxial growth and device for same substance |
| JPS61131524A (en) * | 1984-11-30 | 1986-06-19 | Yokogawa Electric Corp | Semiconductor substrate |
-
1987
- 1987-01-22 JP JP1268987A patent/JPS63181352A/en active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5420664A (en) * | 1977-07-14 | 1979-02-16 | Western Electric Co | Method of selecting crystalline substance for compatible epitaxial growth and device for same substance |
| JPS61131524A (en) * | 1984-11-30 | 1986-06-19 | Yokogawa Electric Corp | Semiconductor substrate |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5556463A (en) | Crystallographically oriented growth of silicon over a glassy substrate | |
| US4997787A (en) | Method for fabricating a semiconductor film which is electrically isolated from a substrate | |
| JPH03133176A (en) | Silicon carbide semiconductor device and manufacture thereof | |
| JP2612040B2 (en) | MOS-FET using β-SiC and manufacturing method thereof | |
| US5364468A (en) | Method for the growth of epitaxial metal-insulator-metal-semiconductor structures | |
| US5529640A (en) | Epitaxial metal-insulator-metal-semiconductor structures | |
| JPS63181352A (en) | Semiconductor substrate | |
| JPS60152018A (en) | Manufacture of semiconductor thin film crystal layer | |
| JP3096050B2 (en) | Method for manufacturing semiconductor device | |
| JPH0324719A (en) | Forming method of single crystal film and crystal products | |
| JPS63181353A (en) | Semiconductor substrate | |
| JPH0722315A (en) | Method for manufacturing semiconductor film | |
| JPS6185815A (en) | Method for formation of polycrystalline silicon film | |
| JPH0294415A (en) | Formation of substrate | |
| JPS61131524A (en) | Semiconductor substrate | |
| JPS5973499A (en) | Growth of compound semiconductor | |
| JPH04196489A (en) | Thin-film semiconductor device | |
| JPH0443413B2 (en) | ||
| JP2001176796A (en) | Forming method of semiconductor film, and semiconductor device | |
| JPS6248014A (en) | Solid phase growth of semiconductor layer | |
| JPH02311399A (en) | Production of aln thin film | |
| JPH03263809A (en) | Semiconductor substrate, manufacture thereof and semiconductor device | |
| JPH04106915A (en) | Semiconductor substrate and its manufacture | |
| JPS6248015A (en) | Solid phase growth of semiconductor layer | |
| JPH01143235A (en) | Crystal substrate for epitaxial growth |