JP2001176796A - Forming method of semiconductor film, and semiconductor device - Google Patents

Forming method of semiconductor film, and semiconductor device

Info

Publication number
JP2001176796A
JP2001176796A JP36194699A JP36194699A JP2001176796A JP 2001176796 A JP2001176796 A JP 2001176796A JP 36194699 A JP36194699 A JP 36194699A JP 36194699 A JP36194699 A JP 36194699A JP 2001176796 A JP2001176796 A JP 2001176796A
Authority
JP
Japan
Prior art keywords
crystal
semiconductor film
non
forming
single
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP36194699A
Other languages
Japanese (ja)
Inventor
Toshiaki Miyajima
Jiyunkou Takagi
利明 宮嶋
悛公 高木
Original Assignee
Sharp Corp
シャープ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp, シャープ株式会社 filed Critical Sharp Corp
Priority to JP36194699A priority Critical patent/JP2001176796A/en
Publication of JP2001176796A publication Critical patent/JP2001176796A/en
Application status is Withdrawn legal-status Critical

Links

Abstract

PROBLEM TO BE SOLVED: To provide a large-area crystallized semiconductor film with uniform crystal orientation by controlling crystal grains with easy crystal growth orientation in a growth step, when a non-single crystal semiconductor thin film on a non-single crystal insulating film or on a non-single crystal insulating substrate is crystallized through application of energy. SOLUTION: A recessed part 3, having a neck part 2 and a cross section with its side face and bottom smoothed continuously, is formed. An amorphous Si film 4 is embedded therein, and the crystal growth is made to advance from one side of the neck part 2 to the other side through the neck part 2. The crystal orientation is selected at the neck part 2, and an irregular crystal kernel generated in a region, where a large crystal grain is desired, is restrained after the crystal growth passed the neck part 2, by making the cross section of the recessed part 3 smoothly extended from the bottom to the side face.

Description

【発明の詳細な説明】 DETAILED DESCRIPTION OF THE INVENTION

【0001】 [0001]

【発明の属する技術分野】本発明は、半導体膜の形成方法およびそれを用いた半導体装置に関し、特に、非単結晶絶縁膜上または非単結晶絶縁基板上に形成された非晶質または多結晶等の非単結晶半導体膜にエネルギーを加えて、大略結晶方位が揃った大きな結晶粒または大略結晶方位が揃った大面積の結晶性半導体膜を得ることができる半導体膜の形成方法、およびその半導体膜を用いて優れた性能を発揮することができる液晶ドライバーや半導体メモリー、半導体論理回路等の半導体装置に関する。 The present invention relates to relates to a semiconductor device using the method and the same formation of the semiconductor film, in particular, non-single-crystal insulating film or a non-single-crystal insulator formed on the substrate is amorphous or polycrystalline applying energy to the non-single crystal semiconductor film and the like, a method of forming a semiconductor film capable of obtaining a crystalline semiconductor film with a large area of ​​large grains or roughly crystal orientations aligned with uniform generally crystal orientation, and a semiconductor LCD driver and a semiconductor memory capable of excellent performance with a film, a semiconductor device such as a semiconductor logic circuit.

【0002】 [0002]

【従来の技術】従来から、基板上に形成した非単結晶絶縁膜上または非単結晶絶縁基板上に、非晶質または多結晶等の非単結晶の半導体膜を形成し、これに熱や光、荷電粒子等のエネルギーを加えて単結晶化する方法が知られている。 Heretofore, the non-single-crystal insulating film or the non-single-crystal insulating substrate formed on the substrate, forming a semiconductor film of amorphous or polycrystalline or the like of the non-single-crystal, which thermal Ya light, a method of single crystal by the addition of energy such as charged particles is known. この方法において、結晶欠陥が少なく、かつ、結晶方位の揃った大きな結晶粒や、結晶方位の揃った大面積の結晶性半導体膜を得るためには、不規則な核発生を抑制して制御された結晶核を種結晶として結晶成長させることが重要である。 In this way, few crystal defects and large and crystal grain having a uniform crystal orientation, in order to obtain a crystalline semiconductor film with a large area having uniform crystal orientation is controlled to suppress irregular nucleation and it is important to crystal growth of crystal nucleus as a seed crystal.

【0003】例えば、特開昭58−85519号公報には、図7に示すように、絶縁性基板9上にSi膜10を形成し、このSi膜10に幅が狭小な狭小領域11と、 [0003] For example, JP-A-58-85519, as shown in FIG. 7, the Si film 10 is formed on the insulating substrate 9, and the narrow region 11 width narrowing in the Si film 10,
それに続く縁部がある角度をもって拡大する形状をなす領域とをパターン加工し、それに熱エネルギーを照射する方法が提案されている。 Is patterned and an area in the shape to expand at an angle to the edges subsequent is it a method of irradiating thermal energy has been proposed. これにより、その狭小領域1 As a result, the narrow area 1
1に種結晶機能を付与してSi膜10を単結晶化することができるとされている。 The Si film 10 by applying a seed crystal functions 1 is to be able to single crystallization. この狭小領域11の種結晶としては、狭小領域11に自然発生した結晶核を用いる方法と、単結晶片を狭小領域11上に載置する方法が開示されている(従来例1)。 The seed crystal of the narrow region 11, a method of using a crystal nuclei spontaneously in a narrow region 11, a method of placing a single-crystal piece over a narrow region 11 is disclosed (Conventional Example 1).

【0004】また、USP4576676には、図8に示すように、基板12上の多結晶Si膜13にくびれ部15を形成し、このくびれ部15によって1つの結晶方位を有する結晶粒のみを選択しようとする方法が開示されている(従来例2)。 Further, the USP4576676, as shown in FIG. 8, to form a constricted portion 15 into the polycrystalline Si film 13 on the substrate 12, by the constricted portion 15 attempts to select only crystal grains having one crystallographic orientation how to have been disclosed (conventional example 2). なお、図8において、14は結晶方位のフィルター部を示す。 In FIG. 8, 14 denotes a filter unit of the crystal orientation.

【0005】さらに、Appl. [0005] Further, Appl. Phys. Phys. Lett. Lett.
Vol. Vol. 41 No. 41 No. 8 p. 8 p. 747〜p. 747~p. 749では、図9に示すように、多結晶Si膜16の一部17をエッチング除去して砂時計のような細い部分18を形成している。 In 749, as shown in FIG. 9, a portion 17 of the polycrystalline Si film 16 are removed by etching to form the thin portion 18, such as an hourglass. そして、多結晶Si膜16の熔融部がこの細い部分18を通過するように結晶成長させることにより、結晶方位の選択を行っている(従来例3)。 The melting portion of the polycrystalline Si film 16 by crystal growth so as to pass through the narrow portion 18, are performed to select the crystal orientation (Conventional Example 3). なお、 It should be noted that,
図9において、19は結晶成長方向を示す。 9, 19 denotes a crystal growth direction.

【0006】さらに、特開平6−244103号公報には、触媒材料を導入して非晶質Si膜を結晶化させる方法が開示されている。 Furthermore, JP-A-6-244103, a method of introducing the catalytic material, an amorphous Si film is crystallized is disclosed. この方法では、まず、図10 In this method, first, FIG. 10
(a)および図10(b)に示すように、基板20上にSiO 2膜21を介して非晶質Si膜22を形成し、その上に、結晶化を助長する元素であるNi、Fe、Co (A) and as shown in FIG. 10 (b), the amorphous Si film 22 via the SiO 2 film 21 is formed on the substrate 20, on which is an element that promotes crystallization Ni, Fe , Co
およびPtのうちの少なくとも一種類を含有する触媒材料からなる膜23を、図10(a)に示すように全面的に、または図10(b)に示すように部分的に形成する。 And film 23 made of a catalyst material containing at least one kind of Pt, in whole as shown in FIG. 10 (a), or partially formed as shown in Figure 10 (b). その後でアニールを行うことにより、非晶質Si膜22を結晶化させて結晶性Si膜を得る(従来例4)。 Then annealing is performed to obtain a crystalline Si film amorphous Si film 22 is crystallized (Conventional Example 4).

【0007】 [0007]

【発明が解決しようとする課題】しかしながら、上述した従来例1の方法のうち、図7に示した狭小領域11に単結晶片を載置せずに狭小領域11で自然発生した結晶核を種結晶として用いる方法では、1つの狭小領域11 [0007] However, among the conventional method of Example 1 described above, the seed naturally occurring crystal nuclei narrow region 11 without placing a single-crystal piece in a narrow region 11 shown in FIG. 7 in the method using a crystal, one narrow region 11
から成長した領域は1つの結晶方位を有する結晶粒になるが、狭小領域11で発生する結晶核の方位は不規則であるため、必ずしも結晶成長しやすい方位を有する結晶が成長するとは限らない。 Region grown from becomes the crystal grain having one crystal orientation, for orientation of the crystal nuclei generated in the narrow region 11 is irregular, not necessarily crystal having a crystal growth tends orientation is grown. このため、結晶成長し難い方位の結晶では、すぐに他の方位の結晶も成長してしまい、多結晶になり易いという問題が生じる。 Therefore, in the crystal growth hardly orientation of the crystal, it will grow the crystal of other orientations immediately liable becomes polycrystalline occurs. また、図7 In addition, FIG. 7
に示した形状のSi膜10が複数個ある場合には、各狭小領域11で発生する種結晶の結晶方位が一致しないため、個々のSi膜10の結晶方位も一致しない。 Shape Si film 10 shown when a plurality, since the crystal orientation of the seed crystal to be generated in each narrow region 11 does not match the crystal orientation of the individual Si film 10 also does not match.

【0008】また、従来例1の方法のうち、狭小領域1 [0008] Among the conventional method for example 1, narrowing region 1
1に載置した単結晶片を種結晶として用いる方法では、 In the method using a single-crystal piece placed on the 1 as a seed crystal,
狭小領域11に種結晶とする結晶片を貼り付けるため、 To paste the crystal piece to the seed crystal in a narrow region 11,
固相成長の場合には結晶片と結晶化させたいSi膜10 Si film 10 is desired to crystallize the crystal piece in the case of solid phase growth
の狭小領域11との貼り付け界面が原子レベルで清浄であることが必要である。 It is necessary that attachment interface between the narrow region 11 of the is clean at the atomic level. このような清浄界面を形成し、 Such cleaning surface is formed,
かつ、保持しておくことは非常に困難である。 And, it is very difficult to retain.

【0009】上述した従来例2および従来例3の方法では、多結晶Siの熔融部をエッチングで形成した細い部分を通過させる必要があるため、基板温度が上昇し、ガラス等の安価な基板を用いることができない。 [0009] In the method of the above-mentioned conventional example 2 and the conventional example 3, it is necessary to pass the narrow part of the molten portion is formed by etching the polycrystalline Si, the substrate temperature rises, an inexpensive substrate such as glass can not be used.

【0010】さらに、上述した従来例1、従来例2および従来例3では、パターニングした多結晶Si膜のエッジ側面と底面との交差部の形状に角がある場合には、そこで不規則な結晶方位を有する結晶核が発生しやすくなる。 Furthermore, the conventional example 1 described above, in the conventional example 2 and Conventional Example 3, when there is a corner in the shape of the intersection of the edge side surface and the bottom surface of the patterned polycrystalline Si film, where irregular crystal crystal nuclei are likely to occur with orientation. なお、従来例1では、多結晶Si膜の底面とは、絶縁性基板9とSi膜10との界面であり、従来例2では基板12と多結晶Si膜13との界面であり、従来例3 In the conventional example 1, the bottom surface of the polycrystalline Si film, an interface between the insulating substrate 9 and the Si film 10, a surface of the conventional example 2 and the substrate 12 and the polycrystalline Si film 13, the prior art 3
では多結晶Si膜16と下地(図示せず)との界面であり、いずれもフラットである。 In an interface between the polycrystalline Si film 16 and the underlying (not shown), all of which are flat.

【0011】上述した従来例4の方法のうち、図10 [0011] Among the methods of the above-mentioned conventional example 4, FIG. 10
(a)に示した触媒材料からなる膜23を全面的に形成する方法では、結晶成長の核が非晶質Si膜22の全面にわたって不規則に発生するため、μmオーダーの結晶粒が得られるに過ぎず、結晶方位の揃った大きな結晶粒や単結晶領域を得ることは困難である。 In the method of entirely forming a film 23 made of a catalytic material shown in (a), since the nuclei of crystal growth occurs irregularly over the entire surface of the amorphous Si film 22, [mu] m order of crystal grains can be obtained only, it is difficult to obtain large crystal grains and single crystal region having a uniform crystal orientation.

【0012】さらに、上述した従来例4の方法のうち、 Furthermore, out of the way of the fourth conventional example described above,
図10(b)のように触媒材料からなる膜25を部分的に形成する方法では、触媒材料からなる膜23を形成した領域から形成していない領域に向かって結晶成長が進むが、触媒材料からなる膜23を形成した領域内では核発生が不規則に起こる。 In the method of the film 25 consisting of catalyst material partially formed as shown in FIG. 10 (b), the the crystal growth toward a region not formed from a region forming a film 23 made of the catalytic material proceeds, the catalyst material nucleation in film 23 was formed in the region consisting occurs irregularly. このため、図10(a)に示した方法に比べると、より長い結晶粒や単結晶領域が得られるが、結晶粒の幅はμmオーダーのものが得られるに過ぎず、さらに大きな結晶粒や単結晶領域を得ることは困難である。 Therefore, compared to the method shown in FIG. 10 (a), although a longer grain or single crystal region is obtained, the width of the crystal grains are merely of μm order is obtained, Ya larger grains to obtain a single crystal region is difficult.

【0013】このような結晶方位が揃っていない半導体膜を有する半導体膜を用いて液晶ドライバーや半導体メモリー、半導体論理回路等の半導体装置を作製した場合には、トランジスタのキャリア移動度が小さくなったり、閾値電圧が大きくなり、さらに、これらのバラツキも大きくなってしまうという問題がある。 [0013] The liquid crystal driver or a semiconductor memory using a semiconductor film having a semiconductor film such crystal orientations are not aligned, the case of manufacturing a semiconductor device such as a semiconductor logic circuit, or the carrier mobility of the transistor is reduced , the threshold voltage is increased further, there is a problem that these variations is also increased.

【0014】本発明はこのような従来技術の課題を解決すべくなされたものであり、基板上に形成した非単結晶絶縁膜上または非単結晶絶縁基板上に、かつ、大略結晶方位が揃った大きな結晶粒または大略結晶方位が揃った大面積の結晶性半導体膜を形成することができる半導体膜の形成方法およびそれを用いた高性能な半導体装置を提供することを目的とする。 [0014] The present invention has been made to solve the problems of the conventional art, on the on the non-single-crystal insulating film is formed or a non-single-crystal insulating substrate board, and crystal orientation aligned approximately and to provide a high-performance semiconductor device using the method and the same formation of the semiconductor film can be formed large grains or roughly crystalline semiconductor film with a large area of ​​the crystal orientation is uniform.

【0015】 [0015]

【課題を解決するための手段】本発明の半導体膜の形成方法は、基板上に形成した非単結晶絶縁膜上、または非単結晶絶縁基板上に半導体膜を形成する方法であって、 Method of forming a semiconductor film of the present invention In order to achieve the above object, according to a method of forming a semiconductor film non-single-crystal insulating film formed on a substrate, or a non-single-crystal insulating substrate, the
該非単結晶絶縁膜または該非単結晶絶縁基板に、側面と底面とが滑らかに連続する断面形状であって、かつ、くびれ部を有する掘り込み部を形成する工程と、該非単結晶絶縁膜上または該非単結晶絶縁基板上に非単結晶半導体膜を形成して、該掘り込み部を埋め込む工程と、該非単結晶半導体膜にエネルギーを加えることにより、該くびれ部の一方側から反対側に該くびれ部を通過して結晶成長を進ませる工程とを含み、そのことにより上記目的が達成される。 The non-single-crystal insulating film or non monocrystalline insulating substrate, a cross-sectional shape and the side and bottom surfaces smoothly continuous, and forming a dug portion having a constricted portion, the non-single-crystal insulating film or forming a non-single-crystal semiconductor film on the non-single-crystal insulating substrate, burying the 該掘 Ri addition unit, by applying energy to the non-single crystal semiconductor film, constricted the opposite side from the one side of the constricted portion passes through the part and the step of advancing the crystal growth, the objects can be achieved.

【0016】前記非単結晶半導体膜をシリコン材料を用いて形成してもよい。 [0016] may be formed by using the non-single crystal semiconductor film of silicon material.

【0017】前記非単結晶半導体膜のくびれ部を挟んで一方側にFe、Co、Ni、Cu、Ge、Pd、Auおよびこれらの金属を含む化合物のうちの少なくとも一種類を導入してもよい。 [0017] The non-single crystal semiconductor film Fe constricted portion sandwiched therebetween one side of, Co, Ni, Cu, Ge, Pd, may be introduced at least one of Au and compounds containing these metals .

【0018】前記くびれ部の上面の幅を0.2μm以上10μm以下に形成するのが好ましい。 [0018] preferable to form the width of the top surface to 0.2μm over 10μm or less of the constricted portion.

【0019】前記くびれ部の上面の長さを0.5μm以上100μm以下に形成するのが好ましい。 [0019] preferably formed length of the upper surface of the 0.5μm over 100μm or less of the constricted portion.

【0020】前記非単結晶半導体膜に対してエネルギーを加える部分を、前記くびれ部の片側から反対側に移動させてもよい。 [0020] The portions of applying energy to the non-single crystal semiconductor film may be moved from one side of the constricted portion.

【0021】前記非単結晶半導体膜に対してエネルギーを略均一に加えてもよい。 [0021] Energy may be added in substantially uniform with respect to the non-single crystal semiconductor film.

【0022】本発明の半導体装置は、本発明の半導体膜の形成方法により得られる半導体膜を用いており、そのことにより上記目的が達成される。 The semiconductor device of the present invention uses the semiconductor film semiconductor film obtained by the forming method of the present invention, the object is achieved.

【0023】以下、本発明の作用について説明する。 [0023] The following is a description of the operation of the present invention.

【0024】本発明にあっては、非単結晶絶縁膜または非単結晶絶縁基板に、側面と底面とが滑らかに連続する断面形状であって、かつ、くびれ部を有する掘り込み部を形成し、その掘り込み部に非単結晶半導体膜を埋め込む。 [0024] In the present invention, the non-single-crystal insulating film or a non-single-crystal insulating substrate, a cross-sectional shape and the side and bottom surfaces are smoothly continuous, and, constricted portion engraved portion is formed with a , embedding the non-single-crystal semiconductor film on the dug portion. そして、非単結晶半導体膜にエネルギーを加えることにより、くびれ部を通過して結晶成長を進ませる。 Then, by applying energy to the non-single-crystal semiconductor film, to advance the crystal growth through the constriction. これにより、くびれ部の片側で不規則に発生する多数の結晶核のうち、材料および構造に特有の結晶成長し易い方位の結晶を、くびれ部で選択する。 Accordingly, among the large number of crystal nuclei generated randomly at one side of the constricted portion, of easy orientation crystal growth specific to the material and structure of the crystals, is selected by constriction. さらに、結晶成長がくびれ部を通過した後、結晶粒を大きく成長させたい領域においてエッジ部で不規則な結晶核が生じるのを、掘り込み部の側面と底面とを滑らかに連続する断面形状にすることによって抑制する。 Furthermore, after the crystal growth has passed the constricted part, that the irregular crystal nuclei in the edge portion in the region to increase to grow crystal grains occurs, the cross-sectional shape smoothly continuous to the side surface and the bottom surface of the engraved portion It suppresses by. よって、大略結晶方位が揃った大きな結晶粒または大略結晶方位が揃った大面積の結晶性半導体膜を形成することが可能となる。 Therefore, it is possible to form a crystalline semiconductor film with a large area of ​​large grains or roughly crystal orientations aligned with uniform generally crystal orientation.

【0025】上記非単結晶半導体膜としては、シリコン材料(Si膜)や、SiGe、GaAs、InP等の化合物半導体を用いることができる。 [0025] As the non-single crystal semiconductor film, a silicon material (Si film) and, SiGe, GaAs, it is possible to use a compound semiconductor such as InP. なお、シリコン材料は、単一元素からなる半導体膜なので、化合物半導体を用いた場合のように組成のわずかなズレによる結晶欠陥が生じず、より安定した良好な結晶性半導体膜が得られ易い。 The silicon material, since the semiconductor film consisting of a single element, a compound semiconductor crystal defects due to slight misalignment of the composition does not occur as in the case of using a more stable excellent crystalline semiconductor film is easily obtained. また、シリコンは通常のLSIに広く用いられている材料であり、本発明を用いて形成した半導体膜はこれらに広く利用可能である。 The silicon is a material widely used in conventional LSI, a semiconductor film formed by using the present invention are widely available to them.

【0026】上記くびれ部の上面の幅を0.2μmより狭くしたり、くびれ部の上面の長さを100μmより長くすると、くびれ部の片側(結晶成長方向に向かって入り口側)で発生した結晶核がくびれ部を通過して反対側まで結晶方位を引き継いで成長しなくなる。 [0026] or narrower than 0.2μm width of the upper surface of the neck portion, the longer than 100μm the length of the upper surface of the constricted portion, generated on one side of the constricted portion (inlet side to the crystal growth direction) crystal nuclear passes through the constricted portion not grown inheriting the crystal orientation to the opposite side. また、くびれ部の上面の幅を10μmより広くしたり、くびれ部の上面の長さを0.5μmより短くすると、くびれ部での結晶方位選択効果が低下して、くびれ部の片側(結晶成長方向に向かって入り口側)で発生した複数の結晶方位を有する結晶核がくびれ部を通過して反対側まで成長してしまい、結晶方位の揃った大きな結晶粒または結晶方位の揃った大面積の結晶性半導体膜を形成することができなくなる。 You can also increase the width of the upper surface of the constricted portion than 10 [mu] m, when shorter than 0.5μm the length of the upper surface of the constricted portion, decreases the crystal orientation selectivity effects in constricted portion, the constricted portion of the one side (crystal growth will grow through the crystal nuclei are constricted portion having a plurality of crystal orientations occurring at the entrance side) toward the direction to the opposite side, a uniform large area large grains or crystal orientation with uniform crystal orientation it is not possible to form a crystalline semiconductor film. よって、くびれ部の上面の幅を0.2μm Thus, 0.2 [mu] m the width of the upper surface of the constricted portion
以上10μm以下にし、くびれ部の上面の長さを0.5 Above 10μm and below, the length of the upper surface of the constricted portion 0.5
μm以上100μm以下にすれば、結晶方位の選択効果がより確実になるので好ましい。 If the μm or 100μm or less, since the selection effect of the crystal orientation is more certainly preferred. なお、掘り込み部の広い部分(くびれ部の両側)の幅や長さには特に制限は無い。 Incidentally, there is no particular limitation to the width and length of the wide portion of the dug portion (both sides of the constricted portion). また、非晶質Si膜の膜厚(掘り込み部の厚み)については、くびれ部の厚さが10μmより厚くなると、 Also, the thickness of the amorphous Si film (thickness of the dug portion), the thickness of the constricted portion is thicker than 10 [mu] m,
くびれ部の幅が広くなったのと同様に、膜厚方向に異なった結晶方位を有する複数の結晶粒がくびれ部を通過するようになり、結晶方位選択効果が悪くなる。 Just as the width of the constricted portion is wider, now passes through the constricted portion plurality of crystal grains having a crystal orientation different in the film thickness direction, the crystal orientation selectivity becomes less effective.

【0027】この非単結晶半導体膜に対してエネルギーを部分的に加える場合、そのエネルギーを加える部分をくびれ部の片側から反対側に移動させることにより、結晶成長をくびれ部を通過して進ませることができる。 [0027] When adding energy to the non-single crystal semiconductor film partially, by moving from one side of the portion constricted portion adding its energy to advance through the constricted portion of crystal growth be able to.

【0028】さらに、非単結晶半導体膜のくびれ部を挟んで一方側に、結晶化を容易にするFe、Co、Ni、 Furthermore, the constricted portion interposed therebetween one side of the non-single-crystal semiconductor film, Fe ease of crystallization, Co, Ni,
Cu、Ge、Pd、Auおよびこれらの金属を含む化合物のうちの少なくとも一種類を導入すれば、その導入部で結晶核を発生させることができる。 Cu, Ge, Pd, is introduced at least one type of Au and compounds containing these metals, it can be generated crystal nuclei in the introduction. この場合には、非単結晶半導体膜に対してエネルギーを略均一に加えても、結晶化を容易にする物質を導入した側で発生した結晶核を種として横方向に結晶成長が進み、結晶成長を結晶化を容易にする物質を導入した側からくびれ部や滑らかなエッジ形状を有する部分、段差部を通過して進ませることができる。 In this case, be added substantially uniform energy to the non-single-crystal semiconductor film, crystal growth proceeds laterally crystal nuclei generated in the introduction of substances which facilitates crystallization side as seed crystals portion having a constricted portion and a smooth edge shape from the introduction of material to the growing facilitate crystallization side, can be advanced through the stepped portion.

【0029】このようにして得られる結晶方位の揃った大きな結晶粒または結晶方位の揃った大面積の結晶性半導体膜を用いれば、トランジスタのキャリア移動度を大きく、閾値電圧を小さくすることが可能であり、さらに、これらのバラツキも小さくすることができるので、 [0029] By using a crystalline semiconductor film with a large area having uniform Thus large crystal grains or crystal orientation with uniform crystal orientation obtained, increase the carrier mobility of the transistor, it can be reduced threshold voltage , still more, since it is possible to reduce these variations,
特性の向上を図ることが可能である。 It is possible to improve the characteristics.

【0030】なお、本発明において、掘り込み部の側面と底面とが滑らかに連続する断面形状とは、大略、側面と底面との交差部の断面形状の2次微分が連続関数であることを言う。 [0030] In the present invention, the cross-sectional shape and the side surface and the bottom surface of the dug portion is smoothly continuous, generally, the second derivative of the cross-sectional shape of the intersection between the side surface and the bottom surface is a continuous function say. また、本発明において、くびれ部の幅とは図11に示す最も狭い部分の幅Wの寸法を示し、くびれ部の長さとは図11に示す最も狭い部分の長さLの寸法を示す。 In the present invention, the width of the constricted portion shows the dimensions of the width W of the narrowest portion shown in FIG. 11, the length of the constricted portion indicating the size of the length L of the narrowest portion shown in FIG. 11.

【0031】 [0031]

【発明の実施の形態】以下に、本発明の実施の形態について、図面を参照しながら説明する。 The following DETAILED DESCRIPTION OF THE INVENTION] Embodiments of the present invention will be described with reference to the drawings.

【0032】(実施形態1)本実施形態1では、非単結晶絶縁膜または非単結晶絶縁基板に、側面と底面とが滑らかに連続する断面形状であって、かつ、くびれ部を有する掘り込み部を形成して、その掘り込み部に非単結晶半導体膜を埋め込んでエネルギーを加え、くびれ部を通過して結晶成長を進ませて、大略結晶方位が揃った大きな結晶粒または大略結晶方位が揃った大面積の結晶性半導体膜を形成する例について説明する。 [0032] In (Embodiment 1) Embodiment 1, the non-single-crystal insulating film or a non-single-crystal insulating substrate, a cross-sectional shape and the side and bottom surfaces smoothly continuous, and, digging with a constricted portion parts to form the energy added by embedding a non-single-crystal semiconductor film on the dug portion and is advanced crystal growth through the constricted portion, the large grains or roughly crystal orientation with uniform generally crystal orientation examples of forming the crystalline semiconductor film of uniform large area was described.

【0033】図1(a)〜図1(c)は実施形態1の半導体膜の形成方法について説明するための斜視図であり、図1(d)は断面図である。 FIG. 1 (a) ~ FIG. 1 (c) is a perspective view for explaining a method for forming a semiconductor film of Embodiment 1, FIG. 1 (d) is a cross-sectional view. まず、図1(a)に示すように、ガラス基板1に、CF 4ガスとO 2ガスを用いたRIE(反応性イオンエッチング)法と緩衝フッ酸による湿式エッチングとを組み合わせて、上面の幅が5μ First, as shown in FIG. 1 (a), the glass substrate 1, by combining the wet etching by RIE (reactive ion etching) method and buffered hydrofluoric acid using the CF 4 gas and O 2 gas, the width of the top surface There 5μ
mで長さが20μmのくびれ部2を有し、かつ、側面と底面とが滑らかに連続する断面形状を持つ掘り込み部3 Length in m has a constricted portion 2 of 20 [mu] m, and the side surface and the bottom surface and are engraved portion 3 having a smoothly continuous cross-sectional shape
を形成する。 To form. この掘り込み部3の断面形状は、図1 Cross-sectional shape of the dug portion 3, Fig. 1
(d)の断面図に示すように、側面を略円周の1/4に形成して底面に滑らかに連続させる。 As shown in the sectional view of (d), smoothly made continuous to the bottom surface to form sides of a quarter of the generally circumferential.

【0034】次に、図1(b)に示すように、減圧CV [0034] Next, as shown in FIG. 1 (b), reduced pressure CV
D(化学気相成長)法によりSi 26ガスを用いて非晶質Si膜4を100nmの厚みに形成し、その一部をR D by (chemical vapor deposition) method using Si 2 H 6 gas to form an amorphous Si film 4 to a thickness of 100 nm, a part of R
IE法によりCF 4ガスとO 2ガスを用いてエッチングして、非晶質Si膜4をガラス基板1の掘り込み部3に埋め込む。 It is etched using CF 4 gas and O 2 gas by IE method, embedding the amorphous Si film 4 to the dug portion 3 of the glass substrate 1.

【0035】その上に、図1(c)に示すように、常圧CVD法によりSiH 4ガスとO 2ガスを用いてSiO 2 [0035] thereon, as shown in FIG. 1 (c), SiO 2 using SiH 4 gas and O 2 gas by atmospheric pressure CVD
膜5を100nmの厚みに形成した後、ライン状ヒーター6を用いて局所的に600℃となるように加熱し、矢印Vに示すように、加熱部をくびれ部2の片側から反対側へ、くびれ部2を通って1cm/時の速度で移動させて横方向への結晶成長を継続させる。 After forming the film 5 to a thickness of 100 nm, and heated so as to be locally 600 ° C. using a linear heater 6, as indicated by the arrow V, from one side of the constricted portion 2 a heating unit, through the constricted portion 2 is moved at a rate of 1 cm / to continue the crystal growth in the lateral direction. このようにSiO In this way SiO
2膜5を非晶質Si膜4の上に形成することにより、エネルギー印加を行って結晶成長させる際に、非晶質Si By forming the 2 film 5 on the amorphous Si film 4, during crystal growth of performing energization, amorphous Si
膜4の表面に低品質のSiO 2膜が形成されるのを防ぐことが可能である。 It is possible to prevent the low-quality SiO 2 film is formed on the surface of the film 4. また、この加熱の際に、局所加熱部とその周りの基板の温度差が大きすぎると、基板が熱歪みのために沿ってしまう。 At the time of this heating, the temperature difference between the substrate around it with local heating section is too large, the substrate will along for thermal distortion. そこで、結晶成長の起こらない範囲で基板全体を加熱することにより、基板の反りの発生を防止することができる。 Therefore, by heating the entire substrate to the extent that does not occur the crystal growth, it is possible to prevent the occurrence of warp of the substrate. 但し、基板全体の加熱温度を上げ過ぎると、局所加熱部以外でも不規則な核発生が生じて、大きな結晶粒または単結晶領域が得られなくなる。 However, too high a heating temperature of the entire substrate, even occurs irregular nucleation than local heating section, the large grains or single crystal region can not be obtained. そこで、本実施形態では、ガラス基板1全体を4 Therefore, in this embodiment, the entire glass substrate 1 to 4
00℃に加熱した。 00 was heated to ℃.

【0036】このように、ガラス基板1に形成した、くびれ部2を有し、かつ、側面と底面とが滑らかに連続する断面形状を持つ掘り込み部3に、非晶質Si膜4を埋め込み、くびれ部2を通過して結晶成長させることにより、くびれ部2の片側(入り口側)の非晶質Si膜4で不規則に発生した多数の結晶核のうち、材料および構造に特有の結晶成長しやすい方位の結晶をくびれ部2で選択し、かつ、くびれ部2の反対側(出口側)の結晶粒を大きく結晶成長させたい領域で不規則な結晶核が生じるのを、掘り込み部3の側面と底面とを滑らかに連続する断面形状にすることにより抑制することができる。 [0036] Thus was formed on the glass substrate 1 has a constricted portion 2, and the dug portion 3 having a cross-sectional shape and a side surface and a bottom surface smoothly continuous, buried amorphous Si film 4 , by crystal growth through the constricted portion 2, a number of crystal nuclei irregularly generated in the amorphous Si film 4 of the constricted portion 2 on one side (inlet side), specific to the materials and structures crystals select grown easily orientation of the crystal in the constricted portion 2, and that the irregular crystal nuclei in the region making large crystal growth of the crystal grains of the opposite side of the constricted portion 2 (the outlet side) occurs, digging unit 3 of the side surface and bottom surface can be suppressed by the smoothly continuous cross-sectional shape. よって、大略(111)面に配向した大面積の結晶性Si膜を得ることができる。 Therefore, it is possible to obtain a crystalline Si layer having a large area oriented in approximately (111) plane.

【0037】(実施形態2)本実施形態2では、上述した実施形態1の半導体膜の形成方法において、くびれ部の片側(入り口)の半導体膜の一部にその結晶化を容易にする物質を導入し、エネルギーを均一に加えた例について説明する。 [0037] In Embodiment 2 Embodiment 2, the method of forming a semiconductor film of Embodiment 1 described above, a substance that facilitates the crystallization part of the semiconductor film on one side (inlet) of the constricted portion introduced, uniformly added examples will be described the energy.

【0038】図2(a)は実施形態2の半導体膜の形成方法について説明するための斜視図であり、図2(b) [0038] FIG. 2 (a) is a perspective view for explaining a method for forming a semiconductor film of Embodiment 2, and FIG. 2 (b)
は断面図である。 It is a cross-sectional view. まず、実施形態1と同様にして、ガラス基板1に、上面の幅が5μm、長さが20μmのくびれ部2を有し、かつ、側面と底面とが滑らかに連続する断面形状を持つ掘り込み部3を形成して、非晶質Si膜4を掘り込み部3に埋め込む。 First, as in Embodiment 1, the glass substrate 1, the width of the upper surface 5 [mu] m, has a constricted portion 2 of 20μm in length, and digging with a cross-sectional shape and a side surface and a bottom surface smoothly continuous part 3 to form, embedded in the amorphous Si film 4 dug a portion 3. この掘り込み部3の断面形状は、図2(b)の断面図に示すように、側面を略円周の1/8に形成して底面に滑らかに連続させる。 Cross-sectional shape of the dug portion 3, as shown in the sectional view of FIG. 2 (b), smoothly made continuous to the bottom surface to form sides of the 1/8 of the generally circumferential.

【0039】その上に、実施形態1と同様にして、Si [0039] thereon, as in Embodiment 1, Si
2膜5を100nmの厚みに形成した後、RIE法によりCF 4ガスとCHF 3ガスを用いてSi0 2膜5をエッチングして非晶質Si膜4の一部を露出させる。 After the O 2 film 5 was formed to a thickness of 100 nm, to expose a portion of the amorphous Si film 4 by etching the Si0 2 film 5 by using a CF 4 gas and CHF 3 gas by RIE. そして、非晶質Si膜4の露出部7にスパッタリング法によりNiを1nmの厚みに蒸着し、炉を用いて600℃になるように均一加熱8して、非晶質Si膜4の露出部7 Then, deposited Ni to a thickness of 1nm by sputtering on the exposed portion 7 of the amorphous Si film 4, and uniform heating 8 to be 600 ° C. using a furnace, the exposed portion of the amorphous Si film 4 7
にNiを蒸着した側からくびれ部2を通って反対側へ、 The opposite side through the constricted portion 2 from the side with a deposit of Ni, the
横方向への結晶成長を継続させる。 To continue the crystal growth in the lateral direction.

【0040】このように、均一な加熱であっても、Ni [0040] Even in this way, uniform heating, Ni
を蒸着した部分の非晶質Si膜4は結晶化が起こり易いため、まず、その部分で結晶核が発生し、それを種として結晶成長がくびれ部2を通って反対側まで進む。 For amorphous Si film 4 of the deposited portion is liable to occur crystallized, first, crystal nuclei are generated in that portion, the flow proceeds to the opposite side through the crystal growth is constricted portion 2 as a seed it. 本実施形態では、大略(110)面に配向した大面積の結晶性Si膜が得られた。 In this embodiment, crystalline Si film of large area oriented approximately (110) plane is obtained.

【0041】なお、スパッタリング法によりNiを蒸着する際に、SiO 2膜5上にもNiが蒸着されるが、S [0041] At the time of deposition of Ni by sputtering, although Ni is deposited also on the SiO 2 film 5, S
iO 2膜5がNiの拡散のバリアとなってSiO 2膜5下の非晶質Si膜4まではNiが拡散しない。 iO 2 film 5 is not diffused Ni is a non-up-crystalline Si film 4 under the SiO 2 film 5 becomes a barrier for the diffusion and Ni. よって、このNiの影響は生じない。 Thus, there is no impact of this Ni.

【0042】(実施形態3)本実施形態3では、上述した実施形態1の半導体膜の形成方法において、個々のくびれ部に対して基板の掘り込み部を1つ1つの島状にパターニングするのではなく、複数個の島状の部分を連結させた形状にパターニングした例について説明する。 [0042] In Embodiment 3 Embodiment 3, in the method of forming a semiconductor film of Embodiment 1 described above, to pattern the dug portion of the substrate in a single one island for each constricted portion rather, examples of patterned into a shape obtained by connecting a plurality of island-shaped portions will be described.

【0043】図3は実施形態3の半導体膜の形成方法について説明するための斜視図である。 [0043] FIG. 3 is a perspective view for explaining a method of forming a semiconductor film of Embodiment 3. まず、実施形態1 First, Embodiment 1
と同様にして、図3(a)に示すように、ガラス基板1 In the same manner as, as shown in FIG. 3 (a), a glass substrate 1
に上面の幅が5μm、長さが20μmの複数個のくびれ部2を有し、かつ、側面と底面とが滑らかに連続する形状を持つ掘り込み部3を形成する。 The width of the upper surface 5 [mu] m, has a length a plurality of constricted portions 2 of 20 [mu] m, and to form the engraved portion 3 having a shape in which the side surface and the bottom surface smoothly continuous to the. この掘り込み部3の断面形状は、図1(d)に示したものと同様である。 Cross-sectional shape of the dug portion 3 is the same as that shown in FIG. 1 (d).

【0044】次に、図3(b)に示すように、非晶質S Next, as shown in FIG. 3 (b), amorphous S
i膜4により掘り込み部3を埋め込む。 Embed-in portion 3 dig the i layer 4.

【0045】その上に、図3(c)に示すように、Si [0045] thereon, as shown in FIG. 3 (c), Si
2膜5を100nmの厚みに形成した後、ライン状ヒーター6を用いて局所的に600℃となるように加熱し、矢印Vに示すように、加熱部をくびれ部2の片側から反対側へ、くびれ部2を通って1cm/時の速度で移動させて横方向への結晶成長を継続させる。 After the O 2 film 5 was formed to a thickness of 100 nm, and heated so as to be locally 600 ° C. using a linear heater 6, as indicated by the arrow V, from one side of the constricted portion 2 heating unit to, move at a rate of 1 cm / to continue the crystal growth in the lateral direction through the constricted portion 2. このとき、 At this time,
ガラス基板1全体を400℃に加熱しておく。 The entire glass substrate 1 previously heated to 400 ° C..

【0046】このように個々のくびれ部2に対して掘り込み部3を複数個連結させた形状にすることにより、全体として大略結晶方位が揃った大きな結晶粒または大略結晶方位の揃った大面積の結晶性半導体膜を得ることができる。 The large area this by the shape obtained by a plurality connecting-in portion 3 digging for each constricted portion 2 as, a uniform large grains or roughly crystal orientation was aligned roughly crystal orientation as a whole it can be obtained in the crystalline semiconductor film. 本実施形態では、大略(111)面に配向した大面積の結晶性Si膜が得られた。 In this embodiment, crystalline Si film having a large area oriented in approximately (111) plane is obtained.

【0047】(実施形態4)本実施形態4では、上述した実施形態3の半導体膜の形成方法において、くびれ部の片側(入り口)の半導体膜の一部にその結晶化を容易にする物質を導入し、エネルギーを均一に加えた例について説明する。 [0047] In Embodiment 4 Embodiment 4, in the method of forming a semiconductor film of Embodiment 3 described above, a substance that facilitates the crystallization part of the semiconductor film on one side (inlet) of the constricted portion introduced, uniformly added examples will be described the energy.

【0048】図4は実施形態4の半導体膜の形成方法について説明するための斜視図である。 [0048] FIG. 4 is a perspective view for explaining a method for forming a semiconductor film of embodiment 4. まず、実施形態3 First, Embodiment 3
と同様にして、ガラス基板1に、上面の幅が5μm、長さが20μmのくびれ部2を有し、かつ、側面と底面とが滑らかに連続する断面形状を持つ掘り込み部3を形成して、非晶質Si膜4を掘り込み部3に埋め込む。 In the same manner as the glass substrate 1, the width of the upper surface 5 [mu] m, has a constricted portion 2 of 20μm in length, and, to form the engraved portion 3 having a cross-sectional shape and a side surface and a bottom surface smoothly continuous Te, embedded in the amorphous Si film 4 dug a portion 3. この掘り込み部3の断面形状は、図2(b)に示したものと同様である。 Cross-sectional shape of the dug portion 3 is the same as that shown in FIG. 2 (b).

【0049】その上に、実施形態2と同様にして、非晶質Si膜4の一部が露出するようにSiO 2膜5を10 [0049] thereon, as in Embodiment 2, the SiO 2 film 5 as a part of the amorphous Si film 4 is exposed 10
0nmの厚みに形成した後、非晶質Si膜4の露出部7 After forming to a thickness of 0 nm, the exposed portion 7 of the amorphous Si film 4
にNiを1nmの厚みに蒸着し、炉を用いて600℃になるように均一加熱8して、非晶質Si膜4の露出部7 The deposited Ni to a thickness of 1 nm, and uniform heating 8 to be 600 ° C. using a furnace, the exposed portion 7 of the amorphous Si film 4
にNiを蒸着した側からくびれ部2を通って反対側へ、 The opposite side through the constricted portion 2 from the side with a deposit of Ni, the
横方向への結晶成長を継続させる。 To continue the crystal growth in the lateral direction.

【0050】このように、均一な加熱であっても、Ni [0050] Even in this way, uniform heating, Ni
を蒸着した部分の非晶質Si膜4は結晶化が起こり易いため、まず、その部分で結晶核が発生し、それを種として結晶成長がくびれ部2を通って反対側まで進む。 For amorphous Si film 4 of the deposited portion is liable to occur crystallized, first, crystal nuclei are generated in that portion, the flow proceeds to the opposite side through the crystal growth is constricted portion 2 as a seed it. 本実施形態では、大略(110)面に配向した大面積の結晶性Si膜が得られた。 In this embodiment, crystalline Si film of large area oriented approximately (110) plane is obtained.

【0051】(比較例)この比較例では、掘り込み部の断面形状において側面と底面の交差部に角部を形成した例について説明する。 [0051] In Comparative Example This comparative example, example of forming the corner at the intersection of the side surface and the bottom surface in the cross-sectional shape of the dug portion will be described.

【0052】図12は比較例の半導体膜の形成方法について説明するための図であり、(b)は上面図、(a) [0052] Figure 12 is a diagram for explaining a method of forming the semiconductor film of the comparative example, (b) is a top view, (a)
は(b)のA−B線による断面図である。 Is a cross-sectional view taken along line A-B of (b).

【0053】図12(a)に示すように、ガラス基板1 [0053] As shown in FIG. 12 (a), a glass substrate 1
に、RIE法によりCF 4ガスとO 2ガスを用いて、側面と底面の交差部が角24を有する掘り込み部3aを深さ100nmに形成する。 To, by using CF 4 gas and O 2 gas by RIE, the intersection of sides and bottom to form a dug portion 3a has a corner 24 to a depth 100 nm. この掘り込み部3aは、図12 The dug portion 3a, as shown in FIG. 12
(b)に示すように、幅が5μm、長さが20μmのくびれ部2を有するようにする。 (B), the width of 5 [mu] m, is to have a constricted portion 2 of 20μm in length. その上に、減圧CVD法によりSi 26ガスを用いて非晶質Si膜4を100n Thereon, an amorphous Si film 4 using Si 2 H 6 gas by low pressure CVD 100n
mの厚みに形成し、その一部をRIE法によりCF 4ガスとO 2ガスを用いてエッチングして、非晶質Si膜4 was formed to a thickness of m, a part is etched using CF 4 gas and O 2 gas by RIE, the amorphous Si film 4
をガラス基板1の掘り込み部3aに埋め込む。 Embed the dug portion 3a of the glass substrate 1. その上に、常圧CVD法によりSiH 4ガスとO 2ガスを用いてSiO 2膜5を非晶質Si膜4の一部が露出するように100nmの厚みに形成して、非晶質Si膜4の露出部7にスパッタリング法でNiを1nmの厚みに蒸着する。 Thereon, an SiO 2 film 5 was formed to a thickness of 100nm to expose a portion of the amorphous Si film 4 by using a SiH 4 gas and O 2 gas by atmospheric pressure CVD, amorphous Si depositing Ni to a thickness of 1nm by sputtering on the exposed portion 7 of the membrane 4. この状態で、ライン状ヒーター6を用いて局所的に600℃となるように加熱し、矢印Vに示すように、加熱部をくびれ部2に対してNiを蒸着した側から反対側へ、くびれ部2を通って1cm/時の速度で移動させて横方向への結晶成長を継続させる。 In this state, heated so as to be locally 600 ° C. using a linear heater 6, as indicated by the arrow V, to the opposite side from the deposition of Ni relative to neck portion 2 of the heating unit side, constricted through the part 2 is moved at a rate of 1 cm / to continue the crystal growth in the lateral direction. このとき、ガラス基板1全体を400℃に加熱しておく。 At this time, keep heating the whole glass substrate 1 to 400 ° C..

【0054】このように、非晶質Si膜4にNiを蒸着した場合には、結晶成長し易い方位としてくびれ部2で(110)面が選択される。 [0054] Thus, in the case of depositing Ni on the amorphous Si film 4, in constricted portion 2 as easy orientation and crystal growth (110) plane is selected. しかし、掘り込み部3aの側面と底面の交差部が角24を持つ場合には、くびれ部2で(110)面が選択されても、その後の掘り込み部3aの側面と底面の交差部が角24で不規則な結晶核が生じる。 However, if the intersection of the sides and the bottom of the dug portion 3a has a corner 24, also (110) plane at the constriction portion 2 is selected, the intersection of the side surface and the bottom surface of the subsequent dug portion 3a irregular crystal nuclei occurs at the corner 24. その結果、例えば(111)面や(112) As a result, for example, (111) plane and (112)
面、(114)面、(123)面、(334)面、(3 Plane, (114) plane, (123) plane, (334) plane, (3
45)面等の各種面方位を有する結晶核の発生が起こり、結晶方位の揃った大きな結晶性Si膜が得られない。 45) generation of crystal nuclei having various orientations of the face such as occurs, no significant crystalline Si film having a uniform crystal orientation can be obtained.

【0055】(実施形態5)この実施形態5では、上述した各実施形態の半導体膜の形成方法で作製した結晶性Si薄膜を用いて薄膜トランジスタ等の半導体装置を形成する方法を説明する。 [0055] In Embodiment 5 This embodiment 5, a method of forming a semiconductor device such as a thin film transistor using the crystalline Si thin film prepared by the method of forming the semiconductor film of the above-described embodiments.

【0056】図6は実施形態5の半導体装置の製造方法について説明するための断面図である。 [0056] FIG. 6 is a sectional view for explaining a manufacturing method of a semiconductor device of Embodiment 5. 具体的には、上述した各実施形態のいずれかで作製した結晶性Si薄膜49を、RIE(Reactive Ion Etch Specifically, the crystalline Si thin film 49 produced in any of the embodiments described above, RIE (Reactive Ion Etch
ing)法によりCF 4ガスとO 2ガスを用いてパターニングする。 patterned using CF 4 gas and O 2 gas by ing) method. そして、通常の薄膜トランジスタ製造工程と同様にして、プラズマCVD法によりTEOS(テトラエトキシシラン)ガスとO 3ガスを用いてSiO 2からなるゲート絶縁膜10を形成する。 Then, in the same manner as the conventional TFT manufacturing process to form a gate insulating film 10 made of SiO 2 using TEOS (tetraethoxysilane) gas and the O 3 gas by a plasma CVD method. その上にスパッタリング法によりWSi 2 /多結晶Siを成膜し、RIE法によりCF 4ガスとO 2ガスを用いてパターニングしてゲート電極11を形成する。 Forming a WSi 2 / polycrystalline Si by sputtering thereon to form a gate electrode 11 is patterned by using a CF 4 gas and O 2 gas by RIE. 次に、ソース・ドレイン領域にイオンドーピング法によりP(リン)やB(ホウ素)の注入を行う。 Next, the injection of P (phosphorus) or B (boron) ions are doped into the source and drain regions. そして、プラズマCVD法によりTEOS Then, TEOS by a plasma CVD method
ガスとO 3ガスを用いてSiO 2からなる絶縁膜12を形成し、RIE法によりCF 4ガスとO 2ガスを用いて絶縁膜12のエッチングを行ってコンタクトホールを形成する。 Using gas and the O 3 gas to form an insulating film 12 made of SiO 2, to form a contact hole by etching the insulating film 12 by using a CF 4 gas and O 2 gas by RIE. その上にスパッタリング法によりAl膜を成膜して、RIE法によりBCl 3ガスとCl 2ガスを用いてパターニングして配線13を形成する。 By forming an Al film by sputtering thereon, and patterned to form wiring 13 by using BCl 3 gas and Cl 2 gas by RIE. 次に、プラズマC Then, plasma C
VD法によりSiH SiH by the VD method 4ガスとNH 3ガスとN 2ガスを用いてSiNからなる保護膜14を形成し、最後にRIE法によりCF 4ガスとCHF 3ガスを用いて保護膜14の一部をエッチングして窓開けする。 4 with gas and NH 3 gas and N 2 gas to form a protective film 14 made of SiN, finally opened partially etched windows protected using CF 4 gas and CHF 3 gas by RIE film 14 to. 以上により薄膜トランジスタや抵抗、キャパシタ等を備えた半導体装置を作製することができる。 So that a semiconductor device having a thin film transistor or a resistor, a capacitor or the like as described above.

【0057】さらに、比較例で示した掘り込み部の断面形状において側面と底面の交差部に角部を持つ場合の結晶性Si膜を用いて同様に半導体装置を作製し、本実施形態の薄膜トランジスタと特性を比較したところ、本実施形態により得られた薄膜トランジスタの方がキャリア移動度が大きく、閾値電圧が小さかった。 [0057] Furthermore, a semiconductor device is fabricated similarly using a crystalline Si film when having a corner at the intersection of the side surface and the bottom surface in the cross-sectional shape of the engraved portion shown in comparative example, the thin film transistor of this embodiment and it was compared characteristics, towards the thin film transistor obtained by the present embodiment has a larger carrier mobility, threshold voltage was small. また、キャリア移動度や閾値電圧等の特性のバラツキも、本実施形態の方が小さく、特性の向上を図ることができた。 Also, variations in characteristics such as carrier mobility and the threshold voltage, smaller towards the present embodiment, it was possible to improve the characteristics.

【0058】なお、上記実施形態では非単結晶絶縁基板としてガラス基板を用いたが、石英基板を用いても良い。 [0058] In the above embodiment, a glass substrate as the non-single-crystal insulating substrate, a quartz substrate may be used. また、ガラス基板や石英基板、Si基板等の基板上にSiO 2膜やSiN膜等の非単結晶絶縁膜を形成したものを用いてもよい。 Further, a glass substrate or a quartz substrate may be used after forming the non-single-crystal insulating film such as SiO 2 film or SiN film on a substrate such as a Si substrate. さらに、非単結晶絶縁膜の下地基板に掘り込み部を形成した後、非単結晶絶縁膜をその上に形成するか、非単結晶絶縁膜を厚く形成して、非単結晶絶縁膜自身に掘り込み部を形成することも可能である。 Further, after forming the dug portion in the underlying substrate of the non-single-crystal insulating film, the non-single-crystal insulating film or formed thereon, the non-single-crystal insulating film thicker to, a non-single-crystal insulating film itself it is also possible to form a dug portion.

【0059】半導体膜としてはSi膜を用いたが、Si [0059] as the semiconductor film was used as the Si film but, Si
Ge膜やGaAs膜、InP膜等の半導体膜を用いても良い。 Ge film and the GaAs film, may be used as a semiconductor film of InP film, or the like.

【0060】半導体膜の結晶化を容易にするためにNi [0060] Ni to facilitate crystallization of the semiconductor film
を1nm蒸着したが、0.1nm〜100nm相当であればよい。 The was 1nm deposition, it may be a considerable 0.1nm~100nm. また、Niをスパッタリング法により蒸着して導入したが、真空蒸着等の他の蒸着法を用いてもよく、また、Niやその化合物(例えば酢酸ニッケル)を含む溶液を塗布したり、イオン注入やCVD法等により導入してもよい。 Although introduced by depositing Ni by sputtering, it may be used other deposition method such as vacuum deposition, also or applying a solution containing Ni and their compounds (eg nickel acetate), ion implantation Ya it may be introduced by a CVD method or the like. 半導体膜の結晶化を容易にする物質としては、Fe、Co、Ni、Cu、Ge、Pd、Auおよびこれらの金属を含む化合物のうちの少なくとも一種類を導入すればよい。 As a substance for facilitating the crystallization of the semiconductor film, Fe, Co, Ni, Cu, Ge, Pd, it may be introduced at least one of Au and compounds containing these metals.

【0061】実施形態1および実施形態3では、エネルギーを加える部分を移動させるためにライン状ヒーターを用いたが、ライン状に整形した光、ライン状に整形した荷電粒子、点状光をライン状に高速スキャンさせたもの、点状荷電粒子ビームをライン状に高速スキャンさせたもの等のエネルギーを用いてもよい。 [0061] In the embodiments 1 and 3, but using a line-shaped heater to move the portion of applying energy, light shaped into a line shape, the charged particles shaped into a line shape, a line shape punctate light those obtained by high-speed scan may be used energy such as those obtained by high-speed scanning the point-like charged particle beam in a line.

【0062】実施形態2および実施形態4では、半導体膜の結晶化を容易にする物質をくびれ部の入り口側に導入して均一加熱を行ったが、実施形態1および実施形態3と同様に、部分的に加熱を行い、その加熱部を半導体膜の結晶化を容易にする物質を導入した側からくびれ部の反対側まで移動させてもよい。 [0062] In Embodiments 2 and 4, were subjected to uniform heating is introduced into the inlet side of the facilitating agent to the necked portion of the crystallization of the semiconductor film, as in Embodiment 1 and Embodiment 3, performed partially heated, it may be moved to the opposite side of the constricted portion from the side of introducing the substance to the heating unit to facilitate the crystallization of the semiconductor film. また、図2および図4 Further, FIGS. 2 and 4
には、くびれ部の片側において大半の非晶質Si膜を露出させた形状を示したが、図5(a)および図5(b) The showed shape to expose the amorphous Si film most on one side of the constricted portion, FIGS. 5 (a) and 5 (b)
に示すように、非晶質Si膜の一部のみを露出させてもよい。 As shown in, it may be exposed only a portion of the amorphous Si film.

【0063】 [0063]

【発明の効果】以上詳述したように、本発明による場合には、非単結晶絶縁膜または非単結晶基板上に形成した非晶質または多結晶等の非単結晶半導体膜に熱や光、荷電粒子等のエネルギーを加えることにより結晶成長させるに際して、核形成部で不規則に発生した多数の結晶核のうち、材料および構造に特有の結晶成長しやすい方位を有する結晶をくびれ部で選択することができる。 As described above in detail, in the case of the present invention, the non-single-crystal insulating film or heat or light to the non-single crystal semiconductor film of amorphous or polycrystalline or the like formed on the non-single-crystal substrate , selected during the crystal growth by applying energy such as charged particles, of a number of crystal nuclei occur irregularly in the nucleus forming portions, a crystal having an orientation that tends to grow specific crystal materials and structures in the constricted portion can do. さらに、結晶粒を大きく成長させたい領域で不規則な核発生が起こるのを、堀り込み部を側面と底面とが滑らかに連続する断面形状にすることにより抑制することができる。 Further, that the irregular nucleation in area to greatly grow crystal grains occurs, it can be the excavation section and side and bottom suppressed by the smoothly continuous cross-sectional shape. よって、大略結晶方位の揃った大きな結晶粒または大略結晶方位が揃った大面積の結晶性半導体膜を形成することができる。 Therefore, it is possible to form a crystalline semiconductor film with a large area of ​​large grains or roughly crystal orientation is uniform uniform roughly crystal orientation. このように結晶性が改善された半導体膜を用いることにより、半導体装置の高性能化を図ることができる。 By using such a semiconductor film crystallinity is improved, it is possible to improve the performance of the semiconductor device.

【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS

【図1】実施形態1の半導体膜の形成方法について説明するための図であり、(a)〜(c)は斜視図、(d) [1] is a diagram for explaining a method of forming the semiconductor film of Embodiment 1, (a) ~ (c) is a perspective view, (d)
は断面図である。 It is a cross-sectional view.

【図2】実施形態2の半導体膜の形成方法について説明するための図であり、(a)は斜視図、(b)は断面図である。 Figure 2 is a diagram for explaining a method of forming the semiconductor film of Embodiment 2, (a) is a perspective view, (b) is a cross-sectional view.

【図3】(a)〜(c)は実施形態3の半導体膜の形成方法について説明するための斜視図である。 [3] (a) ~ (c) is a perspective view for explaining a method for forming a semiconductor film of Embodiment 3.

【図4】実施形態4の半導体膜の形成方法について説明するための斜視図である。 4 is a perspective view for explaining a method for forming a semiconductor film of embodiment 4.

【図5】(a)および(b)は本発明における半導体膜の結晶化を容易にする物質を導入する領域の他の形状の例を示す斜視図である。 5 (a) and (b) is a perspective view showing an example of another shape of the region for introducing a substance that facilitates the crystallization of the semiconductor film in the present invention.

【図6】実施形態5の半導体装置の製造方法について説明するための断面図である。 6 is a sectional view for explaining a manufacturing method of a semiconductor device of Embodiment 5.

【図7】従来例1の半導体膜の形成方法について説明するための平面図である。 7 is a plan view for explaining the method of forming a semiconductor film of the conventional example 1.

【図8】従来例2の半導体膜の形成方法について説明するための斜視図である。 8 is a perspective view for explaining a method for forming a semiconductor film of the conventional example 2.

【図9】従来例3の半導体膜の形成方法について説明するための平面図である。 9 is a plan view for explaining the method of forming a semiconductor film of the conventional example 3.

【図10】(a)および(b)は従来例4の半導体膜の形成方法について説明するための断面図である。 [10] (a) and (b) are sectional views for explaining a method of forming a semiconductor film of the conventional example 4.

【図11】本発明におけるくびれ部の幅(W)および長さ(L)の定義を説明するための斜視図である。 11 is a perspective view for explaining the definition of the width of the constricted portion of the invention (W) and length (L).

【図12】比較例において、側面と底面の交差部が角を持つことによる不規則な角発生を示す図であり、(a) [12] In Comparative Example, a diagram illustrating an irregular angular generated by the intersection of the side surface and the bottom surface has a square, (a)
は断面図、(b)は上面図である。 Is a sectional view, (b) is a top view.

【符号の説明】 DESCRIPTION OF SYMBOLS

1 ガラス基板 2、15 くびれ部 3、3a 掘り込み部 4、22 非晶質Si膜 5、21 SiO 2膜 6 ライン状ヒーター 7 非晶質Si膜の露出部 8 均一加熱 9 絶縁性基板 10 Si膜 11 狭小領域 12、20 基板 13、16 多結晶Si膜 14 結晶方位のフィルター部 17 多結晶Si膜の除去部 18 細い部分 19 結晶成長方向 23 触媒材料からなる膜 24 掘り込み部の側面と底面の交差部の角 40 ゲート絶縁膜 41 ゲート電極 42 絶縁膜 43 配線 44 保護膜 49 結晶性Si薄膜 V ライン状ヒーターの移動方向 W くびれ部の幅 L くびれ部の長さ A、B 掘り込み部の断面を切った線 1 glass substrate 2, 15 constriction 3,3a digging portion 4, 22 amorphous Si film 5 and 21 SiO 2 film 6 exposed portion 8 uniform heating of the linear heater 7 amorphous Si film 9 insulative substrate 10 Si film 11 narrow region 12, 20 substrate 13, 16 a polycrystalline Si film 14 crystal orientation of the filter unit 17 the polycrystalline Si film removing portion 18 thin portion 19 the crystal growth direction 23 side surface and the bottom surface of the film 24 digging portion consisting of catalyst material the intersection of the corner 40 the gate insulating film 41 gate electrode 42 insulating film 43 wirings 44 protective film 49 crystalline Si thin film movement direction W of the V-line-shaped heater constricted portion width L constricted portion of the length a of, in the B digging portion line got off to a cross-section

Claims (8)

    【特許請求の範囲】 [The claims]
  1. 【請求項1】 基板上に形成した非単結晶絶縁膜上、または非単結晶絶縁基板上に半導体膜を形成する方法であって、 該非単結晶絶縁膜または該非単結晶絶縁基板に、側面と底面とが滑らかに連続する断面形状であって、かつ、くびれ部を有する掘り込み部を形成する工程と、 該非単結晶絶縁膜上または該非単結晶絶縁基板上に非単結晶半導体膜を形成して、該掘り込み部を埋め込む工程と、 該非単結晶半導体膜にエネルギーを加えることにより、 1. A method of forming a non-single-crystal insulating film or a non-single-crystal insulating semiconductor film on a substrate, formed on the substrate, the non-single-crystal insulating film or non monocrystalline insulating substrate, and a side surface a cross-sectional shape and the bottom surface smoothly continuous, and constriction forming a dug portion having a portion, forming a non-single-crystal semiconductor film on the non-single-crystal insulating film or non monocrystalline insulating substrate Te, burying the 該掘 Ri addition unit, by applying energy to the non-single crystal semiconductor film,
    該くびれ部の一方側から反対側に該くびれ部を通過して結晶成長を進ませる工程とを含む半導体膜の形成方法。 Forming a semiconductor film and a step of advancing the crystal growth through the constricted portion on the opposite side from the one side of the constricted portion.
  2. 【請求項2】 前記非単結晶半導体膜をシリコン材料を用いて形成する請求項1に記載の半導体膜の形成方法。 2. A method of forming a semiconductor film according to claim 1, formed by using the non-single crystal semiconductor film of silicon material.
  3. 【請求項3】 前記非単結晶半導体膜のくびれ部を挟んで一方側にFe、Co、Ni、Cu、Ge、Pd、Au Wherein the non-single crystal semiconductor film Fe constricted portion sandwiched therebetween one side of, Co, Ni, Cu, Ge, Pd, Au
    およびこれらの金属を含む化合物のうちの少なくとも一種類を導入する請求項1または請求項2に記載の半導体膜の形成方法。 And forming a semiconductor film according to claim 1 or claim 2 for introducing at least one kind of the compounds containing these metals.
  4. 【請求項4】 前記くびれ部の上面の幅を0.2μm以上10μm以下に形成する請求項1乃至請求項3のいずれかに記載の半導体膜の形成方法。 4. A method of forming a semiconductor film according to any one of claims 1 to 3 is formed below the constricted portion 10μm width 0.2μm or more of the upper surface of the.
  5. 【請求項5】 前記くびれ部の上面の長さを0.5μm 5. 0.5μm the length of the upper surface of said constricted portion
    以上100μm以下に形成する請求項1乃至請求項4のいずれかに記載の半導体膜の形成方法。 Method of forming a semiconductor film according to any one of claims 1 to 4 to form a 100μm inclusive.
  6. 【請求項6】 前記非単結晶半導体膜に対してエネルギーを加える部分を、前記くびれ部の片側から反対側に移動させる請求項1乃至請求項5のいずれかに記載の半導体膜の形成方法。 Wherein said non-single crystal semiconductor film applying energy to the portion, the semiconductor film forming method as set forth in any one of claims 1 to 5 is moved from one side of the constricted portion.
  7. 【請求項7】 前記非単結晶半導体膜に対してエネルギーを略均一に加える請求項3乃至請求項5のいずれかに記載の半導体膜の形成方法。 7. A method of forming a semiconductor film according to any one of claims 3 to 5 substantially uniformly applying energy to the non-single crystal semiconductor film.
  8. 【請求項8】 請求項1乃至請求項7のいずれかに記載の半導体膜の形成方法により得られる半導体膜を用いた半導体装置。 8. A semiconductor device using a semiconductor film obtained by the method of forming a semiconductor film according to any one of claims 1 to 7.
JP36194699A 1999-12-20 1999-12-20 Forming method of semiconductor film, and semiconductor device Withdrawn JP2001176796A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP36194699A JP2001176796A (en) 1999-12-20 1999-12-20 Forming method of semiconductor film, and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP36194699A JP2001176796A (en) 1999-12-20 1999-12-20 Forming method of semiconductor film, and semiconductor device

Publications (1)

Publication Number Publication Date
JP2001176796A true JP2001176796A (en) 2001-06-29

Family

ID=18475385

Family Applications (1)

Application Number Title Priority Date Filing Date
JP36194699A Withdrawn JP2001176796A (en) 1999-12-20 1999-12-20 Forming method of semiconductor film, and semiconductor device

Country Status (1)

Country Link
JP (1) JP2001176796A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7422987B2 (en) 2001-08-30 2008-09-09 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7422987B2 (en) 2001-08-30 2008-09-09 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device

Similar Documents

Publication Publication Date Title
US6501095B2 (en) Thin film transistor
JP3191972B2 (en) A manufacturing method and a semiconductor substrate of a semiconductor substrate
US6322625B2 (en) Crystallization processing of semiconductor film regions on a substrate, and devices made therewith
US6066872A (en) Semiconductor device and its fabricating method
US4046618A (en) Method for preparing large single crystal thin films
US6300175B1 (en) Method for fabricating thin film transistor
US20060043367A1 (en) Semiconductor device and method of fabricating a low temperature poly-silicon layer
US7255745B2 (en) Iridium oxide nanowires and method for forming same
KR100473996B1 (en) Cystallization method of amorphous silicon
KR900007901B1 (en) Manufacture of single crystal thin film
EP0080851B1 (en) A method for forming monocrystalline semiconductor film on insulating film
US5124276A (en) Filling contact hole with selectively deposited EPI and poly silicon
US8153494B2 (en) Nanowire MOSFET with doped epitaxial contacts for source and drain
US5556463A (en) Crystallographically oriented growth of silicon over a glassy substrate
JP3504336B2 (en) A method for manufacturing a semiconductor device
KR960004592B1 (en) Method of fabricating a polycrystalline silicon film having a reduced resistance
US6241817B1 (en) Method for crystallizing amorphous layer
CN1249779C (en) Method for mfg. crystal semiconductor material and method for mfg. semiconductor
US6326311B1 (en) Microstructure producing method capable of controlling growth position of minute particle or thin and semiconductor device employing the microstructure
KR100470274B1 (en) Method of phase transition of amorphous material using a cap layer
JP3216861B2 (en) Forming method and a thin film transistor fabrication method of the polycrystalline silicon film
EP0486019B1 (en) Method for forming single crystal layer
JPH0773101B2 (en) Plasma-enhanced chemical vapor deposition
CN1409868A (en) Pendeoepitaxial growth of gallium nitride layers on sapphire substrates
JPH07187892A (en) Silicon and formation thereof

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20070306