JP2001126986A - Semiconductor film-forming method and semiconductor device - Google Patents

Semiconductor film-forming method and semiconductor device

Info

Publication number
JP2001126986A
JP2001126986A JP30318099A JP30318099A JP2001126986A JP 2001126986 A JP2001126986 A JP 2001126986A JP 30318099 A JP30318099 A JP 30318099A JP 30318099 A JP30318099 A JP 30318099A JP 2001126986 A JP2001126986 A JP 2001126986A
Authority
JP
Japan
Prior art keywords
crystal
semiconductor film
film
constricted portion
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP30318099A
Other languages
Japanese (ja)
Inventor
Toshiaki Miyajima
利明 宮嶋
Jiyunkou Takagi
悛公 高木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP30318099A priority Critical patent/JP2001126986A/en
Publication of JP2001126986A publication Critical patent/JP2001126986A/en
Withdrawn legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To obtain a crystalline semiconductor film having a wide area, such that when an energy is applied to crystallize a nonsingle-crystal semiconductor film, such as amorphous or polycrystalline films formed on a nonsingle-crystal insulation film or nonsingle-crystal insulation substrate, the irregular nucleus growth is suppressed, crystal grains having an orientation easy to grow the crystal are controlled, so as to make the crystal orientation approximately uniform. SOLUTION: An amorphous Si film 2, having an edge-like neck 3 smooth at the outlet side in the crystal growing direction, is formed on a glass substrate 1 and crystal grown to the outlet side having a smooth shape from the inlet of the neck 3. Among many crystal nuclei generated at the neck 3, crystals having an orientation which tends to make the crystal grow are selected at the neck 3, and irregular crystal nuclei are suppressed from growing in the desired region, away from the neck 3 for growing the crystal grains to a large size by making the outlet smooth in edge.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半導体膜の形成方
法およびそれを用いた半導体装置に関し、特に、非単結
晶絶縁膜上または非単結晶絶縁基板上に形成された非晶
質または多結晶等の非単結晶半導体膜にエネルギーを加
えて、結晶欠陥の少ない大略結晶方位が揃った大きな結
晶粒または大略結晶方位が揃った大面積の結晶性半導体
膜を得ることができる半導体膜の形成方法、およびその
半導体膜を用いて優れた性能を発揮することができる液
晶ドライバーや半導体メモリー、半導体論理回路等の半
導体装置に関する。
The present invention relates to a method for forming a semiconductor film and a semiconductor device using the same, and more particularly, to an amorphous or polycrystalline film formed on a non-single-crystal insulating film or a non-single-crystal insulating substrate. A method for forming a semiconductor film capable of obtaining large crystal grains having substantially uniform crystal orientations with little crystal defects or a large area crystalline semiconductor film having substantially uniform crystal orientations by applying energy to a non-single-crystal semiconductor film such as And a semiconductor device such as a liquid crystal driver, a semiconductor memory, or a semiconductor logic circuit, which can exhibit excellent performance using the semiconductor film.

【0002】[0002]

【従来の技術】従来から、基板上に形成した非単結晶絶
縁膜上、または非単結晶絶縁基板上に非晶質または多結
晶等の非単結晶の半導体膜を形成し、これにエネルギー
を加えて単結晶化する方法が知られている。この方法に
おいて、結晶方位の揃った大きな結晶粒や、結晶方位の
揃った大面積の結晶性半導体膜を得るためには、不規則
な核発生を抑制して制御された結晶核を種結晶として結
晶成長させることが重要である。
2. Description of the Related Art Conventionally, a non-single-crystal semiconductor film such as an amorphous or polycrystalline semiconductor film is formed on a non-single-crystal insulating film formed on a substrate or on a non-single-crystal insulating substrate, and energy is applied thereto. In addition, a single crystallization method is known. In this method, in order to obtain a large crystal grain having a uniform crystal orientation or a large-area crystalline semiconductor film having a uniform crystal orientation, a crystal nucleus controlled by suppressing irregular nucleation is used as a seed crystal. It is important to grow crystals.

【0003】例えば、特開昭58−85519号公報に
は、図10に示すように、絶縁性基板8上にSi膜9を
形成し、このSi膜9に幅が狭小な狭小領域10と、そ
れに続く縁部がある角度をもって拡大する形状をなす領
域とをパターン加工し、それに熱エネルギーを照射する
方法が提案されている。これにより、その狭小領域10
に種結晶機能を付与してSi膜9を単結晶化することが
できるとされている。この狭小領域10の種結晶として
は、狭小領域10に自然発生した結晶核を用いる方法
と、単結晶片を狭小領域10上に載置する方法が開示さ
れている(従来例1)。
For example, in Japanese Patent Application Laid-Open No. 58-85519, as shown in FIG. 10, a Si film 9 is formed on an insulating substrate 8 and a narrow region 10 having a narrow width is formed on the Si film 9. There has been proposed a method of patterning a region having a shape in which an edge portion is formed so as to expand at an angle, and irradiating the region with heat energy. Thereby, the narrow area 10
It is described that the Si film 9 can be monocrystallized by imparting a seed crystal function to the Si film. As a seed crystal of the narrow region 10, a method using a crystal nucleus naturally generated in the narrow region 10 and a method of placing a single crystal piece on the narrow region 10 are disclosed (conventional example 1).

【0004】また、USP4576676には、図11
に示すように、基板11上の多結晶Si12にくびれ部
14を形成し、このくびれ部14によって1つの結晶方
位を有する結晶粒のみを選択しようとする方法が開示さ
れている(従来例2)。なお、図11において、13は
結晶方位のフィルター部を示す。
Further, US Pat. No. 4,576,676 discloses FIG.
As shown in FIG. 1, there is disclosed a method in which a constricted portion 14 is formed in polycrystalline Si 12 on a substrate 11 and only the crystal grains having one crystal orientation are selected by the constricted portion 14 (conventional example 2). . In FIG. 11, reference numeral 13 denotes a crystal orientation filter part.

【0005】さらに、Appl.Phys.Lett.
Vol.41 No.8 p.747〜p.749に
は、図12に示すように、多結晶Si膜15の一部16
をエッチング除去して砂時計のような細い部分17を形
成し、多結晶Si膜15の熔融部がこの細い部分17を
通過するようにして、結晶方位の選択を行っている(従
来例3)。なお、図12において、18は結晶成長方向
を示す。
Further, Appl. Phys. Lett.
Vol. 41 No. 8 p. 747-p. 749, a part 16 of the polycrystalline Si film 15 is formed as shown in FIG.
Is etched to form a thin portion 17 like an hourglass, and the crystal orientation is selected such that the melted portion of the polycrystalline Si film 15 passes through the thin portion 17 (conventional example 3). In FIG. 12, reference numeral 18 indicates a crystal growth direction.

【0006】さらに、特開平6−244103号公報に
は、触媒材料を導入して非晶質Si膜を結晶化させる方
法が開示されている。まず、図13(a)および図13
(b)に示すように、基板19上にSiO2膜20を介
して非晶質Si膜21を形成し、その上に、結晶化を助
長する元素であるNi、Fe、Co、Ptのうちの少な
くとも一種類を含有する触媒材料からなる膜22を、図
13(a)に示すように全面的に、または図13(b)
に示すように部分的に形成する。その後でアニールを行
うことにより、非晶質Si膜21を結晶化させて結晶性
Si膜を得る(従来例4)。
Further, Japanese Patent Application Laid-Open No. Hei 6-244103 discloses a method of introducing a catalyst material to crystallize an amorphous Si film. First, FIG. 13A and FIG.
As shown in (b), an amorphous Si film 21 is formed on a substrate 19 via an SiO 2 film 20, and Ni, Fe, Co, and Pt, which are elements that promote crystallization, are formed thereon. The film 22 made of a catalyst material containing at least one of the following is entirely coated as shown in FIG.
Partially formed as shown in FIG. Thereafter, annealing is performed to crystallize the amorphous Si film 21 to obtain a crystalline Si film (conventional example 4).

【0007】[0007]

【発明が解決しようとする課題】しかしながら、上述し
た従来例1の方法のうち、狭小領域10に単結晶片を載
置せずに自然発生した結晶核を種結晶として用いる方法
では、1つの狭小領域10から成長した領域は1つの結
晶方位を有する結晶粒になるが、狭小領域10で発生す
る結晶核の方位は不規則であるため、必ずしも結晶成長
しやすい方位を有する結晶が成長するとは限らない。こ
のため、結晶成長し難い方位の結晶では、すぐに他の方
位の結晶も成長してしまい、多結晶になり易いという問
題が生じる。さらに、各狭小領域10で発生する種結晶
の結晶方位は一致しない。
However, in the method of the prior art 1 described above, the method of using a naturally-occurring crystal nucleus as a seed crystal without placing a single crystal piece in the narrow region 10 is one narrower one. The region grown from the region 10 becomes a crystal grain having one crystal orientation. However, since the orientation of crystal nuclei generated in the narrow region 10 is irregular, a crystal having an orientation that facilitates crystal growth does not always grow. Absent. For this reason, in a crystal having an orientation in which crystal growth is difficult, a crystal in another orientation also grows immediately, and there is a problem that the crystal tends to be polycrystalline. Further, the crystal orientations of the seed crystals generated in each of the narrow regions 10 do not match.

【0008】また、従来例1の方法のうち、狭小領域1
0に載置した単結晶片を種結晶として用いる方法では、
狭小領域10に種結晶とする結晶片を貼り付けるため、
固相成長の場合には結晶片と結晶化させたいSi膜9の
狭小領域10との貼り付け界面が原子レベルで清浄であ
ることが必要である。このような清浄界面を形成し、か
つ、保持しておくことは非常に困難である。
Further, in the method of the conventional example 1, the narrow area 1
In the method of using a single crystal piece mounted on a seed crystal as a seed crystal,
In order to attach a crystal piece as a seed crystal to the narrow region 10,
In the case of solid phase growth, the bonding interface between the crystal piece and the narrow region 10 of the Si film 9 to be crystallized needs to be clean at the atomic level. It is very difficult to form and maintain such a clean interface.

【0009】上述した従来例2および従来例3の方法で
は、多結晶Siの熔融部をエッチングで形成した細い部
分を通過させる必要があるため、基板温度が上昇し、ガ
ラス等の安価な基板を用いることができない。また、多
結晶Siの形状に角部がある場合には、そこで不規則な
結晶方位を有する結晶核が発生しやすくなる。
In the above-described methods of Conventional Example 2 and Conventional Example 3, it is necessary to pass the melted portion of polycrystalline Si through a thin portion formed by etching, so that the substrate temperature rises and an inexpensive substrate such as glass can be used. Can not be used. If the polycrystalline Si has corners, crystal nuclei having irregular crystal orientations are likely to be generated there.

【0010】上述した従来例4の方法のうち、図13
(a)のように触媒材料からなる膜22を全面的に形成
する方法では、結晶成長の核が非晶質Si膜21の全面
にわたって不規則に発生するため、μmオーダーの結晶
粒が得られるに過ぎず、結晶方位の揃った大きな結晶粒
や単結晶領域を得ることは困難である。
[0013] Of the above-described method of the conventional example 4, FIG.
In the method in which the film 22 made of the catalyst material is entirely formed as shown in (a), crystal growth nuclei are generated irregularly over the entire surface of the amorphous Si film 21, so that crystal grains on the order of μm can be obtained. However, it is difficult to obtain large crystal grains or single crystal regions with uniform crystal orientation.

【0011】さらに、上述した従来例4の方法のうち、
図13(b)のように触媒材料からなる膜22を部分的
に形成する方法では、触媒材料からなる膜22を形成し
た領域から形成していない領域に向かって結晶成長が進
むが、触媒材料からなる膜22を形成した領域内では核
発生が不規則に起こる。このため、図13(a)に示し
た方法に比べると、より長い結晶粒や単結晶領域が得ら
れるが、結晶粒の幅はμmオーダーのものが得られるに
過ぎず、さらに大きな結晶粒や単結晶領域を得ることは
困難である。
Further, in the method of the above-mentioned conventional example 4,
In the method of partially forming the film 22 made of the catalyst material as shown in FIG. 13B, crystal growth proceeds from a region where the film 22 made of the catalyst material is formed to a region where the film 22 is not formed. Nucleation occurs irregularly in the region where the film 22 made of is formed. Therefore, as compared with the method shown in FIG. 13A, longer crystal grains and a single crystal region can be obtained, but the width of the crystal grains is only on the order of μm. Obtaining a single crystal region is difficult.

【0012】本発明者らは、これらの問題を解決するた
めに、特願平10−374823号において、非単結晶
半導体膜にくびれ部を形成し、このくびれ部の寸法をあ
る範囲に規定することにより、くびれ部での結晶方位選
択を確実にして、単一の結晶方位を有する大きな結晶
粒、または単一の結晶方位を有する大面積の単結晶半導
体膜を得る方法を既に出願している。しかし、この方法
によっても、半導体膜の形状に角部がある場合には、そ
こで不規則な結晶方位を有する結晶核が発生しやすく、
良好な結晶性半導体膜を得るのが困難であるという問題
が残る。
In order to solve these problems, the present inventors formed a constricted portion in a non-single-crystal semiconductor film in Japanese Patent Application No. 10-374823, and defined the size of the constricted portion within a certain range. As a result, a method for obtaining a large crystal grain having a single crystal orientation or a single crystal semiconductor film having a large area having a single crystal orientation by reliably selecting a crystal orientation in a constricted portion has already been filed. . However, even with this method, if the semiconductor film has corners, crystal nuclei having an irregular crystal orientation are likely to be generated there,
There remains a problem that it is difficult to obtain a good crystalline semiconductor film.

【0013】このような結晶方位が揃っていない半導体
膜を用いて液晶ドライバーや半導体メモリー、半導体論
理回路等の半導体装置を作製した場合には、トランジス
タのキャリア移動度が小さくなったり、閾値電圧が大き
くなり、さらに、これらのバラツキも大きくなってしま
うという問題がある。
When a semiconductor device such as a liquid crystal driver, a semiconductor memory, or a semiconductor logic circuit is manufactured using such a semiconductor film in which the crystal orientations are not aligned, the carrier mobility of the transistor becomes small or the threshold voltage becomes low. There is a problem that these variations also increase.

【0014】本発明はこのような従来技術の課題を解決
すべくなされたものであり、不規則な核発生を抑制し
て、大略結晶方位が揃った大きな結晶粒または大略結晶
方位が揃った大面積の結晶性半導体膜を形成することが
できる半導体膜の形成方法およびそれを用いた高性能な
半導体装置を提供することを目的とする。
The present invention has been made to solve the problems of the prior art, and suppresses the generation of irregular nuclei to form large crystal grains having substantially uniform crystal orientations or large crystal grains having substantially uniform crystal orientations. It is an object to provide a method for forming a semiconductor film capable of forming a crystalline semiconductor film having a large area and a high-performance semiconductor device using the same.

【0015】[0015]

【課題を解決するための手段】本発明の半導体膜の形成
方法は、基板上に形成した非単結晶絶縁膜上、または非
単結晶絶縁基板上に半導体膜を形成する方法であって、
該非単結晶絶縁膜上または該非単結晶絶縁基板上に非単
結晶半導体膜を形成してその一部を除去することによ
り、少なくとも一方側に滑らかなエッジ形状を有するく
びれ部を形成する工程と、該非単結晶半導体膜にエネル
ギーを加えることにより、該くびれ部の一方側とは反対
側から、該くびれ部および滑らかなエッジ形状部分を通
過して結晶成長を進ませる工程とを含み、そのことによ
り上記目的が達成される。
A method of forming a semiconductor film according to the present invention is a method of forming a semiconductor film on a non-single-crystal insulating film formed on a substrate or on a non-single-crystal insulating substrate,
Forming a non-single-crystal semiconductor film on the non-single-crystal insulating film or the non-single-crystal insulating substrate and removing a part thereof to form a constricted portion having a smooth edge shape on at least one side; Applying energy to the non-single-crystal semiconductor film, from the side opposite to the one side of the constricted portion, to advance the crystal growth through the constricted portion and the smooth edge-shaped portion. The above object is achieved.

【0016】前記くびれ部の滑らかなエッジ形状を有す
る一方側とは反対側を、該くびれ部に向かって徐々に半
導体膜の幅が狭くなる形状に形成するのが好ましい。
It is preferable that the side of the constricted portion opposite to the one having a smooth edge shape is formed in a shape in which the width of the semiconductor film gradually decreases toward the constricted portion.

【0017】前記非単結晶半導体膜をシリコン材料を用
いて形成するのが好ましい。
Preferably, the non-single-crystal semiconductor film is formed using a silicon material.

【0018】前記くびれ部の最も狭い部分の幅を0.1
μm以上10μm以下に形成するのが好ましい。
The width of the narrowest part of the constricted part is 0.1
It is preferable that the thickness be formed in a range from μm to 10 μm.

【0019】前記くびれ部の最も狭い部分の長さを0.
5μm以上100μm以下に形成するのが好ましい。
The length of the narrowest part of the constricted part is set to 0.
It is preferable that the thickness be 5 μm or more and 100 μm or less.

【0020】前記非単結晶半導体膜に対して部分的にエ
ネルギーを加え、そのエネルギーを加える部分を前記く
びれ部の滑らかなエッジ形状を有する一方側とは反対側
から、該滑らかなエッジ形状を有する一方側に移動させ
てもよい。
Energy is partially applied to the non-single-crystal semiconductor film, and the portion to which the energy is applied has the smooth edge shape from the side opposite to the one side having the smooth edge shape of the constricted portion. It may be moved to one side.

【0021】前記くびれ部の滑らかなエッジ形状を有す
る一方側とは反対側の非単結晶半導体膜部分に、Fe、
Co、Ni、Cu、Ge、Pd、Auおよびこれらの金
属を含む化合物のうちの少なくとも一種類を導入しても
よい。この場合には、前記非単結晶半導体膜に対してエ
ネルギーを略均一に加えてもよい。
In the non-single-crystal semiconductor film portion on the opposite side to the one side having the smooth edge shape of the constricted portion, Fe,
At least one of Co, Ni, Cu, Ge, Pd, Au and a compound containing these metals may be introduced. In this case, energy may be substantially uniformly applied to the non-single-crystal semiconductor film.

【0022】本発明の半導体装置は、本発明の半導体膜
の形成方法により得られる半導体膜を用いており、その
ことにより上記目的が達成される。
The semiconductor device of the present invention uses the semiconductor film obtained by the method of forming a semiconductor film of the present invention, thereby achieving the above object.

【0023】以下、本発明の作用について説明する。Hereinafter, the operation of the present invention will be described.

【0024】本発明にあっては、非単結晶絶縁膜上また
は非単結晶絶縁基板上に形成した、非晶質または多結晶
等の非単結晶半導体膜にくびれ部を形成し、そのくびれ
部の結晶成長方向に向かって少なくとも出口側およびく
びれ部の出口よりも先の部分(以降、単に「出口側」と
称する)を滑らかなエッジ形状とする。その滑らかなエ
ッジ形状を有する出口側とは反対側(以降、単に「入り
口側」と称する)の半導体膜で不規則に発生する多数の
結晶核のうち、材料および構造に特有の結晶成長し易い
方位の結晶が、くびれ部で選択される。しかも、くびれ
部を通過した後、結晶粒を大きく成長させたい領域にお
ける不規則な結晶核の発生が、出口側の滑らかなエッジ
形状により抑制される。よって、大略結晶方位が揃った
大きな結晶粒または大略結晶方位が揃った大面積の結晶
性半導体膜を形成することが可能となる。なお、本発明
において、滑らかなエッジ形状とは、大略、エッジ形状
の2次微分が連続関数であることを言う。
In the present invention, a constriction is formed in a non-single-crystal semiconductor film such as an amorphous or polycrystalline film formed on a non-single-crystal insulating film or a non-single-crystal insulating substrate, and the constriction is formed. In the crystal growth direction, at least a portion (hereinafter, simply referred to as an “outlet side”) of the outlet side and a portion ahead of the outlet of the constricted portion have a smooth edge shape. Of the many crystal nuclei irregularly generated in the semiconductor film on the side opposite to the exit side having the smooth edge shape (hereinafter simply referred to as “entrance side”), crystal growth specific to the material and structure is likely to occur. Oriented crystals are selected at the constriction. Moreover, after passing through the constriction, the generation of irregular crystal nuclei in a region where crystal grains are desired to grow large is suppressed by the smooth edge shape on the exit side. Therefore, it is possible to form a large crystal grain having a substantially uniform crystal orientation or a large-area crystalline semiconductor film having a substantially uniform crystal orientation. In the present invention, a smooth edge shape generally means that the second derivative of the edge shape is a continuous function.

【0025】さらに、結晶成長方向に向かってくびれ部
の入り口側のエッジ形状も、くびれ部に向かって徐々に
半導体膜の幅が狭くなる形状にすることにより、結晶成
長し易い方位の結晶を選択する効果が向上する。
Further, the shape of the edge on the entrance side of the constricted portion in the crystal growth direction is also formed such that the width of the semiconductor film gradually narrows toward the constricted portion, so that a crystal having an orientation in which crystal growth is easy can be selected. Effect is improved.

【0026】この非単結晶半導体膜としては、SiGe
やGaAs、InP等も使用可能であるが、シリコン材
料用いた場合には単一元素からなる半導体材料であるた
め、これらの材料を用いた場合のように組成の1:1か
らのわずかなズレによる結晶欠陥が生じず、より良好な
結晶性半導体膜が得られ易い。
The non-single-crystal semiconductor film is made of SiGe
, GaAs, InP, etc. can also be used. However, when a silicon material is used, since it is a semiconductor material consisting of a single element, the composition is slightly shifted from 1: 1 as in the case of using these materials. No crystal defects are caused by this, and a better crystalline semiconductor film is easily obtained.

【0027】上記くびれ部の最も狭い部分の幅を0.1
μmより狭くしたり、くびれ部の最も狭い部分の長さを
100μmより長くすると、くびれ部の片側(結晶成長
方向に向かって入り口側)で発生した結晶核がくびれ部
を通過して反対側まで結晶方位を引き継いで成長しなく
なる。また、くびれ部の最も狭い部分の幅を10μmよ
り広くしたり、くびれ部の最も狭い部分の長さを0.5
μmより短くすると、くびれ部での結晶方位選択効果が
低下して、くびれ部の片側(結晶成長方向に向かって入
り口側)で発生した複数の結晶方位を有する結晶核がく
びれ部を通過して反対側まで成長してしまい、結晶方位
の揃った大きな結晶粒または結晶方位の揃った大面積の
結晶性半導体膜を形成することができなくなる。よっ
て、くびれ部の最も狭い部分の幅を0.1μm以上10
μm以下にし、くびれ部の最も狭い部分の長さを0.5
μm以上100μm以下にするのが好ましい。なお、本
発明において、くびれ部の幅とは図7に示すWの寸法を
示し、くびれ部の長さとは図7に示すLの寸法を示す。
The width of the narrowest part of the constriction is 0.1
When the width is narrower than μm or the length of the narrowest part is longer than 100 μm, the crystal nuclei generated on one side of the constriction (the entrance side in the crystal growth direction) pass through the constriction and reach the other side. It does not grow by taking over the crystal orientation. Further, the width of the narrowest portion of the constricted portion is made wider than 10 μm, and the length of the narrowest portion of the constricted portion is set to 0.5 μm.
If it is shorter than μm, the crystal orientation selection effect at the constricted portion decreases, and crystal nuclei having a plurality of crystal orientations generated on one side of the constricted portion (the entrance side in the crystal growth direction) pass through the constricted portion. It grows to the opposite side, and it becomes impossible to form a large crystal grain with a uniform crystal orientation or a large-area crystalline semiconductor film with a uniform crystal orientation. Therefore, the width of the narrowest part of the constricted part should be 0.1 μm or more and 10 μm or more.
μm or less, and the length of the narrowest part
It is preferable that the thickness be not less than μm and not more than 100 μm. In the present invention, the width of the constricted portion indicates the dimension of W shown in FIG. 7, and the length of the constricted portion indicates the dimension of L shown in FIG.

【0028】この非単結晶半導体膜に対してエネルギー
を部分的に加えて、そのエネルギーを加える部分をくび
れ部の結晶成長方向に向かって入り口側から滑らかなエ
ッジ形状を有する出口側に移動させることにより、結晶
成長をくびれ部および滑らかなエッジ形状を有する出口
部分を通過して進ませることができる。前記くびれ部の
一方側とは反対側の非単結晶半導体膜部分に、Fe、C
o、Ni、Cu、Ge、Pd、Auおよびこれらの金属
を含む化合物のうちの少なくとも一種類を導入してもよ
い。この場合には、前記非単結晶半導体膜に対してエネ
ルギーを略均一に加えてもよい。
Partially applying energy to the non-single-crystal semiconductor film, and moving the part to which the energy is applied from the entrance side to the exit side having a smooth edge shape in the crystal growth direction of the constricted portion. This allows crystal growth to proceed through the constricted portion and the exit portion having a smooth edge shape. Fe and C are added to the non-single-crystal semiconductor film portion on the opposite side of the constricted portion from one side.
At least one of o, Ni, Cu, Ge, Pd, Au and a compound containing these metals may be introduced. In this case, energy may be substantially uniformly applied to the non-single-crystal semiconductor film.

【0029】または、くびれ部の結晶成長方向に向かっ
て入り口側に結晶化を容易にするFe、Co、Ni、C
u、Ge、Pd、Auおよびこれらの金属を含む化合物
のうちの少なくとも一種類を導入すれば、その導入部で
結晶核を発生させることができ、非単結晶半導体膜に対
してエネルギーを略均一に加えても、結晶成長をくびれ
部および滑らかなエッジ形状を有する出口部分を通過し
て進ませることができる。
Alternatively, Fe, Co, Ni, C for facilitating crystallization at the entrance side in the crystal growth direction of the constricted portion.
When at least one of u, Ge, Pd, Au and a compound containing these metals is introduced, a crystal nucleus can be generated at the introduced portion, and the energy can be made substantially uniform with respect to the non-single-crystal semiconductor film. In addition, the crystal growth can be advanced through the constricted portion and the exit portion having a smooth edge shape.

【0030】このようにして得られる結晶方位の揃った
大きな結晶粒または結晶方位の揃った大面積の結晶性半
導体膜を用いれば、トランジスタのキャリア移動度が大
きく、閾値電圧が小さく、さらに、これらのバラツキも
小さくすることができるので、半導体装置の特性向上を
図ることが可能である。
The use of the thus-obtained large crystal grains having a uniform crystal orientation or a large-area crystalline semiconductor film having a uniform crystal orientation provides a large carrier mobility and a small threshold voltage of the transistor. Can be reduced, and the characteristics of the semiconductor device can be improved.

【0031】[0031]

【発明の実施の形態】以下に、本発明の実施の形態につ
いて、図面を参照しながら説明する。
Embodiments of the present invention will be described below with reference to the drawings.

【0032】(実施形態1)本実施形態1では、非単結
晶絶縁膜または非単結晶絶縁基板上に、結晶成長方向に
向かって出口側のエッジ形状が滑らかなくびれ部を有す
る半導体膜を形成してエネルギーを部分的に加え、その
エネルギーを加える部分をくびれ部の入り口側から出口
側まで移動させて結晶成長させた例について説明する。
(Embodiment 1) In the first embodiment, a semiconductor film having a constricted portion with a smooth edge on the exit side in the crystal growth direction is formed on a non-single-crystal insulating film or a non-single-crystal insulating substrate. The following describes an example in which the energy is partially applied, and the portion to which the energy is applied is moved from the entrance side to the exit side of the constricted portion to grow the crystal.

【0033】図1は実施形態1の半導体膜の形成方法に
ついて説明するための図である。まず、図1(a)に示
すように、ガラス基板1上に減圧CVD(化学気相成
長)法によりSi26ガスを用いて非晶質Si膜2を1
00nmの厚みに形成する。
FIG. 1 is a view for explaining a method of forming a semiconductor film according to the first embodiment. First, as shown in FIG. 1A, an amorphous Si film 2 is formed on a glass substrate 1 by low pressure CVD (chemical vapor deposition) using Si 2 H 6 gas.
It is formed to a thickness of 00 nm.

【0034】この非晶質Si膜2に対してRIE(反応
性イオンエッチング)法によりCF 4ガスとO2ガスを用
いてエッチングを行い、図1(b)に示すように最も狭
い部分の幅が2μmで最も狭い部分の長さが10μm
で、出口側のエッジ形状が滑らかなくびれ部3を形成す
る。この非晶質Si膜2は、その上面図である図1
(d)に示すように、くびれ部3の出口、および出口か
ら先の幅が広がっていくように形成し、その箇所のエッ
ジ形状は円周の1/4を2個つなぎ合わせたものにして
ある。
The amorphous Si film 2 is subjected to RIE (reaction)
CF by reactive ion etching) FourGas and OTwoUse gas
And etching is performed, and as shown in FIG.
The width of the narrow part is 2 μm and the length of the narrowest part is 10 μm
The edge shape on the outlet side forms a smooth waist 3
You. This amorphous Si film 2 is a top view of FIG.
(D) As shown in FIG.
The tip is formed so that the width of the tip increases.
The shape is made by joining two quarters of the circumference
is there.

【0035】その上に、図1(c)に示すように、常圧
CVD法によりによりSiH4ガスとO2ガスを用いてS
iO2膜4を100nmの厚みに形成した後、ライン状
ヒーター5を用いてSi膜2が局所的に600℃となる
ように加熱し、矢印Vに示すように、加熱部をくびれ部
3の入り口側から滑らかなエッジ形状を有する出口側
へ、くびれ部3を通って1cm/時の速度で移動させて
横方向への結晶成長を継続させる。このようにSiO2
膜4を非晶質Si膜2の上に形成することにより、エネ
ルギー印加を行って結晶成長させる際に、非晶質Si膜
2の表面に低品質のSiO2膜が形成されるのを防ぐこ
とが可能である。また、この加熱の際に、局所加熱部と
その周りの基板の温度差が大きすぎると、基板が熱歪み
のために沿ってしまう。そこで、結晶成長の起こらない
範囲で基板全体を加熱することにより、基板の反りの発
生を防止することができる。但し、基板全体の加熱温度
を上げ過ぎると、局所加熱部以外でも不規則な核発生が
生じて、大きな結晶粒または単結晶領域が得られなくな
る。そこで、本実施形態では、基板全体を400℃に加
熱した。
On top of that, as shown in FIG. 1 (c), by using a SiH 4 gas and an O 2 gas by a normal pressure CVD method,
After forming the iO 2 film 4 to a thickness of 100 nm, the Si film 2 is locally heated to 600 ° C. by using the linear heater 5, and the heating portion is turned into the constricted portion 3 as shown by the arrow V. The crystal is moved from the entrance side to the exit side having a smooth edge shape at a speed of 1 cm / hour through the constricted portion 3 to continue the crystal growth in the lateral direction. Thus, SiO 2
By forming the film 4 on the amorphous Si film 2, it is possible to prevent a low-quality SiO 2 film from being formed on the surface of the amorphous Si film 2 during the crystal growth by applying energy. It is possible. In addition, during this heating, if the temperature difference between the local heating portion and the substrate around it is too large, the substrate will follow along due to thermal distortion. Thus, by heating the entire substrate within a range where crystal growth does not occur, the occurrence of substrate warpage can be prevented. However, if the heating temperature of the entire substrate is excessively increased, irregular nuclei are generated even in a portion other than the local heating portion, so that large crystal grains or single crystal regions cannot be obtained. Therefore, in the present embodiment, the entire substrate is heated to 400 ° C.

【0036】このように、非晶質Si膜2に結晶成長方
向に向かって出口側に滑らかなエッジ形状を有するくび
れ部3を形成し、くびれ部3の入り口側から滑らかなエ
ッジ形状を有する出口側までくびれ部3を通過して結晶
成長させることにより、くびれ部3に対して入り口側の
非晶質Si膜2で不規則に発生した多数の結晶核のう
ち、材料および構造に特有の結晶成長しやすい方位の結
晶をくびれ部3で選択し、かつ、くびれ部3を出た後、
結晶粒を大きく結晶成長させたい領域で不規則な結晶核
が生じるのを出口側のエッジ形状を滑らかにすることに
より抑制することができる。よって、大略(111)面
に配向した大面積の結晶性Si膜を得ることができる。
As described above, the constricted portion 3 having a smooth edge shape is formed on the exit side in the crystal growth direction in the amorphous Si film 2, and the exit having the smooth edge shape is formed from the entrance side of the constricted portion 3. Of the crystal nuclei generated irregularly in the amorphous Si film 2 on the entrance side to the constriction 3 by growing the crystal by passing through the constriction 3 to the side of the constriction 3. After selecting a crystal having an orientation easy to grow at the constricted portion 3 and leaving the constricted portion 3,
The generation of irregular crystal nuclei in a region where crystal grains are to be grown large can be suppressed by smoothing the edge shape on the exit side. Therefore, a large-area crystalline Si film oriented substantially in the (111) plane can be obtained.

【0037】(実施形態2)本実施形態2では、実施形
態1の半導体膜の形成方法において、結晶成長方向に向
かってくびれ部の入り口側の形状を、くびれ部に向かっ
て徐々に半導体膜の幅が狭くなる形状にした例について
説明する。
(Embodiment 2) In Embodiment 2, in the method of forming a semiconductor film of Embodiment 1, the shape of the entrance side of the constricted portion in the crystal growth direction is gradually changed toward the constricted portion. An example in which the width is reduced will be described.

【0038】図2は実施形態2の半導体膜の形成方法に
ついて説明するための図である。まず、図2(a)に示
すように、実施形態1と同様にして、ガラス基板1に入
り口側が徐々に幅が狭くなり、最も狭い部分の幅が2μ
mで最も狭い部分の長さが10μmであり、かつ、出口
側が滑らかに広がるエッジ形状のくびれ部3を有する非
晶質Si膜2を100nmの厚みに形成する。この非晶
質Si膜2は、その上面図である図2(b)に示すよう
に、くびれ部3の出口、および出口から先の幅が広がっ
ていくように形成し、その箇所のエッジ形状は円周の1
/8を2個つなぎ合わせたものにしてある。また、くび
れ部3の入り口の形状は、非晶質Si膜2の幅がくびれ
部3に向かって直線的に狭くなっていく形状とする。
FIG. 2 is a view for explaining a method of forming a semiconductor film according to the second embodiment. First, as shown in FIG. 2A, similarly to the first embodiment, the width of the entrance side of the glass substrate 1 gradually decreases, and the width of the narrowest portion is 2 μm.
An amorphous Si film 2 having a length of 10 μm, the narrowest portion of m, and having an edge-shaped constricted portion 3 whose outlet side smoothly spreads is formed to a thickness of 100 nm. As shown in FIG. 2B, which is a top view of the amorphous Si film 2, the exit of the constricted portion 3 and the width beyond the exit are widened, and the edge shape of the portion is formed. Is the circumference 1
/ 8 are joined together. Further, the shape of the entrance of the constricted portion 3 is such that the width of the amorphous Si film 2 is linearly reduced toward the constricted portion 3.

【0039】その上に、実施形態1と同様にしてSiO
2膜4を100nmの厚みに形成した後、ライン状ヒー
ター5を用いてSi膜2が局所的に600℃となるよう
に加熱し、矢印Vに示すように、加熱部をくびれ部3の
入り口側から滑らかなエッジ形状を有する出口側へ、く
びれ部3を通って1cm/時の速度で移動させて横方向
への結晶成長を継続させる。このとき、基板全体を40
0℃に加熱しておく。
On top of that, as in Embodiment 1, SiO 2
2 After forming the film 4 to a thickness of 100 nm, the Si film 2 is locally heated to 600 ° C. using the linear heater 5, and the heating part is turned into the entrance of the constriction part 3 as shown by the arrow V. The crystal is moved from the side to the outlet side having a smooth edge shape through the constriction 3 at a speed of 1 cm / hour to continue the crystal growth in the lateral direction. At this time, the entire substrate is
Heat to 0 ° C.

【0040】このように、くびれ部3を通過して結晶成
長させることにより、くびれ部3に対して入り口側の非
晶質Si膜2で不規則に発生した多数の結晶核のうち、
材料および構造に特有の結晶成長しやすい方位の結晶を
徐々に狭くなるくびれ部3でより効果的に選択し、か
つ、出口側で不規則な結晶核が生じるのを抑制すること
ができる。よって、大略(111)面に配向した大面積
の結晶性Si膜を得ることができる。
As described above, by growing the crystal through the constricted portion 3, of the many crystal nuclei irregularly generated in the amorphous Si film 2 on the entrance side with respect to the constricted portion 3,
It is possible to more effectively select a crystal having an orientation which is easy to grow and which is peculiar to the material and the structure in the narrow portion 3 gradually narrowing, and to suppress generation of irregular crystal nuclei on the exit side. Therefore, a large-area crystalline Si film oriented substantially in the (111) plane can be obtained.

【0041】さらに、くびれ部3の入り口側の形状を、
図2(c)およびその上面図である図2(d)に示すよ
うに、滑らかに徐々に狭くなるように形成することによ
り、材料および構造に特有の結晶成長しやすい方位の選
択効果をさらに向上させることができる。
Further, the shape of the constricted portion 3 on the entrance side is
As shown in FIG. 2 (c) and its top view, FIG. 2 (d), by forming it so as to gradually become narrower, it is possible to further enhance the effect of selecting a direction in which crystal growth is easy, which is peculiar to a material and a structure. Can be improved.

【0042】(実施形態3)本実施形態3では、実施形
態2の半導体膜の形成方法において、結晶成長方向に向
かってくびれ部3の入り口側の半導体膜の一部にその結
晶化を容易にする物質を導入して、エネルギーを均一に
加えた例について説明する。
(Embodiment 3) In Embodiment 3, in the method of forming a semiconductor film of Embodiment 2, crystallization is easily performed on a part of the semiconductor film on the entrance side of the constricted portion 3 in the crystal growth direction. An example in which a substance is introduced and energy is applied uniformly will be described.

【0043】図3は実施形態3の半導体膜の形成方法に
ついて説明するための図である。まず、図3に示すよう
に、実施形態2と同様にして、ガラス基板1に入り口側
が滑らかに徐々に幅が狭くなり、最も狭い部分の幅が2
μmで最も狭い部分の長さが10μmであり、かつ、出
口側が滑らかに広がるエッジ形状のくびれ部3を有する
非晶質Si膜2を100nmの厚みに形成する。
FIG. 3 is a view for explaining a method of forming a semiconductor film according to the third embodiment. First, as shown in FIG. 3, similarly to the second embodiment, the width of the entrance side of the glass substrate 1 gradually decreases gradually, and the width of the narrowest portion becomes 2.
An amorphous Si film 2 having a width of 10 μm, the narrowest portion having a thickness of 10 μm, and having an edge-shaped constriction 3 whose outlet side smoothly spreads is formed to a thickness of 100 nm.

【0044】その上に、実施形態2と同様にしてSiO
2膜4を100nmの厚みに形成した後、RIE法によ
りCF4ガスとO2ガスを用いてエッチングを行い、非晶
質Si膜2の入り口側の一部6を露出させる。そして、
非晶質Si膜2の露出部6にスパッタリング法によりN
iを1nmの厚みに蒸着し、炉により600℃になるよ
うに均一加熱7して、非晶質Si膜2の露出部6にNi
を蒸着した側から、くびれ部3の反対側へ、くびれ部3
を通って横方向へ結晶成長させる。
On top of that, as in the second embodiment,
After forming the second film 4 to a thickness of 100 nm, etching is performed by RIE using CF 4 gas and O 2 gas to expose a part 6 on the entrance side of the amorphous Si film 2. And
The exposed portion 6 of the amorphous Si film 2 is N
i is deposited to a thickness of 1 nm, and is uniformly heated 7 in a furnace at 600 ° C. so that Ni is exposed on the exposed portion 6 of the amorphous Si film 2.
From the side on which is deposited to the opposite side of the constriction 3
Through which the crystal grows laterally.

【0045】このように、均一な加熱であっても、Ni
を蒸着した部分の非晶質Si膜2は結晶化が起こりやす
いため、まず、その部分で結晶核が発生し、それを種と
して結晶成長がくびれ部3を通って反対側まで進む。こ
れにより、材料および構造に特有の結晶成長しやすい方
位を有する結晶をくびれ部3で効果的に選択し、かつ、
出口側で不規則な結晶核が生じるのを抑制することがで
きる。よって、大略(110)面に配向した大面積の結
晶性Si膜を得ることができる。
Thus, even with uniform heating, Ni
Since the crystallization is likely to occur in the portion of the amorphous Si film 2 on which is deposited, first, a crystal nucleus is generated in that portion, and crystal growth proceeds to the opposite side through the constricted portion 3 using the seed as a seed. Thereby, a crystal having an orientation easy to grow crystal peculiar to the material and the structure is effectively selected at the constricted portion 3, and
The generation of irregular crystal nuclei on the outlet side can be suppressed. Therefore, a large-area crystalline Si film oriented substantially in the (110) plane can be obtained.

【0046】(実施形態4)本実施形態4では、実施形
態1の半導体膜の形成方法において、個々のくびれ部に
対して半導体膜を1つ1つの島状にパターニングするの
ではなく、複数個の島状の部分を連結させた形状にパタ
ーニングした例について説明する。
(Fourth Embodiment) In the fourth embodiment, in the method of forming a semiconductor film of the first embodiment, a plurality of semiconductor films are formed in each constricted part, instead of being patterned into individual islands. An example in which the island-shaped portions are patterned into a connected shape will be described.

【0047】図は実施形態1の半導体膜の形成方法につ
いて説明するための図である。まず、図4(a)に示す
ように、ガラス基板1上に減圧CVD法によりSi26
ガスを用いて非晶質Si膜2を100nmの厚みに形成
する。
FIG. 5 is a diagram for explaining a method of forming a semiconductor film according to the first embodiment. First, as shown in FIG. 4A, Si 2 H 6 is deposited on a glass substrate 1 by a low pressure CVD method.
An amorphous Si film 2 is formed to a thickness of 100 nm using a gas.

【0048】この非晶質Si膜2に対してRIE法によ
りCF4ガスとO2ガスを用いてエッチングを行い、図4
(b)に示すように最も狭い部分の幅が2μmで最も狭
い部分の長さが10μmで、出口側のエッジ形状が滑ら
かな複数個のくびれ部3を形成する。この非晶質Si膜
2は、その上面図である図4(d)に示すように、くび
れ部3の出口、および出口から先の幅が広がっていくよ
うに形成し、その箇所のエッジ形状は円周の1/4を2
個つなぎ合わせたものにしてある。
The amorphous Si film 2 is etched by RIE using CF 4 gas and O 2 gas,
As shown in (b), a plurality of constrictions 3 are formed, the width of the narrowest part being 2 μm and the length of the narrowest part being 10 μm, and the edge shape on the outlet side being smooth. As shown in FIG. 4D, which is a top view of the amorphous Si film 2, the exit of the constricted portion 3 and the width beyond the exit are widened, and the edge shape of the portion is formed. Is 2/4 of the circumference
The pieces are joined together.

【0049】その上に、常圧CVD法によりSiH4
スとO2ガスを用いてSiO2膜4を100nmの厚みに
形成した後、図4(c)に示すように、ライン状ヒータ
ー5を用いてSi膜2が局所的に600℃となるように
加熱し、矢印Vに示すように、加熱部をくびれ部3の入
り口側から滑らかなエッジ形状を有する出口側へ、くび
れ部3を通って1cm/時の速度で移動させて横方向へ
の結晶成長を継続させる。このとき、基板全体を400
℃に加熱しておく。
After forming a SiO 2 film 4 with a thickness of 100 nm by using a SiH 4 gas and an O 2 gas by a normal pressure CVD method, as shown in FIG. Then, the Si film 2 is locally heated to 600 ° C., and as shown by an arrow V, the heating portion passes through the constricted portion 3 from the entrance side of the constricted portion 3 to the exit side having a smooth edge shape. To move the crystal at a speed of 1 cm / hour to continue the crystal growth in the lateral direction. At this time, the entire substrate is
Heat to ° C.

【0050】このように、非晶質Si膜2に複数個のく
びれ部3を形成し、くびれ部3の入り口側から滑らかな
エッジ形状を有する出口側までくびれ部3を通過して結
晶成長させることにより、くびれ部3に対して入り口側
の非晶質Si膜2で不規則に発生した多数の結晶核のう
ち、材料および構造に特有の結晶成長しやすい方位の結
晶をくびれ部3で選択し、かつ、出口側で不規則な結晶
核が生じるのを抑制することができる。よって、大略
(111)面に配向した大面積の結晶性Si膜を得るこ
とができる。
As described above, a plurality of constrictions 3 are formed in the amorphous Si film 2, and the crystal grows through the constrictions 3 from the entrance side of the constriction 3 to the exit side having a smooth edge shape. As a result, of the many crystal nuclei irregularly generated in the amorphous Si film 2 on the entrance side with respect to the constriction 3, a crystal having an orientation easy to grow crystal peculiar to the material and structure is selected in the constriction 3. In addition, generation of irregular crystal nuclei on the outlet side can be suppressed. Therefore, a large-area crystalline Si film oriented substantially in the (111) plane can be obtained.

【0051】(実施形態5)本実施形態5では、実施形
態4の半導体膜の形成方法において、結晶成長方向に向
かってくびれ部の入り口側の形状を、くびれ部に向かっ
て徐々に半導体膜の幅が狭くなる形状にした例について
説明する。
Fifth Embodiment In the fifth embodiment, in the method of forming a semiconductor film according to the fourth embodiment, the shape of the entrance side of the constricted portion in the crystal growth direction is gradually changed toward the constricted portion. An example in which the width is reduced will be described.

【0052】図5は実施形態5の半導体膜の形成方法に
ついて説明するための図である。まず、図5(a)に示
すように、実施形態4と同様にして、ガラス基板1に入
り口側が徐々に幅が狭くなり、最も狭い部分の幅が2μ
mで最も狭い部分の長さが10μmであり、かつ、出口
側が滑らかに広がるエッジ形状の複数個のくびれ部3を
有する非晶質Si膜2を100nmの厚みに形成する。
この非晶質Si膜2は、その上面図である図5(b)に
示すように、くびれ部3の出口、および出口から先の幅
が広がっていくように形成し、その箇所のエッジ形状は
円周の1/8を2個つなぎ合わせたものにしてある。ま
た、くびれ部3の入り口の形状は、非晶質Si膜2の幅
がくびれ部3に向かって直線的に狭くなっていく形状と
する。
FIG. 5 is a view for explaining a method of forming a semiconductor film according to the fifth embodiment. First, as shown in FIG. 5A, similarly to the fourth embodiment, the width of the entrance side of the glass substrate 1 gradually decreases, and the width of the narrowest portion is 2 μm.
An amorphous Si film 2 having a length of 10 μm, the narrowest portion of m, and a plurality of constrictions 3 having an edge shape whose outlet side smoothly spreads is formed to a thickness of 100 nm.
As shown in FIG. 5B, which is a top view of the amorphous Si film 2, the exit of the constricted portion 3 and the width beyond the exit are widened, and the edge shape of the location is formed. Is made by connecting two 1/8 of the circumference. Further, the shape of the entrance of the constricted portion 3 is such that the width of the amorphous Si film 2 is linearly reduced toward the constricted portion 3.

【0053】その上に、実施形態4と同様にしてSiO
2膜4を100nmの厚みに形成した後、ライン状ヒー
ター5を用いてSi膜2が局所的に600℃となるよう
に加熱し、矢印Vに示すように、加熱部をくびれ部3の
入り口側から滑らかなエッジ形状を有する出口側へ、く
びれ部3を通って1cm/時の速度で移動させて横方向
への結晶成長を継続させる。このとき、基板全体を40
0℃に加熱しておく。
Further, as in Embodiment 4, SiO 2
2 After forming the film 4 to a thickness of 100 nm, the Si film 2 is locally heated to 600 ° C. using the linear heater 5, and the heating part is turned into the entrance of the constriction part 3 as shown by the arrow V. The crystal is moved from the side to the outlet side having a smooth edge shape through the constriction 3 at a speed of 1 cm / hour to continue the crystal growth in the lateral direction. At this time, the entire substrate is
Heat to 0 ° C.

【0054】このように、くびれ部3を通過して結晶成
長させることにより、くびれ部3に対して入り口側の非
晶質Si膜2で不規則に発生した多数の結晶核のうち、
材料および構造に特有の結晶成長しやすい方位の結晶を
徐々に狭くなるくびれ部3でより効果的に選択し、か
つ、出口側で不規則な結晶核が生じるのを抑制すること
ができる。よって、大略(111)面に配向した大面積
の結晶性Si膜を得ることができる。
As described above, by growing the crystal through the constricted portion 3, of the many crystal nuclei irregularly generated in the amorphous Si film 2 on the entrance side with respect to the constricted portion 3,
It is possible to more effectively select a crystal having an orientation which is easy to grow and which is peculiar to the material and the structure in the narrow portion 3 gradually narrowing, and to suppress generation of irregular crystal nuclei on the exit side. Therefore, a large-area crystalline Si film oriented substantially in the (111) plane can be obtained.

【0055】さらに、くびれ部3の入り口側の形状を、
図5(c)およびその上面図である図5(d)に示すよ
うに、滑らかに徐々に狭くなるように形成することによ
り、材料および構造に特有の結晶成長しやすい方位の選
択効果をさらに向上させることができる。
Further, the shape of the constricted portion 3 on the entrance side is
As shown in FIG. 5 (c) and FIG. 5 (d) which is a top view thereof, the effect of selecting a direction which facilitates crystal growth, which is peculiar to the material and the structure, is further enhanced by forming the structure so as to be gradually narrowed. Can be improved.

【0056】(実施形態6)本実施形態6では、実施形
態5の半導体膜の形成方法において、結晶成長方向に向
かってくびれ部3の入り口側の半導体膜の一部にその結
晶化を容易にする物質を導入して、エネルギーを均一に
加えた例について説明する。
(Embodiment 6) In Embodiment 6, in the method of forming a semiconductor film of Embodiment 5, crystallization of a part of the semiconductor film on the entrance side of the constricted portion 3 in the crystal growth direction is easily performed. An example in which a substance is introduced and energy is applied uniformly will be described.

【0057】図6は実施形態6の半導体膜の形成方法に
ついて説明するための図である。まず、図6に示すよう
に、実施形態5と同様にして、ガラス基板1に入り口側
が滑らかに徐々に幅が狭くなり、最も狭い部分の幅が2
μmで最も狭い部分の長さが10μmであり、かつ、出
口側が滑らかに広がるエッジ形状の複数のくびれ部3を
有する非晶質Si膜2を100nmの厚みに形成する。
FIG. 6 is a view for explaining a method of forming a semiconductor film according to the sixth embodiment. First, as shown in FIG. 6, similarly to the fifth embodiment, the width of the entrance side of the glass substrate 1 gradually decreases gradually, and the width of the narrowest portion is 2.
An amorphous Si film 2 having a length of 10 μm, the narrowest part of which is 10 μm, and having a plurality of edge-shaped constrictions 3 whose exit side smoothly spreads is formed to a thickness of 100 nm.

【0058】その上に、実施形態5と同様にしてSiO
2膜4を100nmの厚みに形成した後、RIE法によ
りCF4ガスとO2ガスを用いてエッチングを行い、非晶
質Si膜2の入り口側の一部6を露出させる。そして、
非晶質Si膜2の露出部6にスパッタリング法によりN
iを1nmの厚みに蒸着し、炉により600℃になるよ
うに均一加熱7して、非晶質Si膜2の露出部6にNi
を蒸着した側から、くびれ部3の反対側へ、くびれ部3
を通って横方向へ結晶成長させる。
Further, as in the fifth embodiment, SiO 2
After forming the second film 4 to a thickness of 100 nm, etching is performed by RIE using CF 4 gas and O 2 gas to expose a part 6 on the entrance side of the amorphous Si film 2. And
The exposed portion 6 of the amorphous Si film 2 is N
i is deposited to a thickness of 1 nm, and is uniformly heated 7 in a furnace at 600 ° C. so that Ni is exposed on the exposed portion 6 of the amorphous Si film 2.
From the side on which is deposited to the opposite side of the constriction 3
Through which the crystal grows laterally.

【0059】このように、均一な加熱であっても、Ni
を蒸着した部分の非晶質Si膜2は結晶化が起こりやす
いため、まず、その部分で結晶核が発生し、それを種と
して結晶成長がくびれ部3を通って反対側まで進む。こ
れにより、材料および構造に特有の結晶成長しやすい方
位を有する結晶をくびれ部3で効果的に選択し、かつ、
出口側で不規則な結晶核が生じるのを抑制することがで
きる。よって、大略(110)面に配向した大面積の結
晶性Si膜を得ることができる。
As described above, even with uniform heating, Ni
Since the crystallization is likely to occur in the portion of the amorphous Si film 2 on which is deposited, first, a crystal nucleus is generated in that portion, and crystal growth proceeds to the opposite side through the constricted portion 3 using the seed as a seed. Thereby, a crystal having an orientation easy to grow crystal peculiar to the material and the structure is effectively selected at the constricted portion 3, and
The generation of irregular crystal nuclei on the outlet side can be suppressed. Therefore, a large-area crystalline Si film oriented substantially in the (110) plane can be obtained.

【0060】(比較例)この比較例では、くびれ部の出
口側のエッジ形状に角部を形成した例について説明す
る。
(Comparative Example) In this comparative example, an example will be described in which a corner is formed in the edge shape on the exit side of the constricted portion.

【0061】図14に示すように、非晶質Si膜の露出
部6にスパッタリング法によりNiを1nmの厚みに蒸
着し、炉により600℃になるように均一加熱して、非
晶質Si膜の露出部6にNiを蒸着した側から、くびれ
部3の反対側へ、くびれ部3を通って横方向へ結晶成長
させる。この図において、23は結晶成長したSi膜で
ある。
As shown in FIG. 14, Ni was vapor-deposited on the exposed portion 6 of the amorphous Si film to a thickness of 1 nm by a sputtering method, and was uniformly heated to 600 ° C. in a furnace to form an amorphous Si film. The crystal is grown laterally through the constricted portion 3 from the side where Ni is deposited on the exposed portion 6 to the opposite side of the constricted portion 3. In this figure, reference numeral 23 denotes a crystal-grown Si film.

【0062】このように、均一な加熱であっても、Ni
を蒸着した部分の非晶質Si膜2は結晶化が起こりやす
いため、まず、その部分で結晶核が発生し、それを種と
して結晶成長がくびれ部3を通って反対側まで進む。非
晶質Si膜2にNiを蒸着した場合には、結晶成長し易
い方位としてくびれ部3で(110)面が選択される。
しかし、くびれ部3の出口側のエッジ形状に図14に示
すような角部があると、そこで不規則な結晶核が生じ
て、(111)や(112)、(114)、(123)
等の面方位を有する結晶が角部から成長してしまい、結
晶方位の揃った大きな結晶性Si膜が得られない。
As described above, even with uniform heating, Ni
Since the crystallization is likely to occur in the portion of the amorphous Si film 2 on which is deposited, first, a crystal nucleus is generated in that portion, and crystal growth proceeds to the opposite side through the constricted portion 3 using the seed as a seed. When Ni is vapor-deposited on the amorphous Si film 2, the (110) plane is selected in the constricted portion 3 as an orientation in which crystal growth is easy.
However, if there is a corner as shown in FIG. 14 in the edge shape on the exit side of the constricted portion 3, irregular crystal nuclei are generated there, and (111), (112), (114), and (123)
Crystals having such plane orientations grow from the corners, and a large crystalline Si film having a uniform crystal orientation cannot be obtained.

【0063】さらに、上述の各実施形態1〜実施形態6
で作製した結晶性Si膜、および比較のためにくびれ部
の出口側のエッジ形状に角部を設けて作製した結晶性S
i膜について、電子線回折法を用いて結晶方位を測定し
た。その結果を下記表1に示す。
Further, each of the above-described first to sixth embodiments is described.
The crystalline Si film produced by the method described above, and the crystalline S film produced by providing a corner in the edge shape on the exit side of the constricted portion for comparison.
The crystal orientation of the i film was measured using an electron diffraction method. The results are shown in Table 1 below.

【0064】[0064]

【表1】 [Table 1]

【0065】この表1から明らかなように、Niを導入
した場合と導入しない場合とでくびれ部で選択される結
晶成長し易い方位は異なるが、いずれの場合であって
も、くびれ部の出口側のエッジ形状を滑らかにすること
により結晶方位の揃った結晶性Si膜が得られている。
As is apparent from Table 1, the orientation at which the crystal grows easily in the constricted portion differs between the case where Ni is introduced and the case where Ni is not introduced. By smoothing the side edge shape, a crystalline Si film having a uniform crystal orientation is obtained.

【0066】なお、上記実施形態1〜実施形態6では非
単結晶絶縁基板としてガラス基板を用いたが、石英基板
を用いても良い。また、ガラス基板や石英基板、Si基
板等の基板上にSiO2膜やSiN膜等の非単結晶絶縁
膜を形成したものを用いてもよい。
Although a glass substrate is used as the non-single-crystal insulating substrate in the first to sixth embodiments, a quartz substrate may be used. Further, a substrate in which a non-single-crystal insulating film such as a SiO 2 film or a SiN film is formed over a substrate such as a glass substrate, a quartz substrate, or a Si substrate may be used.

【0067】半導体膜としてはSi膜を用いたが、Si
Ge膜やGaAs膜、InP膜等の半導体膜を用いても
良い。
Although a Si film was used as the semiconductor film,
A semiconductor film such as a Ge film, a GaAs film, and an InP film may be used.

【0068】実施形態1、実施形態2、実施形態4およ
び実施形態5では、エネルギーを加える部分を移動させ
るためにライン状ヒーターを用いたが、ライン状に整形
した光、ライン状に整形した荷電粒子、点状光をライン
状に高速スキャンさせたもの、点状荷電粒子ビームをラ
イン状に高速スキャンさせたもの等のエネルギーを用い
てもよい。
In the first, second, fourth, and fifth embodiments, the linear heater is used to move the portion to which energy is applied. However, the linear shaped light and the linear shaped charged Energy obtained by scanning a particle or point light at a high speed in a line, or energy obtained by scanning a point charged particle beam at a high speed in a line may be used.

【0069】実施形態3、実施形態4、実施形態7およ
び実施形態8では、半導体膜の結晶化を容易にする物質
をくびれ部の一方側に導入して均一加熱を行ったが、実
施形態1、実施形態2、実施形態5および実施形態6と
同様に、部分的に加熱を行い。その加熱部を半導体膜の
結晶化を容易にする物質を導入した側からくびれ部の反
対側まで移動させてもよい。
In the third, fourth, seventh, and eighth embodiments, a material for facilitating crystallization of a semiconductor film is introduced into one side of the constricted portion to perform uniform heating. As in the second, fifth, and sixth embodiments, partial heating is performed. The heating section may be moved from the side where the substance that facilitates crystallization of the semiconductor film is introduced to the side opposite to the constricted section.

【0070】実施形態3および実施形態6では、半導体
膜の結晶化を容易にするためにNiを1nm蒸着した
が、0.1nm〜100nm相当であればよい。また、
Niはスパッタリング法により蒸着して導入したが、真
空蒸着等の他の蒸着法を用いてもよく、また、Niを含
む溶液を塗布したり、イオン注入やCVD法等により導
入してもよい。半導体膜の結晶化を容易にする物質とし
ては、Fe、Co、Ni、Cu、Ge、Pd、Auおよ
びこれらの金属を含む化合物のうちの少なくとも一種類
を導入すればよい。
In the third and sixth embodiments, Ni is deposited to a thickness of 1 nm in order to facilitate crystallization of the semiconductor film. Also,
Although Ni was deposited and introduced by a sputtering method, another deposition method such as vacuum deposition may be used, or a solution containing Ni may be applied or introduced by ion implantation or CVD. As a substance that facilitates crystallization of the semiconductor film, at least one of Fe, Co, Ni, Cu, Ge, Pd, Au, and a compound containing these metals may be introduced.

【0071】実施形態3および実施形態6では、半導体
膜の結晶化を容易にする物質を導入するために、くびれ
部の片側において非晶質Si膜の大部分を露出させた
が、図8(a)または図8(b)に示すように、一部の
みを露出させてもよい。
In the third and sixth embodiments, most of the amorphous Si film is exposed on one side of the constricted portion in order to introduce a substance that facilitates crystallization of the semiconductor film. As shown in FIG. 8A or FIG. 8B, only a part may be exposed.

【0072】(実施形態7)この実施形態7では、上述
した各実施形態のいずれかで形成した結晶性Si薄膜を
用いて薄膜トランジスタ等の半導体装置を作製する方法
について説明する。
(Embodiment 7) In this embodiment 7, a method of manufacturing a semiconductor device such as a thin film transistor using the crystalline Si thin film formed in any of the above embodiments will be described.

【0073】図9に示すように、上述した各実施形態の
いずれかで作製した結晶性Si薄膜24をRIE法によ
りCF4ガスとO2ガスを用いてパターニングする。次
に、通常の薄膜トランジスタの作製工程と同様に、プラ
ズマCVD法によりTEOS(テトラエトキシシラン)
ガスとO3ガスを用いてSiO2からなるゲート絶縁膜2
5を形成する。その上にスパッタリング法によりWSi
2/多結晶Si膜を成膜してRIE法によりCF4ガスと
2ガスを用いてパターニングし、ゲート電極26を形
成する。次に、ソース・ドレイン領域にイオンドーピン
グ法によりPまたはBを注入し、プラズマCVD法によ
りTEOSガスとO3ガスを用いてSiO2からなる絶縁
膜27を形成する。その上にスパッタリング法によりA
l膜を成膜してRIE法によりBCl3ガスとCl2ガス
を用いてパターニングし、配線28を形成する。その
後、プラズマCVD法によりSiH4ガスとNH3ガスと
2ガスを用いてSiNからなる保護膜29を形成し、
最後に保護膜29の一部をRIE法によりCF4ガスと
CHF3ガスを用いてエッチングして、窓開けする。以
上により薄膜トランジスタや抵抗、キャパシター等の半
導体装置を作製した。
As shown in FIG. 9, the crystalline Si thin film 24 produced in any of the above embodiments is patterned by RIE using CF 4 gas and O 2 gas. Next, TEOS (tetraethoxysilane) is formed by a plasma CVD method in the same manner as in a normal thin film transistor manufacturing process.
Gate insulating film 2 made of SiO 2 using gas and O 3 gas
5 is formed. On top of that, WSi is formed by sputtering.
A 2 / polycrystalline Si film is formed and patterned by RIE using CF 4 gas and O 2 gas to form a gate electrode 26. Next, P or B is implanted into the source / drain regions by an ion doping method, and an insulating film 27 made of SiO 2 is formed by a plasma CVD method using a TEOS gas and an O 3 gas. On top of this, A
An l film is formed and patterned by RIE using BCl 3 gas and Cl 2 gas to form a wiring 28. Thereafter, a protective film 29 made of SiN is formed by plasma CVD using SiH 4 gas, NH 3 gas and N 2 gas,
Finally, a part of the protective film 29 is etched by RIE using CF 4 gas and CHF 3 gas to open a window. As described above, semiconductor devices such as a thin film transistor, a resistor, and a capacitor were manufactured.

【0074】このようにして得られた半導体装置は、ト
ランジスタのキャリア移動度が大きく、閾値電圧が小さ
く、さらに、これらのバラツキも小さくすることができ
た。
In the semiconductor device obtained in this way, the carrier mobility of the transistor was large, the threshold voltage was small, and the variation thereof could be reduced.

【0075】[0075]

【発明の効果】以上詳述したように、本発明による場合
には、非単結晶絶縁膜または非単結晶基板上に形成した
非晶質または多結晶等の非単結晶半導体膜に熱や光、荷
電粒子等のエネルギーを加えることにより結晶成長させ
るに際して、核形成部で不規則に発生した多数の結晶核
のうち、材料および構造に特有の結晶成長しやすい方位
を有する結晶をくびれ部で選択し、かつ、くびれ部の出
口側で不規則な結晶核が生じるのを出口側のエッジ形状
を滑らかにすることにより抑制することができる。よっ
て、結晶欠陥が少なく、大略結晶方位の揃った大きな結
晶粒または大略結晶方位が揃った大面積の結晶性半導体
膜を形成することができる。このように結晶性が改善さ
れた半導体膜を用いることにより、半導体装置の高性能
化を図ることができる。
As described above in detail, in the case of the present invention, heat or light is applied to a non-single-crystal semiconductor film such as an amorphous or polycrystalline film formed on a non-single-crystal insulating film or a non-single-crystal substrate. From the many crystal nuclei generated irregularly in the nucleation part during the crystal growth by applying the energy of charged particles, etc., select the crystal having the orientation easy to grow crystal peculiar to the material and structure in the constriction part In addition, generation of irregular crystal nuclei on the outlet side of the constricted portion can be suppressed by smoothing the edge shape on the outlet side. Accordingly, a large crystal grain having few crystal defects and substantially uniform crystal orientation or a large-area crystalline semiconductor film having substantially uniform crystal orientation can be formed. By using a semiconductor film with improved crystallinity, the performance of a semiconductor device can be improved.

【図面の簡単な説明】[Brief description of the drawings]

【図1】実施形態1の半導体膜の形成方法について説明
するための図であり、(a)〜(c)は斜視図、(d)
は上面図である。
FIGS. 1A to 1C are views for explaining a method of forming a semiconductor film according to a first embodiment, where FIGS. 1A to 1C are perspective views and FIG.
Is a top view.

【図2】実施形態2の半導体膜の形成方法について説明
するためのであり、(a)および(c)は斜視図、
(b)および(d)は上面図である。
FIGS. 2A and 2C are views for explaining a method of forming a semiconductor film of Embodiment 2, in which FIGS.
(B) and (d) are top views.

【図3】実施形態3の半導体膜の形成方法について説明
するための斜視図である。
FIG. 3 is a perspective view for describing a method for forming a semiconductor film according to a third embodiment.

【図4】実施形態4の半導体膜の形成方法について説明
するための図であり、(a)〜(c)は斜視図、(d)
は上面図である。
FIGS. 4A to 4C are views for explaining a method of forming a semiconductor film according to a fourth embodiment, in which FIGS.
Is a top view.

【図5】実施形態5の半導体膜の形成方法について説明
するための図であり、(a)および(c)は斜視図、
(b)および(d)は上面図である。
FIGS. 5A and 5C are views for explaining a method of forming a semiconductor film according to a fifth embodiment, in which FIGS.
(B) and (d) are top views.

【図6】実施形態6の半導体膜の形成方法について説明
するための斜視図である。
FIG. 6 is a perspective view illustrating a method of forming a semiconductor film according to a sixth embodiment.

【図7】本発明におけるくびれ部の幅(W)および長さ
(L)の定義を説明するための平面図である。
FIG. 7 is a plan view for explaining definitions of a width (W) and a length (L) of a constricted portion in the present invention.

【図8】(a)および(b)は本発明における半導体膜
の結晶化を容易にする物質を導入する領域の他の形状の
例を示す斜視図である。
FIGS. 8A and 8B are perspective views showing examples of other shapes of a region into which a substance for facilitating crystallization of a semiconductor film in the present invention is introduced.

【図9】実施形態7の半導体装置の製造方法について説
明するための断面図である。
FIG. 9 is a cross-sectional view for describing the method for manufacturing the semiconductor device of the seventh embodiment.

【図10】従来例1の半導体膜の形成方法について説明
するための平面図である。
FIG. 10 is a plan view for describing a method for forming a semiconductor film of Conventional Example 1.

【図11】従来例2の半導体膜の形成方法について説明
するための斜視図である。
FIG. 11 is a perspective view for explaining a method of forming a semiconductor film of Conventional Example 2.

【図12】従来例3の半導体膜の形成方法について説明
するための平面図である。
FIG. 12 is a plan view for describing a method of forming a semiconductor film of Conventional Example 3.

【図13】(a)および(b)は従来例4の半導体膜の
形成方法について説明するための断面図である。
FIGS. 13A and 13B are cross-sectional views illustrating a method for forming a semiconductor film of Conventional Example 4. FIGS.

【図14】比較例の半導体膜の形成方法について説明す
るための平面図である。
FIG. 14 is a plan view for describing a method of forming a semiconductor film of a comparative example.

【符号の説明】[Explanation of symbols]

1 ガラス基板 2、21 非晶質Si膜 3、14 くびれ部 4、20 SiO2膜 5 ライン状ヒーター 6 非晶質Si膜の露出部 7 均一加熱 8 絶縁性基板 9、23 Si膜 10 狭小領域 11 基板 12、15 多結晶Si膜 13 結晶方位のフィルター 16 多結晶Si膜の除去部 17 細い部分 18 結晶成長方向 19 基板 22 触媒材料からなる膜 24 結晶性Si薄膜 25 ゲート絶縁膜 26 ゲート電極 27 絶縁膜 28 配線 29 保護膜 V ライン状ヒーターの移動方向 W くびれ部の幅 L くびれ部の長さ1 glass substrate 2, 21 an amorphous Si film 3,14 constricted portion 4, 20 SiO 2 film 5 linear heater 6 amorphous Si film exposed portion 7 uniformly heated 8 insulating substrate 9 and 23 Si film 10 narrow region of DESCRIPTION OF SYMBOLS 11 Substrate 12, 15 Polycrystalline Si film 13 Filter of crystal orientation 16 Removal part of polycrystalline Si film 17 Thin part 18 Crystal growth direction 19 Substrate 22 Film made of catalytic material 24 Crystalline Si thin film 25 Gate insulating film 26 Gate electrode 27 Insulating film 28 Wiring 29 Protective film V Moving direction of linear heater W Width of constricted part L Length of constricted part

───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5F052 AA14 AA17 CA04 DA01 DA04 DA05 DB02 EA02 EA11 FA03 FA06 FA24 JA01 5F110 BB03 BB05 CC02 DD02 EE05 EE09 EE14 EE44 FF02 FF30 GG01 GG02 GG04 GG13 GG17 GG23 GG25 GG47 HJ01 HJ12 HJ18 HL03 HL23 NN03 NN23 NN24 PP01 PP02 PP05 PP06 PP08 PP23 PP34 PP40 QQ11 ──────────────────────────────────────────────────続 き Continued on the front page F-term (reference) NN03 NN23 NN24 PP01 PP02 PP05 PP06 PP08 PP23 PP34 PP40 QQ11

Claims (9)

【特許請求の範囲】[Claims] 【請求項1】 基板上に形成した非単結晶絶縁膜上、ま
たは非単結晶絶縁基板上に半導体膜を形成する方法であ
って、 該非単結晶絶縁膜上または該非単結晶絶縁基板上に非単
結晶半導体膜を形成してその一部を除去することによ
り、少なくとも一方側に滑らかなエッジ形状を有するく
びれ部を形成する工程と、 該非単結晶半導体膜にエネルギーを加えることにより、
該くびれ部の一方側とは反対側から、該くびれ部および
滑らかなエッジ形状部分を通過して結晶成長を進ませる
工程とを含む半導体膜の形成方法。
1. A method for forming a semiconductor film on a non-single-crystal insulating film formed on a substrate or on a non-single-crystal insulating substrate, the method comprising forming a non-single-crystal insulating film or a non-single-crystal insulating substrate on the non-single-crystal insulating substrate. Forming a single-crystal semiconductor film and removing a part thereof to form a constricted portion having a smooth edge shape on at least one side; and applying energy to the non-single-crystal semiconductor film,
Allowing the crystal growth to proceed from the side opposite to the one side of the constricted portion through the constricted portion and the smooth edge-shaped portion.
【請求項2】 前記くびれ部の滑らかなエッジ形状を有
する一方側とは反対側を、該くびれ部に向かって徐々に
半導体膜の幅が狭くなる形状に形成する請求項1に記載
の半導体膜の形成方法。
2. The semiconductor film according to claim 1, wherein a side opposite to the one side having the smooth edge shape of the constricted portion is formed in a shape in which the width of the semiconductor film gradually decreases toward the constricted portion. Formation method.
【請求項3】 前記非単結晶半導体膜をシリコン材料を
用いて形成する請求項1または請求項2に記載の半導体
膜の形成方法。
3. The method for forming a semiconductor film according to claim 1, wherein the non-single-crystal semiconductor film is formed using a silicon material.
【請求項4】 前記くびれ部の滑らかなエッジ形状を有
する一方側とは反対側の非単結晶半導体膜部分に、F
e、Co、Ni、Cu、Ge、Pd、Auおよびこれら
の金属を含む化合物のうちの少なくとも一種類を導入す
る請求項1乃至請求項3のいずれかに記載の半導体膜の
形成方法。
4. A non-single-crystal semiconductor film portion on the opposite side to the one side having a smooth edge shape of the constricted portion,
4. The method for forming a semiconductor film according to claim 1, wherein at least one of e, Co, Ni, Cu, Ge, Pd, Au and a compound containing these metals is introduced.
【請求項5】 前記くびれ部の最も狭い部分の幅を0.
1μm以上10μm以下に形成する請求項1乃至請求項
4のいずれかに記載の半導体膜の形成方法。
5. The width of the narrowest part of the constricted part is set to 0.
The method for forming a semiconductor film according to claim 1, wherein the semiconductor film is formed to have a thickness of 1 μm or more and 10 μm or less.
【請求項6】 前記くびれ部の最も狭い部分の長さを
0.5μm以上100μm以下に形成する請求項1乃至
請求項5のいずれかに記載の半導体膜の形成方法。
6. The method for forming a semiconductor film according to claim 1, wherein a length of the narrowest portion of the constricted portion is formed to be 0.5 μm or more and 100 μm or less.
【請求項7】 前記非単結晶半導体膜に対して部分的に
エネルギーを加え、そのエネルギーを加える部分を前記
くびれ部の滑らかなエッジ形状を有する一方側とは反対
側から、該滑らかなエッジ形状を有する一方側に移動さ
せる請求項1乃至請求項6のいずれかに記載の半導体膜
の形成方法。
7. A method for applying energy to the non-single-crystal semiconductor film partially, and applying a portion of the energy to the smooth edge shape from a side opposite to one side having a smooth edge shape of the constricted portion. The method for forming a semiconductor film according to claim 1, wherein the semiconductor film is moved to one side.
【請求項8】 前記非単結晶半導体膜に対してエネルギ
ーを略均一に加える請求項4乃至請求項6のいずれかに
記載の半導体膜の形成方法。
8. The method according to claim 4, wherein energy is applied substantially uniformly to the non-single-crystal semiconductor film.
【請求項9】 請求項1乃至請求項8のいずれかに記載
の半導体膜の形成方法により得られる半導体膜を用いた
半導体装置。
9. A semiconductor device using a semiconductor film obtained by the method for forming a semiconductor film according to claim 1.
JP30318099A 1999-10-25 1999-10-25 Semiconductor film-forming method and semiconductor device Withdrawn JP2001126986A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30318099A JP2001126986A (en) 1999-10-25 1999-10-25 Semiconductor film-forming method and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30318099A JP2001126986A (en) 1999-10-25 1999-10-25 Semiconductor film-forming method and semiconductor device

Publications (1)

Publication Number Publication Date
JP2001126986A true JP2001126986A (en) 2001-05-11

Family

ID=17917855

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30318099A Withdrawn JP2001126986A (en) 1999-10-25 1999-10-25 Semiconductor film-forming method and semiconductor device

Country Status (1)

Country Link
JP (1) JP2001126986A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003086507A (en) * 2001-09-10 2003-03-20 Semiconductor Energy Lab Co Ltd Method of manufacturing semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003086507A (en) * 2001-09-10 2003-03-20 Semiconductor Energy Lab Co Ltd Method of manufacturing semiconductor device

Similar Documents

Publication Publication Date Title
JP3558200B2 (en) Method for forming polycrystalline film by crystallization of microcrystalline film, method for forming thin film transistor, thin film transistor, and liquid crystal display
JPH02140915A (en) Manufacture of semiconductor device
JPH11354449A (en) Metal induction type continuous crystallized film of selective site, and its crystallization method
JPS61289618A (en) Semiconductor device and manufacture thereof
KR100422333B1 (en) Method for manufacturing a metal film having giant single crystals and the metal film
JP3281431B2 (en) Thin film transistor
JP2001126986A (en) Semiconductor film-forming method and semiconductor device
JP3345363B2 (en) Method for forming polycrystalline silicon thin film and method for manufacturing thin film transistor
US20090246460A1 (en) Structure And Method For Forming Crystalline Material On An Amorphous Structure
JP3190512B2 (en) Semiconductor fabrication method
JP2708559B2 (en) Method for forming crystalline semiconductor film
JP2001176796A (en) Forming method of semiconductor film, and semiconductor device
JP3941316B2 (en) Semiconductor device manufacturing method, electronic device manufacturing method, semiconductor device, and electronic device
JP3102772B2 (en) Method for producing silicon-based semiconductor thin film
JP2642587B2 (en) Method of forming polycrystalline thin film
JPH0329316A (en) Formation of semiconductor thin film
JPH0786601A (en) Polycrystalline silicon mos transistor and manufacture thereof
JP2687393B2 (en) Method for manufacturing semiconductor device
JP2001102302A (en) Method for forming semiconductor film and semiconductor device
JPH06140327A (en) Polycrystalline silicon film and formation method thereof
JP4281753B2 (en) Method for manufacturing thin film semiconductor device
JP2001176798A (en) Forming method of semiconductor film, and semiconductor device
JP2000349024A (en) Manufacture of semiconductor device
JPH0284772A (en) Manufacture of semiconductor device
JP2002075862A (en) Method for forming crystalline semiconductor film, semiconductor device and display device

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20070109