JP2002075862A - Method for forming crystalline semiconductor film, semiconductor device and display device - Google Patents

Method for forming crystalline semiconductor film, semiconductor device and display device

Info

Publication number
JP2002075862A
JP2002075862A JP2000263951A JP2000263951A JP2002075862A JP 2002075862 A JP2002075862 A JP 2002075862A JP 2000263951 A JP2000263951 A JP 2000263951A JP 2000263951 A JP2000263951 A JP 2000263951A JP 2002075862 A JP2002075862 A JP 2002075862A
Authority
JP
Japan
Prior art keywords
semiconductor film
film
crystal
forming
constricted portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2000263951A
Other languages
Japanese (ja)
Inventor
Toshiaki Miyajima
利明 宮嶋
Jiyunkou Takagi
悛公 高木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2000263951A priority Critical patent/JP2002075862A/en
Publication of JP2002075862A publication Critical patent/JP2002075862A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

PROBLEM TO BE SOLVED: To form a large crystal grain or a crystalline semiconductor film of large area with a single crystal grain as a seed at a temperature of fusion of the semiconductor film or lower. SOLUTION: The method for crystallizing a semiconductor film formed on a substrate 1 by applying energy to it includes a step of introducing a material which facilitates the crystallization to a part of the semiconductor film 3, a step of removing a part of the semiconductor film 3 in a position distant from the introduction area (an exposed part 6 of the semiconductor film) and forming a constricted part 4 and an island of semiconductor film which leads to the constricted part 4 on the side other than the introduction area of the constricted part 4 and is larger than the constricted part 4 and a step of selecting at the constricted part 4 one of the plurality of crystal grains which are grown from crystal cores generated in the introduction area by applying energy to the semiconductor film 3 and growing crystals by using a crystal grains passing through the constricted part 4 as seeds up to the island area of semiconductor film.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、結晶性半導体膜の
形成方法およびそれを用いた半導体装置並びにその半導
体装置を備えたディスプレイ装置に関し、特に、非単結
晶絶縁膜上または非単結晶絶縁基板上に形成された非晶
質または多結晶等の非単結晶半導体膜にエネルギーを加
えて、単一の結晶核を種とする大きな結晶粒或いは大面
積の結晶性半導体膜を半導体膜の熔融温度以下で得るこ
とができる結晶性半導体膜の形成方法、およびその半導
体膜を用いて優れた性能を発揮することができる液晶ド
ライバーや半導体メモリー、半導体論理回路等の半導体
装置、並びにそれら半導体装置を用いたディスプレイ装
置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for forming a crystalline semiconductor film, a semiconductor device using the same, and a display device provided with the semiconductor device, and more particularly to a non-single-crystal insulating film or a non-single-crystal insulating substrate. The energy is applied to the amorphous or polycrystalline non-single-crystal semiconductor film formed thereon to form a large crystal grain or large-area crystalline semiconductor film having a single crystal nucleus as a seed. A method for forming a crystalline semiconductor film, which can be obtained below, and a semiconductor device such as a liquid crystal driver, a semiconductor memory, or a semiconductor logic circuit, which can exhibit excellent performance using the semiconductor film, and a method for using the semiconductor device. Display device.

【0002】[0002]

【従来の技術】従来から、基板上に形成した非単結晶絶
縁膜上、または非単結晶絶縁基板上に非晶質または多結
晶等の半導体膜を形成し、これにエネルギーを加えて半
導体膜を結晶化する方法が知られている。この方法にお
いて、結晶方位の揃った大きな結晶粒や、結晶方位の揃
った大面積の結晶性半導体膜を得るためには、不規則な
核発生を抑制して制御された結晶核を種結晶として結晶
成長させることが重要である。
2. Description of the Related Art Conventionally, an amorphous or polycrystalline semiconductor film is formed on a non-single-crystal insulating film formed on a substrate or on a non-single-crystal insulating substrate, and energy is applied to the semiconductor film to form a semiconductor film. A method for crystallizing is known. In this method, in order to obtain a large crystal grain having a uniform crystal orientation or a large-area crystalline semiconductor film having a uniform crystal orientation, a crystal nucleus controlled by suppressing irregular nucleation is used as a seed crystal. It is important to grow crystals.

【0003】例えば、特開昭58−85519号公報に
は、図10に示すように、絶縁性基板24上にSi膜2
5を形成し、このSi膜25に幅が狭小な狭小領域26
と、それに続く縁部がある角度をもって拡大する形状を
なす領域とをパターン加工し、それに熱エネルギーを照
射する方法が提案されている。これにより、その狭小領
域26に種結晶機能を付与してSi膜25を単結晶化す
ることができるとされている。この狭小領域26の種結
晶としては、狭小領域26に自然発生した結晶核を用い
る方法と、単結晶片を狭小領域26上に載置する方法が
開示されている(従来例1)。
For example, Japanese Patent Application Laid-Open No. 58-85519 discloses that an Si film 2 is formed on an insulating substrate 24 as shown in FIG.
5 is formed, and a narrow region 26 having a narrow width is formed on the Si film 25.
A method has been proposed in which a pattern processing is performed on a region having a shape that expands at a certain angle with a subsequent edge portion, and thermal energy is applied to the region. Thereby, the seed film function is given to the narrow region 26, and the Si film 25 can be monocrystallized. As a seed crystal of the narrow region 26, there are disclosed a method using a crystal nucleus naturally generated in the narrow region 26 and a method of placing a single crystal piece on the narrow region 26 (conventional example 1).

【0004】また、USP4576676には、図11
に示すように、基板27上の多結晶Si膜28にくびれ
部30を形成し、このくびれ部30によって一つの結晶
方位を有する結晶粒のみを選択しようとする方法が開示
されている(従来例2)。なお、図11において、29
は結晶方位のフィルター部を示す。
Further, US Pat. No. 4,576,676 discloses FIG.
As shown in FIG. 1, there is disclosed a method in which a constricted portion 30 is formed in a polycrystalline Si film 28 on a substrate 27, and only a crystal grain having one crystal orientation is selected by the constricted portion 30. 2). In FIG. 11, 29
Indicates a crystal orientation filter part.

【0005】また、Appl.Phys.Lett.V
ol.41 No.8 p.747〜p.749では、
図12に示すように、多結晶Si膜31の一部をエッチ
ング除去して砂時計のような細い部分33を形成し、多
結晶Si膜31の熔融部がこの細い部分33を通過する
ようにして、結晶方位の選択を行っている(従来例
3)。なお、図12において、32は多結晶Si膜31
の除去部を示し、34は結晶成長方向を示す。
Further, Appl. Phys. Lett. V
ol. 41 No. 8 p. 747-p. At 749,
As shown in FIG. 12, a part of the polycrystalline Si film 31 is removed by etching to form a thin portion 33 like an hourglass, and the melted portion of the polycrystalline Si film 31 passes through the thin portion 33. The crystal orientation is selected (conventional example 3). In FIG. 12, reference numeral 32 denotes a polycrystalline Si film 31.
Indicates a crystal growth direction.

【0006】さらに、特開平6−244103号公報に
は、図13(a)および図13(b)に示すように、基
板35上にSiO2膜36を介して非晶質Si膜37を
形成し、その上に結晶化をする助長する元素であるF
e、Co、Ni、Ptのうちの少なくとも一種類を含有
する触媒材料の膜38を全面的(図13(a)の場合)
に、または部分的(図13(b)の場合)に形成した
後、アニールすることにより、非晶質Si膜37を結晶
化させて結晶性Si膜を得る方法が開示されている(従
来例4)。
Further, in Japanese Patent Application Laid-Open No. Hei 6-244103, as shown in FIGS. 13A and 13B, an amorphous Si film 37 is formed on a substrate 35 with an SiO 2 film 36 interposed therebetween. And a crystallization-promoting element, F,
e, a film 38 of a catalyst material containing at least one of Co, Ni, and Pt is entirely formed (in the case of FIG. 13A).
A method of obtaining a crystalline Si film by crystallizing the amorphous Si film 37 by forming the film or partially (in the case of FIG. 13B) and then annealing it is disclosed (prior art example). 4).

【0007】[0007]

【発明が解決しようとする課題】しかしながら、上述し
た従来例1の図10に示す狭小領域26で発生した結晶
核を種結晶として結晶成長させる方法において、単結晶
片を載置せずに自然発生した結晶核を種結晶として用い
る場合には、一つの狭小領域26で発生する結晶核は必
ず一つとは限らない。このため、狭小領域26に続く縁
部がある角度をもって拡大する形状をなす領域全体が常
に単一の結晶粒になるわけではない。
However, in the method of growing a crystal nucleus generated in the narrow region 26 shown in FIG. When the obtained crystal nucleus is used as a seed crystal, the number of crystal nuclei generated in one narrow region 26 is not always one. For this reason, the entire region that forms a shape that expands at an angle following the narrow portion 26 at an angle is not always a single crystal grain.

【0008】一方、従来例1の方法のうち、狭小領域2
6に載置した単結晶片を種結晶として用いる方法では、
狭小領域26に続く縁部がある角度をもって拡大する形
状をなす領域全体を単結晶にすることができる。しか
し、この方法では、狭小領域26に種結晶とする結晶片
を貼り付けるため、固相成長の場合には結晶片と結晶化
させたいSi膜25の狭小領域26との貼り付け界面が
原子レベルで清浄であることが必要であり、このような
清浄界面を形成し、かつ、保持しておくことは非常に困
難である。
On the other hand, in the method of the conventional example 1, the narrow area 2
In the method using the single crystal piece placed on 6 as a seed crystal,
The entire region in which the edge portion following the narrow region 26 forms a shape that expands at an angle can be made a single crystal. However, in this method, since a crystal piece as a seed crystal is bonded to the narrow region 26, in the case of solid-phase growth, the bonding interface between the crystal fragment and the narrow region 26 of the Si film 25 to be crystallized is at an atomic level. And it is very difficult to form and maintain such a clean interface.

【0009】上述した従来例2および従来例3の方法で
は、多結晶Siの熔融部がエッチングで形成した細い部
分を通過する必要があるため、基板温度が上昇し、ガラ
ス等の安価な基板を用いることができない。
In the above-described methods of Conventional Example 2 and Conventional Example 3, since the melted portion of polycrystalline Si needs to pass through a thin portion formed by etching, the substrate temperature rises and an inexpensive substrate such as glass can be used. Can not be used.

【0010】上述した従来例4の図13(a)に示す触
媒材料の膜38を全面に形成する方法では、結晶成長の
核が非晶質Si膜37の全面にわたって不規則に発生す
るため、μmオーダーの結晶粒が得られるに過ぎず、結
晶方位の揃った大きな結晶粒や単結晶領域を得ることは
困難である。
In the method of forming the film 38 of the catalyst material over the entire surface of the conventional example 4 shown in FIG. 13A, crystal growth nuclei are generated irregularly over the entire surface of the amorphous Si film 37. It is only possible to obtain crystal grains on the order of μm, and it is difficult to obtain large crystal grains or single crystal regions with uniform crystal orientation.

【0011】一方、従来例4の図13(b)に示す触媒
材料の膜38を部分的に形成する方法では、触媒材料の
膜38を形成した領域から形成していない領域に向かっ
て結晶成長が進むが、触媒材料の膜38を形成した領域
内では不規則に核発生が起こる。よって、図13(a)
に示す方法に比べるとより長い結晶粒や単結晶領域が得
られるが、結晶粒の幅はμmオーダーのものが得られる
に過ぎず、さらに大きな結晶粒や単結晶領域を得ること
は困難である。
On the other hand, in the method of partially forming the catalyst material film 38 shown in FIG. 13B of the conventional example 4, the crystal grows from the region where the catalyst material film 38 is formed to the region where the film 38 is not formed. However, nucleation occurs irregularly in the region where the catalyst material film 38 is formed. Therefore, FIG.
Although a longer crystal grain or single crystal region can be obtained as compared with the method shown in (1), the width of the crystal grain can only be obtained on the order of μm, and it is difficult to obtain a larger crystal grain or single crystal region. .

【0012】このような結晶方位が揃っていない半導体
膜や結晶欠陥を有する半導体膜を用いて液晶ドライバー
や半導体メモリー、半導体論理回路等の半導体装置を作
製した場合には、トランジスタのキャリア移動度が小さ
くなったり、閾値電圧が大きくなり、また、これらのバ
ラツキも大きくなってしまうという問題がある。
When a semiconductor device such as a liquid crystal driver, a semiconductor memory, or a semiconductor logic circuit is manufactured using a semiconductor film having a non-uniform crystal orientation or a semiconductor film having a crystal defect, the carrier mobility of the transistor is reduced. There is a problem that the threshold voltage decreases and the variation increases.

【0013】本発明はこのような従来技術の課題を解決
すべくなされたものであり、単一の結晶粒を種とする大
きな結晶粒または大面積の結晶性半導体膜を半導体膜の
熔融温度以下で形成することができる結晶性半導体膜の
形成方法およびそれを用いた高性能な半導体装置並びに
ディスプレイ装置を提供することを目的とする。
SUMMARY OF THE INVENTION The present invention has been made to solve such problems of the prior art, and is intended to reduce a large crystal grain or a large-area crystalline semiconductor film having a single crystal grain as a seed below the melting temperature of the semiconductor film. It is an object of the present invention to provide a method for forming a crystalline semiconductor film that can be formed by a method, and a high-performance semiconductor device and a display device using the same.

【0014】[0014]

【課題を解決するための手段】本発明の結晶性半導体膜
の形成方法は、基板上に形成した非単結晶絶縁膜上また
は非単結晶絶縁基板上に半導体膜を形成し、該半導体膜
にエネルギーを加えることにより結晶化させる方法にお
いて、該半導体膜の一部に結晶化を容易にする物質を導
入する工程と、導入領域から離れた位置で該半導体膜の
一部を除去して、くびれ部と、該くびれ部の該導入領域
とは反対側につながっており、かつ、該くびれ部よりも
幅が広い半導体膜の島とを形成する工程と、該半導体膜
にエネルギーを加えて、該導入領域で発生した結晶核か
ら成長した結晶のうち、該くびれ部を通過した結晶粒を
種として、半導体膜の島領域まで結晶成長させる工程と
を含み、そのことにより上記目的が達成される。
According to the method of forming a crystalline semiconductor film of the present invention, a semiconductor film is formed on a non-single-crystal insulating film formed on a substrate or on a non-single-crystal insulating substrate, and In a method of crystallizing by applying energy, a step of introducing a substance that facilitates crystallization into a part of the semiconductor film, and removing a part of the semiconductor film at a position away from the introduction region to form a neck Forming a portion of the semiconductor film connected to the opposite side of the constricted portion from the introduction region, and having a wider width than the constricted portion; and applying energy to the semiconductor film, Of the crystal grown from the crystal nuclei generated in the introduction region, using the crystal grains that have passed through the constricted portion as seeds to grow the crystal to the island region of the semiconductor film, thereby achieving the above object.

【0015】本発明の結晶性半導体膜の形成方法は、基
板上に形成した非単結晶絶縁膜上または非単結晶絶縁基
板上に半導体膜を形成し、該半導体膜にエネルギーを加
えることにより結晶化させる方法において、該半導体膜
の一部に結晶化を容易にする物質を導入する工程と、導
入領域から離れた位置で該半導体膜の一部を除去して、
複数のくびれ部と、各くびれ部の該導入領域とは反対側
につながっており、かつ、該くびれ部よりも幅が広い半
導体膜の島とを形成する工程と、該半導体膜にエネルギ
ーを加えて、該導入領域で発生した結晶核から成長した
結晶のうち、各くびれ部を通過した結晶粒を種として、
半導体膜の島領域まで結晶成長させる工程とを含み、そ
のことにより上記目的が達成される。
According to the method of forming a crystalline semiconductor film of the present invention, a semiconductor film is formed on a non-single-crystal insulating film formed on a substrate or on a non-single-crystal insulating substrate, and the crystal is formed by applying energy to the semiconductor film. A method of introducing a substance that facilitates crystallization into a part of the semiconductor film, and removing a part of the semiconductor film at a position away from the introduction region,
Forming a plurality of constrictions and an island of the semiconductor film that is connected to the opposite side of each constriction from the introduction region and is wider than the constriction; and applying energy to the semiconductor film. Thus, among the crystals grown from the crystal nuclei generated in the introduction region, the crystal grains passing through each constricted portion are used as seeds,
And a step of growing crystals up to the island region of the semiconductor film, whereby the object is achieved.

【0016】前記半導体膜をシリコン材料を用いて形成
してもよい。
The semiconductor film may be formed using a silicon material.

【0017】前記半導体膜の結晶化を容易にする物質と
して、Fe、Co、Ni、Cu、Ge、Pd、Auおよ
びこれらの金属を含む化合物のうちの少なくとも一種類
を導入するのが好ましい。
It is preferable to introduce at least one of Fe, Co, Ni, Cu, Ge, Pd, Au and a compound containing these metals as a substance that facilitates crystallization of the semiconductor film.

【0018】前記半導体膜の結晶化を容易にする物質を
導入する領域と、前記くびれ部との距離を5μm以上に
形成するのが好ましい。
It is preferable that the distance between the region into which the substance for facilitating crystallization of the semiconductor film is introduced and the constricted portion is formed to be 5 μm or more.

【0019】前記くびれ部の幅を0.1μm以上10μ
m以下に形成するのが好ましい。
The width of the constricted portion is 0.1 μm or more and 10 μm or more.
m or less.

【0020】前記くびれ部の長さを0.5μm以上10
0μm以下に形成するのが好ましい。
The length of the constricted portion is 0.5 μm or more and 10 μm or more.
It is preferable that the thickness be 0 μm or less.

【0021】前記結晶成長を固相成長により行うのが好
ましい。
Preferably, the crystal growth is performed by solid phase growth.

【0022】前記半導体膜に対してエネルギーを部分的
に加え、該エネルギーを加える部分を、前記くびれ部に
対して結晶化を容易にする物質を導入した側から反対側
に移動させてもよく、前記半導体膜に対してエネルギー
を略均一に加えてもよい。
[0022] Energy may be partially applied to the semiconductor film, and the portion to which the energy is applied may be moved from the side where the substance that facilitates crystallization is introduced to the constricted portion to the opposite side, Energy may be substantially uniformly applied to the semiconductor film.

【0023】本発明の半導体装置は、結晶性半導体膜の
形成方法により得られる半導体膜を用いており、そのこ
とにより上記目的が達成される。
The semiconductor device of the present invention uses a semiconductor film obtained by a method for forming a crystalline semiconductor film, thereby achieving the above object.

【0024】本発明のディスプレイ装置は、本発明の半
導体装置を備えており、そのことにより上記目的が達成
される。
The display device of the present invention includes the semiconductor device of the present invention, thereby achieving the above object.

【0025】なお、本発明において、くびれ部の幅とは
図9に示すWの寸法を指し、くびれ部の長さとは図9に
示すLの寸法を指すものとする。
In the present invention, the width of the constricted portion indicates the dimension of W shown in FIG. 9, and the length of the constricted portion indicates the dimension of L shown in FIG.

【0026】以下、本発明の作用について説明する。Hereinafter, the operation of the present invention will be described.

【0027】本発明にあっては、触媒物質(半導体膜の
結晶性を助長する物質)導入領域で発生した結晶核をく
びれ部を通ってくびれ部の反対側の島まで結晶成長させ
ることにより、触媒物質導入領域で発生した結晶核から
成長した多数の結晶粒の中の一つをくびれ部で選択し、
くびれ部を通過した単一の結晶粒を種とする種とする大
きな結晶粒または大面積の結晶性半導体膜を半導体膜の
熔融温度以下で得ることが可能となる。
In the present invention, the crystal nuclei generated in the catalyst substance (substance promoting the crystallinity of the semiconductor film) introduction region are grown through the constricted portion to the island on the opposite side of the constricted portion. Select one of the many crystal grains grown from the crystal nuclei generated in the catalyst substance introduction region at the constriction,
It is possible to obtain a large crystal grain or a large-area crystalline semiconductor film whose seed is a single crystal grain that has passed through the constricted portion at a melting temperature of the semiconductor film or lower.

【0028】または、触媒物質導入領域で発生した結晶
核を複数のくびれ部の各々を通って各くびれ部の反対側
の島まで結晶成長させることにより、触媒物質導入領域
で発生した結晶核から成長した多数の結晶粒の中の一つ
を各くびれ部で選択し、各くびれ部を通過した単一の結
晶粒を種とする種とする大きな結晶粒または大面積の結
晶性半導体膜からなる島を半導体膜の熔融温度以下で得
ることが可能となる。
Alternatively, the crystal nuclei generated in the catalyst substance introduction region are grown from the crystal nuclei generated in the catalyst substance introduction region by growing the crystal nuclei through each of the plurality of constrictions to the island on the opposite side of each constriction. One of a large number of crystal grains is selected at each constriction, and an island composed of a large crystal grain or a large-area crystalline semiconductor film is used as a seed with a single crystal grain passing through each constriction. Can be obtained below the melting temperature of the semiconductor film.

【0029】半導体膜としてシリコン材料を用いた場合
には、単一元素からなる半導体膜なので、化合物半導体
のような組成ずれが起こらず、安定した結晶化が可能で
ある。また、シリコンは通常のLSIに広く用いられて
いる材料であり、本発明を用いて形成した半導体膜はこ
れらに広く利用可能である。
When a silicon material is used as the semiconductor film, since it is a semiconductor film composed of a single element, the composition does not shift as in a compound semiconductor, and stable crystallization can be performed. Silicon is a material widely used for ordinary LSIs, and a semiconductor film formed by using the present invention can be widely used for these.

【0030】くびれ部の一方側にFe、Co、Ni、C
u、Ge、Pd、Auおよびこれらの金属を含む化合物
のうちの少なくとも一種類を導入することにより、その
導入部で結晶核を発生させることができ、かつ、この結
晶核を種に結晶成長を続けさせることができるので、半
導体膜に対してエネルギーを略均一に加えても、結晶成
長をくびれ部を通過して進ませることができる。また
は、半導体膜に対してエネルギーを部分的に加え、か
つ、エネルギーを加える部分を結晶化を容易にする物質
を導入した側から反対側に移動させても、結晶成長をく
びれ部を通過して進ませることができる。なお、エネル
ギーを部分的に加えた場合には、エネルギーを加えた領
域以外をより低温に保持することができるため、ランダ
ムな自然核発生をより長時間抑制することができ、横方
向成長の距離を均一加熱の場合よりも長くすることがで
きる。
Fe, Co, Ni, and C are provided on one side of the constricted portion.
By introducing at least one of u, Ge, Pd, Au and a compound containing these metals, a crystal nucleus can be generated at the introduced portion, and crystal growth can be performed using the crystal nucleus as a seed. Since the energy can be continued, even if energy is applied to the semiconductor film substantially uniformly, crystal growth can be advanced through the constricted portion. Alternatively, even if the energy is partially applied to the semiconductor film, and the portion to which the energy is applied is moved from the side where the substance that facilitates crystallization is introduced to the opposite side, the crystal growth passes through the constricted portion. You can proceed. Note that when energy is partially applied, the region other than the region to which energy is applied can be kept at a lower temperature, so that random natural nucleation can be suppressed for a longer time, and the lateral growth distance can be reduced. Can be made longer than in the case of uniform heating.

【0031】半導体膜の結晶化を容易にする物質を導入
する領域とくびれ部との距離は、5μm以上に形成する
ことにより、結晶核から発生した結晶粒がくびれ部に達
するまでに大きくなり、一つの結晶粒をくびれ部で選択
することが可能となる。
By forming the distance between the region into which the substance for facilitating the crystallization of the semiconductor film is introduced and the constricted portion to be at least 5 μm, the crystal grains generated from the crystal nuclei become large before reaching the constricted portion. One crystal grain can be selected at the constricted portion.

【0032】上記くびれ部を形成する工程において、く
びれ部の幅を0.1μm以上10μm以下に形成し、く
びれ部の長さを0.5μm以上100μm以下に形成す
ることにより、結晶粒の選択効果がより確実になる。く
びれ部の幅を0.1μmより狭くしたり、くびれ部の長
さを100μmより長くすると、くびれ部の触媒物質導
入側で発生した結晶核がくびれ部を通過して反対側まで
結晶方位を引き継いで成長しなくなる。また、くびれ部
の幅を10μmより広くしたり、くびれ部の長さを0.
5μmより短くすると、くびれ部での結晶方位選択効果
が低下して、くびれ部の触媒物質導入側で発生した複数
の結晶方位を有する結晶粒がくびれ部を通過して反対側
まで成長してしまい、結晶方位の揃った大きな結晶粒ま
たは結晶方位の揃った大面積の結晶性半導体膜を形成す
ることができなくなる。
In the step of forming the constricted portion, the width of the constricted portion is formed to be 0.1 μm or more and 10 μm or less, and the length of the constricted portion is formed to be 0.5 μm or more and 100 μm or less. Becomes more certain. If the width of the constricted portion is made smaller than 0.1 μm or the length of the constricted portion is made longer than 100 μm, crystal nuclei generated on the catalyst material introduction side of the constricted portion pass through the constricted portion and take over the crystal orientation to the opposite side. Stops growing. Further, the width of the constricted portion is set to be wider than 10 μm, or the length of the constricted portion is set to 0.1 μm.
If it is shorter than 5 μm, the effect of selecting a crystal orientation at the constricted portion is reduced, and crystal grains having a plurality of crystal orientations generated on the catalyst material introduction side of the constricted portion pass through the constricted portion and grow to the opposite side. In addition, it becomes impossible to form a large crystal grain having a uniform crystal orientation or a large-area crystalline semiconductor film having a uniform crystal orientation.

【0033】本発明にあっては、非単結晶半導体膜が熔
融するまで温度を上げずに固相成長で結晶成長させるこ
とにより、基板として安価なガラス等を使用することが
可能である。
In the present invention, inexpensive glass or the like can be used as a substrate by growing crystals by solid phase growth without raising the temperature until the non-single-crystal semiconductor film is melted.

【0034】このようにして得られる単一の結晶粒を種
とする大きな結晶粒または結晶方位の揃った大面積の結
晶性半導体膜を用いれば、トランジスタのキャリア移動
度を大きく、閾値電圧を小さくすることが可能であり、
またこれらのバラツキも小さくできるので、特性の向上
を図ることが可能である。
When a large crystal grain seeded with a single crystal grain or a large-area crystalline semiconductor film having a uniform crystal orientation is used, the carrier mobility of the transistor is increased and the threshold voltage is decreased. It is possible to
In addition, since these variations can be reduced, it is possible to improve the characteristics.

【0035】さらに、このように特性が向上された半導
体装置を備えることにより、高精細、高開口率のディス
プレイ装置を実現することが可能となる。
Further, by providing the semiconductor device having the improved characteristics as described above, it is possible to realize a display device with high definition and high aperture ratio.

【0036】[0036]

【発明の実施の形態】以下に、本発明の実施の形態につ
いて、図面を参照しながら具体的に説明する。
Embodiments of the present invention will be specifically described below with reference to the drawings.

【0037】(実施形態1)本実施形態1は、非単結晶
絶縁膜上または非単結晶絶縁基板上に形成した非晶質ま
たは多結晶等の半導体膜の一部に触媒物質を導入し、そ
の触媒物質導入領域から離れた位置で半導体膜の一部を
除去してくびれ部を形成すると共に、くびれ部の触媒物
質導入領域とは反対側につながっており、かつ、くびれ
部よりも幅が広い半導体膜の島とを形成して、触媒物質
導入領域で発生した結晶核から成長した多数の結晶粒の
一つをくびれ部で選択し、くびれ部を通過した結晶粒を
種として半導体膜の島領域まで結晶成長させることによ
り、単一の結晶粒を種とする大きな結晶粒または大面積
の結晶性半導体膜を半導体膜の熔融温度以下で得ようと
するものである。
(Embodiment 1) In Embodiment 1, a catalytic substance is introduced into a part of an amorphous or polycrystalline semiconductor film formed on a non-single-crystal insulating film or a non-single-crystal insulating substrate, A part of the semiconductor film is removed at a position away from the catalyst material introduction region to form a constricted portion, and the constricted portion is connected to a side opposite to the catalyst material introduction region, and has a width larger than that of the constricted portion. A wide semiconductor film island is formed, and one of a number of crystal grains grown from crystal nuclei generated in the catalyst substance introduction region is selected at the constricted portion, and the crystal grain passing through the constricted portion is used as a seed to form the semiconductor film. By growing the crystal to the island region, a large crystal grain using a single crystal grain as a seed or a large-area crystalline semiconductor film is obtained at a melting temperature of the semiconductor film or lower.

【0038】図1は実施形態1の結晶性半導体膜の形成
方法について説明するための斜視図である。
FIG. 1 is a perspective view for explaining a method for forming a crystalline semiconductor film according to the first embodiment.

【0039】まず、図1(a)に示すように、SiO2
膜2を200nmの厚みに形成したガラス基板1上に、
減圧CVD(化学気相成長)法によりSi26ガスを用
いて非晶質Si膜3を100nmの厚みに形成し、その
一部をRIE(反応性イオンエッチング)法によりCF
4ガスとO2ガスを用いてエッチングして、幅が1μmで
長さが5μmのくびれ部4を形成する。
[0039] First, as shown in FIG. 1 (a), SiO 2
On a glass substrate 1 on which a film 2 is formed to a thickness of 200 nm,
An amorphous Si film 3 is formed to a thickness of 100 nm by using a Si 2 H 6 gas by a low pressure CVD (chemical vapor deposition) method, and a part thereof is formed by a RIE (reactive ion etching) method.
Etching is performed using 4 gas and O 2 gas to form a constricted portion 4 having a width of 1 μm and a length of 5 μm.

【0040】次に、図1(b)に示すように、全面に常
圧CVD法によりSiH4ガスとO2ガスを用いてSiO
2膜5を100nmの厚みに形成する。このようにSi
2膜5を非晶質Si膜3の上に形成することにより、
後の工程でエネルギー印加を行って結晶成長させる際
に、非晶質Si膜3の表面に低品質のSiO2膜が形成
されるのを防ぐことが可能である。
Next, as shown in FIG. 1 (b), the entire surface is formed by a normal pressure CVD method using a SiH 4 gas and an O 2 gas to form a SiO 2 gas.
2 The film 5 is formed to a thickness of 100 nm. Thus, Si
By forming the O 2 film 5 on the amorphous Si film 3,
It is possible to prevent the formation of a low-quality SiO 2 film on the surface of the amorphous Si film 3 when crystal growth is performed by applying energy in a later step.

【0041】その後、くびれ部4に対して片側の非晶質
Si膜3の一部が露出するように、RIE法によりCF
4ガスとCHF3ガスを用いてSiO2膜5をエッチング
する。このとき、非晶質Si膜3の露出部6とくびれ部
4との距離は10μmにする。
Thereafter, the CF is formed by RIE so that a part of the amorphous Si film 3 on one side of the constricted portion 4 is exposed.
The SiO 2 film 5 is etched using 4 gas and CHF 3 gas. At this time, the distance between the exposed portion 6 and the constricted portion 4 of the amorphous Si film 3 is set to 10 μm.

【0042】次に、スパッタリング法により非晶質Si
膜3の露出部6にNiを1nmの厚みに蒸着する。この
とき、SiO2膜5の上にもNiが蒸着されるが、Si
2膜5がNiの拡散のバリアとなってSiO2膜5の下
の非晶質Si膜3までNiが拡散せず、従って、このN
iの影響は生じない。
Next, the amorphous Si is formed by sputtering.
Ni is deposited on the exposed portion 6 of the film 3 to a thickness of 1 nm. At this time, Ni is also deposited on the SiO 2 film 5, but Si
The O 2 film 5 serves as a barrier for diffusion of Ni, and Ni does not diffuse to the amorphous Si film 3 under the SiO 2 film 5.
The effect of i does not occur.

【0043】その後、図1(c)に示すように、ライン
状ヒーター7を用いて局所的に580℃(局所的に加熱
されている部分のSi膜3の温度)となるように加熱
し、矢印Vに示すように、加熱部をくびれ部4に対して
SiO2膜5の一部をエッチングした側からくびれ部4
を通って反対側へ、1cm/時の速度で移動させて横方
向への結晶成長を継続させる。この際には、ガラス基板
1全体を400℃に加熱しておく。ここで、ガラス基板
1全体を加熱するのは、加熱の際に局所加熱部とその周
りの基板の温度差が大きすぎると基板が熱歪みのために
沿ってしまうからであり、基板全体を加熱することによ
り基板の反りの発生を防止する。但し、基板全体の加熱
温度を上げ過ぎると、局所加熱部以外でも不規則な核発
生が生じて大きな結晶粒または大面積の結晶性半導体膜
が得られなくなるので、結晶成長の起こらない範囲の温
度で基板全体を加熱する。
Thereafter, as shown in FIG. 1 (c), the substrate is heated to 580 ° C. locally (the temperature of the locally heated portion of the Si film 3) by using the linear heater 7; As shown by the arrow V, the heating portion is located on the constricted portion 4 from the side where the SiO 2 film 5 is partially etched.
Through to the opposite side at a rate of 1 cm / hour to continue lateral crystal growth. At this time, the entire glass substrate 1 is heated to 400 ° C. Here, the whole glass substrate 1 is heated because if the temperature difference between the local heating portion and the surrounding substrate is too large during heating, the substrate will be stretched due to thermal distortion, and the entire substrate will be heated. This prevents the substrate from warping. However, if the heating temperature of the entire substrate is excessively increased, irregular nuclei are generated even in portions other than the local heating portion, and large crystal grains or a large-area crystalline semiconductor film cannot be obtained. To heat the entire substrate.

【0044】このように、非晶質Si膜3に幅が1μ
m、長さが5μmのくびれ部4を形成し、その上に形成
したSiO2膜5の開口部(非晶質Si膜3の露出部
6)にNi膜を蒸着してエネルギーを加えることによ
り、蒸着されたNi膜と非晶質Si膜3が加熱により反
応して多数のニッケルシリサイドの微小な結晶が発生
し、それを種としてライン状ヒーター7の移動方向Vに
結晶成長が進む。それらの多数の結晶粒の一つがくびれ
部4で選択され、くびれ部4の反対側の幅が広くなった
半導体膜の島領域まで結晶成長が進む。このくびれ部4
に対して非晶質Si膜3の露出部6と反対側の非晶質S
i膜3は、くびれ部4を通過した一つの結晶粒を種に成
長しているため、本発明の目的である、単一の結晶粒を
種とする大きな結晶粒または大面積の結晶性半導体膜を
半導体膜の熔融温度以下の温度で得ることができる。
As described above, the width of the amorphous Si film 3 is 1 μm.
m, a constricted portion 4 having a length of 5 μm is formed, and a Ni film is deposited on the opening portion (exposed portion 6 of the amorphous Si film 3) of the SiO 2 film 5 formed thereon and energy is applied thereto. Then, the deposited Ni film and the amorphous Si film 3 react by heating to generate a large number of fine crystals of nickel silicide, and crystal growth proceeds in the moving direction V of the linear heater 7 using the crystals as seeds. One of these many crystal grains is selected at the constricted portion 4, and the crystal growth proceeds to the island region of the semiconductor film in which the width opposite to the constricted portion 4 is increased. This constricted part 4
The amorphous S on the side opposite to the exposed portion 6 of the amorphous Si film 3
Since the i-film 3 grows as a seed using one crystal grain that has passed through the constricted portion 4, the purpose of the present invention is to provide a large crystal grain or a large-area crystalline semiconductor using a single crystal grain as a seed. The film can be obtained at a temperature equal to or lower than the melting temperature of the semiconductor film.

【0045】図2(a)に非晶質Si膜3の露出部6と
くびれ部4との距離が10μmの場合と3μmの場合と
について、結晶粒の成長の様子を模式的に示す。
FIG. 2A schematically shows how the crystal grains grow when the distance between the exposed portion 6 and the constricted portion 4 of the amorphous Si film 3 is 10 μm and 3 μm.

【0046】図2(a)に示すように、非晶質Si膜3
の露出部6とくびれ部4との距離が10μmの場合に
は、Niを導入した非晶質Si膜3の露出部で発生した
結晶核から成長した結晶粒は10μm成長する間に結晶
粒が大きくなって、くびれ部4の幅が10μm以下であ
れば一つの結晶粒をくびれ部4で選択することができる
ため、くびれ部4の先のくびれ部4よりも幅の広い半導
体膜の島領域は、ほぼ一つの結晶粒を種として結晶成長
させることができる。ここで、8は粒界を示す。
As shown in FIG. 2A, the amorphous Si film 3
When the distance between the exposed portion 6 and the constricted portion 4 is 10 μm, the crystal grains grown from the crystal nuclei generated in the exposed portion of the Ni-introduced amorphous Si film 3 grow during the growth of 10 μm. If the width of the constricted portion 4 is 10 μm or less, one crystal grain can be selected in the constricted portion 4. Therefore, the island region of the semiconductor film wider than the constricted portion 4 ahead of the constricted portion 4. Can grow crystals using almost one crystal grain as a seed. Here, 8 indicates a grain boundary.

【0047】これに対して、図2(b)に示すように、
非晶質Si膜3の露出部6とくびれ部4との距離が3μ
mの場合には、Niを導入した非晶質Si膜3の露出部
で発生した結晶核から成長した結晶粒はあまり大きくな
らず、複数個の結晶粒がくびれ部4を通過するため、く
びれ部4の先のくびれ部4よりも幅の広い半導体膜の島
領域は、複数個の結晶粒を種として結晶成長してしま
う。なお、ここでは、導入領域とくびれ部の距離が3μ
mと10μmの場合について説明しているが、5μm付
近を境界としてこれらが分かれるので、導入領域とくび
れ部との距離は5μm以上に形成するのが好ましい。ま
た、上限については、デバイスを作製するのに使用でき
ない領域が増加するだけであるので、これらを考慮して
適宜設定すればよい。
On the other hand, as shown in FIG.
The distance between the exposed portion 6 and the constricted portion 4 of the amorphous Si film 3 is 3 μm.
In the case of m, the crystal grains grown from the crystal nuclei generated in the exposed portions of the Ni-introduced amorphous Si film 3 are not so large, and a plurality of crystal grains pass through the constricted portion 4, so that In the island region of the semiconductor film wider than the constricted portion 4 at the end of the portion 4, the crystal grows using a plurality of crystal grains as seeds. Here, the distance between the introduction region and the constricted portion is 3 μm.
Although the case of m and 10 μm has been described, they are separated at around 5 μm as a boundary. Therefore, the distance between the introduction region and the constricted portion is preferably formed to be 5 μm or more. Further, the upper limit only needs to be set in consideration of the above, since only the area that cannot be used for manufacturing the device increases.

【0048】(実施形態2)本実施形態2では、上記実
施形態1の結晶性半導体膜の形成方法において、非晶質
Si膜の一つの露出部に対して複数個のくびれ部を形成
した例について説明する。
(Embodiment 2) In Embodiment 2, in the method of forming a crystalline semiconductor film of Embodiment 1 described above, a plurality of constrictions are formed for one exposed portion of an amorphous Si film. Will be described.

【0049】図3は実施形態2の結晶性半導体膜の形成
方法について説明するための斜視図である。
FIG. 3 is a perspective view for explaining a method for forming a crystalline semiconductor film according to the second embodiment.

【0050】まず、図3(a)に示すように、実施形態
1と同様に、SiO2膜2を200nmの厚みに形成し
たガラス基板1上に、幅が1μmで長さが5μmのくび
れ部4を有する非晶質Si膜3を100nmの厚みに形
成する。
First, as shown in FIG. 3A, similarly to Embodiment 1, a constricted portion having a width of 1 μm and a length of 5 μm is formed on a glass substrate 1 on which an SiO 2 film 2 is formed to a thickness of 200 nm. An amorphous Si film 3 having a thickness of 4 is formed to a thickness of 100 nm.

【0051】次に、図3(b)に示すように、全面にS
iO2膜5を100nmの厚みに形成した後、くびれ部
4に対して片側の非晶質Si膜3の一部が露出するよう
に、SiO2膜5をエッチングして開口する。このと
き、非晶質Si膜3の露出部6と各くびれ部4との距離
は10μmにする。
Next, as shown in FIG.
After forming the iO 2 film 5 to a thickness of 100 nm, the SiO 2 film 5 is etched and opened so that a part of the amorphous Si film 3 on one side of the constricted portion 4 is exposed. At this time, the distance between the exposed portion 6 of the amorphous Si film 3 and each constricted portion 4 is set to 10 μm.

【0052】次に、基板全面にNiを1nmの厚みに蒸
着した後、図3(c)に示すように、ライン状ヒーター
7を用いてSi膜3が局所的に580℃となるように加
熱し、矢印Vに示すように、加熱部をくびれ部4に対し
てSiO2膜5の一部をエッチングした側からくびれ部
4を通って反対側へ、1cm/時の速度で移動させて横
方向への結晶成長を継続させる。この際には、ガラス基
板1全体を400℃に加熱しておく。
Next, after Ni is vapor-deposited on the entire surface of the substrate to a thickness of 1 nm, the Si film 3 is locally heated to 580 ° C. using a linear heater 7 as shown in FIG. Then, as shown by an arrow V, the heating portion is moved from the side where a part of the SiO 2 film 5 is etched to the opposite side through the constriction portion 4 at a speed of 1 cm / hour with respect to the constriction portion 4. The crystal growth in the direction is continued. At this time, the entire glass substrate 1 is heated to 400 ° C.

【0053】このように、非晶質Si膜3に幅が1μ
m、長さが5μmの複数個のくびれ部4を形成し、その
上に形成したSiO2膜5の開口部(非晶質Si膜3の
露出部6)にNi膜を蒸着してエネルギーを加えること
により、蒸着されたNi膜と非晶質Si膜3が加熱によ
り反応して多数のニッケルシリサイドの微小な結晶が発
生し、それを種としてライン状ヒーター7の移動方向V
に結晶成長が進む。それらの多数の結晶粒の一つが各く
びれ部4で選択され、くびれ部4の反対側の幅が広くな
った半導体膜の島領域まで結晶成長が進む。このくびれ
部4に対して非晶質Si膜3の露出部6と反対側の非晶
質Si膜3は、各くびれ部4を通過した一つの結晶粒を
種に成長しているため、本発明の目的である、単一の結
晶粒を種とする大きな結晶粒または大面積の結晶性半導
体膜を半導体膜の熔融温度以下の温度で得ることができ
る。
As described above, the width of the amorphous Si film 3 is 1 μm.
A plurality of constrictions 4 having a length of 5 μm and a length of 5 μm are formed, and a Ni film is deposited on openings (exposed portions 6 of the amorphous Si film 3) of the SiO 2 film 5 formed thereon, and energy is applied. With this addition, the deposited Ni film and the amorphous Si film 3 react by heating to generate a large number of fine crystals of nickel silicide, which are used as seeds to move in the moving direction V of the linear heater 7.
The crystal growth proceeds. One of those many crystal grains is selected at each constriction 4, and crystal growth proceeds to the island region of the semiconductor film whose width on the opposite side of the constriction 4 is increased. The amorphous Si film 3 on the side opposite to the exposed portion 6 of the amorphous Si film 3 with respect to the constricted portion 4 is grown using one crystal grain as a seed that has passed through each constricted portion 4. It is an object of the present invention to obtain a large crystal grain or a large-area crystalline semiconductor film having a single crystal grain as a seed at a temperature lower than the melting temperature of the semiconductor film.

【0054】(実施形態3)本実施形態3では、上記実
施形態1の結晶性半導体膜の形成方法において、加熱に
ライン状ヒーターを用いるのではなく、炉を用いて略均
一に加熱した例について説明する。
(Embodiment 3) In Embodiment 3, in the method of forming a crystalline semiconductor film of Embodiment 1 described above, heating is performed substantially uniformly using a furnace instead of using a linear heater for heating. explain.

【0055】図4は実施形態3の結晶性半導体膜の形成
方法について説明するための斜視図である。
FIG. 4 is a perspective view for explaining a method for forming a crystalline semiconductor film according to the third embodiment.

【0056】まず、実施形態1と同様に、SiO2膜2
を200nmの厚みに形成したガラス基板1上に、非晶
質Si膜3を100nmの厚みに形成した後、幅が1μ
mで長さが5μmのくびれ部4を形成する。次に、全面
にSiO2膜5を100nmの厚みに形成した後、くび
れ部4に対して片側の非晶質Si膜3の一部が露出する
ように、SiO2膜5をエッチングして開口する。この
とき、非晶質Si膜3の露出部6と各くびれ部4との距
離は10μmにする。次に、基板全面にNiを1nmの
厚みに蒸着した後、炉を用いて580℃に均一加熱9を
行って結晶成長させる。
First, similarly to the first embodiment, the SiO 2 film 2
Is formed to a thickness of 100 nm on a glass substrate 1 having a thickness of 200 nm,
A constricted portion 4 having a length of 5 μm and a length m is formed. Next, after forming a SiO 2 film 5 on the entire surface to a thickness of 100 nm, the SiO 2 film 5 is etched so that a part of the amorphous Si film 3 on one side of the constricted portion 4 is exposed. I do. At this time, the distance between the exposed portion 6 of the amorphous Si film 3 and each constricted portion 4 is set to 10 μm. Next, after evaporating Ni to a thickness of 1 nm on the entire surface of the substrate, uniform heating 9 is performed at 580 ° C. using a furnace to grow crystals.

【0057】ここで、非晶質Si膜3の露出部6上に蒸
着されたNiは、非晶質Si膜3が結晶化を起こすより
も低温で非晶質Si膜3と反応してニッケルシリサイド
を形成し、さらに、このニッケルシリサイドを種として
結晶成長が進む。よって、580℃で均一加熱を行って
も、全面で結晶成長が起こらずに、Niを蒸着した非晶
質Si膜3の露出部6から結晶成長が進む。
Here, Ni deposited on the exposed portions 6 of the amorphous Si film 3 reacts with the amorphous Si film 3 at a lower temperature than the crystallization of the amorphous Si film 3 to cause nickel. Silicide is formed, and crystal growth proceeds using the nickel silicide as a seed. Therefore, even if uniform heating is performed at 580 ° C., crystal growth does not occur on the entire surface, but proceeds from the exposed portion 6 of the amorphous Si film 3 on which Ni is deposited.

【0058】(実施形態4)本実施形態4では、上記実
施形態2の結晶性半導体膜の形成方法において、加熱に
ライン状ヒーターを用いるのではなく、炉を用いて略均
一に加熱した例について説明する。
Fourth Embodiment In a fourth embodiment, in the method of forming a crystalline semiconductor film of the second embodiment, an example in which heating is performed substantially uniformly using a furnace instead of using a linear heater for heating will be described. explain.

【0059】図5は実施形態4の結晶性半導体膜の形成
方法について説明するための斜視図である。
FIG. 5 is a perspective view for explaining a method for forming a crystalline semiconductor film according to the fourth embodiment.

【0060】まず、実施形態2と同様に、SiO2膜2
を200nmの厚みに形成したガラス基板1上に、非晶
質Si膜3を100nmの厚みに形成した後、幅が1μ
mで長さが5μmの複数個のくびれ部4を形成する。次
に、全面にSiO2膜5を100nmの厚みに形成した
後、複数個のくびれ部4に対して片側の非晶質Si膜3
の一部が露出するように、SiO2膜5をエッチングし
て開口する。このとき、非晶質Si膜3の露出部6と各
くびれ部4との距離は10μmにする。次に、基板全面
にNiを1nmの厚みに蒸着した後、炉を用いて580
℃に均一加熱9を行って結晶成長させる。
First, as in the second embodiment, the SiO 2 film 2
Is formed to a thickness of 100 nm on a glass substrate 1 having a thickness of 200 nm,
A plurality of constrictions 4 having a length of 5 μm and a length m are formed. Next, after forming a SiO 2 film 5 to a thickness of 100 nm on the entire surface, the amorphous Si film 3 on one side is
The SiO 2 film 5 is opened by etching so that a part of the SiO 2 film is exposed. At this time, the distance between the exposed portion 6 of the amorphous Si film 3 and each constricted portion 4 is set to 10 μm. Next, Ni was deposited to a thickness of 1 nm on the entire surface of the substrate, and then 580 was deposited using a furnace.
The crystal is grown by performing uniform heating 9 at a temperature of 9 ° C.

【0061】ここで、非晶質Si膜3の露出部6上に蒸
着されたNiは、非晶質Si膜3が結晶化を起こすより
も低温で非晶質Si膜3と反応してニッケルシリサイド
を形成し、さらに、このニッケルシリサイドを種として
結晶成長が進む。よって、580℃で均一加熱を行って
も、全面で結晶成長が起こらずに、Niを蒸着した非晶
質Si膜3の露出部6から結晶成長が進む。
Here, the Ni deposited on the exposed portion 6 of the amorphous Si film 3 reacts with the amorphous Si film 3 at a lower temperature than the crystallization of the amorphous Si film 3 to cause nickel. Silicide is formed, and crystal growth proceeds using the nickel silicide as a seed. Therefore, even if uniform heating is performed at 580 ° C., crystal growth does not occur on the entire surface, but proceeds from the exposed portion 6 of the amorphous Si film 3 on which Ni is deposited.

【0062】(実施形態5)本実施形態5では、上記実
施形態4の結晶性半導体膜の形成方法において、非晶質
Si膜の露出部の片側以外にも複数個のくびれ部を形成
した例について説明する。
(Fifth Embodiment) In the fifth embodiment, in the method of forming a crystalline semiconductor film of the fourth embodiment, an example in which a plurality of constrictions are formed in addition to one side of the exposed portion of the amorphous Si film. Will be described.

【0063】図6は実施形態5の半導体膜の形成方法に
ついて説明するための平面図である。
FIG. 6 is a plan view for explaining a method of forming a semiconductor film according to the fifth embodiment.

【0064】まず、図6(a)に示すように、実施形態
4と同様に、SiO2膜2を200nmの厚みに形成し
たガラス基板1上に、非晶質Si膜3を100nmの厚
みに形成した後、幅が1μmで長さが5μmの複数個の
くびれ部4を、後の工程で非晶質Si膜3を露出させる
領域の両側に形成する。次に、全面にSiO2膜5を1
00nmの厚みに形成した後、複数個のくびれ部4の間
の領域で非晶質Si膜3の一部が露出するように、Si
2膜5をエッチングして開口する。このとき、非晶質
Si膜3の露出部6と各くびれ部4との距離は10μm
にする。次に、基板全面にNiを1nmの厚みに蒸着し
た後、炉を用いて580℃に均一加熱9を行って結晶成
長させる。
First, as shown in FIG. 6A, an amorphous Si film 3 having a thickness of 100 nm was formed on a glass substrate 1 on which an SiO 2 film 2 was formed having a thickness of 200 nm as in the fourth embodiment. After the formation, a plurality of constricted portions 4 having a width of 1 μm and a length of 5 μm are formed on both sides of a region where the amorphous Si film 3 is exposed in a later step. Next, an SiO 2 film 5 is
After being formed to a thickness of 00 nm, the Si film is formed so that a part of the amorphous Si film 3 is exposed in a region between the plurality of constrictions 4.
An opening is formed by etching the O 2 film 5. At this time, the distance between the exposed portion 6 of the amorphous Si film 3 and each constricted portion 4 is 10 μm.
To Next, after evaporating Ni to a thickness of 1 nm on the entire surface of the substrate, uniform heating 9 is performed at 580 ° C. using a furnace to grow crystals.

【0065】この図6(a)のような形状では、片側だ
けにくびれ部を設けた場合と比べて導入領域の占める面
積比率を小さくすることができるので、デバイス作製に
使用可能な領域の比率を大きくすることができる。
In the shape as shown in FIG. 6A, the ratio of the area occupied by the introduction region can be reduced as compared with the case where the constricted portion is provided only on one side. Can be increased.

【0066】他の形状としては、例えば図6(b)に示
すように、実施形態4と同様に、SiO2膜2を200
nmの厚みに形成したガラス基板1上に、非晶質Si膜
3を100nmの厚みに形成した後、幅が1μmで長さ
が5μmの複数個のくびれ部4を、後の工程で非晶質S
i膜3を露出させる領域の周囲に形成する。次に、全面
にSiO2膜5を100nmの厚みに形成した後、複数
個のくびれ部4に囲まれた領域で非晶質Si膜3の一部
が露出するように、SiO2膜5をエッチングして開口
する。このとき、非晶質Si膜3の露出部6と各くびれ
部4との距離は10μmにする。次に、基板全面にNi
を1nmの厚みに蒸着した後、炉を用いて580℃に均
一加熱9を行って結晶成長させる。
[0066] Other shapes, for example, as shown in FIG. 6 (b), similarly to Embodiment 4, the SiO 2 film 2 200
After an amorphous Si film 3 is formed to a thickness of 100 nm on a glass substrate 1 formed to a thickness of 100 nm, a plurality of narrow portions 4 having a width of 1 μm and a length of 5 μm are formed in a later step by an amorphous process. Quality S
It is formed around a region where the i film 3 is exposed. Then, after forming the SiO 2 film 5 to a thickness of 100nm on the entire surface, so that a portion of the amorphous Si film 3 in surrounded by a plurality of constricted portions 4 region to expose the SiO 2 film 5 Open by etching. At this time, the distance between the exposed portion 6 of the amorphous Si film 3 and each constricted portion 4 is set to 10 μm. Next, Ni
Is vapor-deposited to a thickness of 1 nm, and then uniformly heated 9 at 580 ° C. using a furnace to grow crystals.

【0067】(実施形態6)この実施形態6では、本発
明の結晶性半導体膜の形成方法で作製した結晶性Si膜
を用いて、薄膜トランジスタ等からなる液晶ドライバー
や半導体メモリー、半導体論理回路等の半導体装置を作
製する方法を説明する。
(Embodiment 6) In this embodiment 6, a liquid crystal driver such as a thin film transistor, a semiconductor memory, a semiconductor logic circuit, etc. is formed by using a crystalline Si film formed by the method for forming a crystalline semiconductor film of the present invention. A method for manufacturing a semiconductor device will be described.

【0068】図7は、実施形態6の半導体装置の製造工
程を説明するための断面図である。
FIG. 7 is a cross-sectional view for explaining a manufacturing process of the semiconductor device of the sixth embodiment.

【0069】まず、SiO2膜を200nmの厚みに形
成したガラス基板1上に、上記実施形態1〜実施形態5
のようにして作製した結晶性Si膜10を、RIE法に
よりCF4ガスとO2ガスを用いてパターニングする。次
に、通常の薄膜トランジスタ作製工程と同様にして、プ
ラズマCVD法によりTEOS(テトラエトキシシラ
ン)ガスとO3ガスを用いてゲートSiO2膜11を形成
する。その上にスパッタリング法によりWSi2/多結
晶Siを形成し、RIE法によりCF4ガスとCHF3
スを用いてパターニングしてゲート電極12を形成す
る。続いて、ソース・ドレイン領域にイオンドーピング
法によりP(リン)やB(ホウ素)の注入を行い、プラ
ズマCVD法によりTEOSガスとO3ガスを用いてS
iO2膜13を形成した後、RIE法によりCF4ガスと
CHF3ガスを用いてSiO2膜13のエッチングを行っ
てコンタクトホールを形成する。この上にスパッタリン
グ法によりAl配線14を形成し、プラズマCVD法に
よりSiH4ガスとNH3ガスとN2ガスを用いてSiN
保護膜15を形成する。その後、RIE法によりCF4
ガスとCHF3ガスを用いてSiN保護膜の一部をエッ
チングして窓開けすることにより、薄膜トランジスタや
抵抗、キャパシタ等の半導体素子を備えた液晶ドライバ
ーや半導体メモリー、半導体論理回路等の半導体装置を
作製する。
First, on the glass substrate 1 on which the SiO 2 film was formed to a thickness of 200 nm, the above-mentioned first to fifth embodiments
The crystalline Si film 10 manufactured as described above is patterned by RIE using CF 4 gas and O 2 gas. Next, a gate SiO 2 film 11 is formed by a plasma CVD method using a TEOS (tetraethoxysilane) gas and an O 3 gas in the same manner as in a normal thin film transistor manufacturing process. WSi 2 / polycrystalline Si is formed thereon by sputtering, and is patterned by RIE using CF 4 gas and CHF 3 gas to form a gate electrode 12. Subsequently, P (phosphorus) or B (boron) is implanted into the source / drain regions by an ion doping method, and S is doped by plasma CVD using a TEOS gas and an O 3 gas.
After the iO 2 film 13 is formed, the SiO 2 film 13 is etched by RIE using CF 4 gas and CHF 3 gas to form a contact hole. An Al wiring 14 is formed thereon by sputtering, and SiN is formed by plasma CVD using SiH 4 gas, NH 3 gas and N 2 gas.
A protective film 15 is formed. Then, CF 4 was obtained by the RIE method.
By etching a part of the SiN protective film using a gas and CHF 3 gas to open a window, a semiconductor device such as a liquid crystal driver, a semiconductor memory, and a semiconductor logic circuit having a semiconductor element such as a thin film transistor, a resistor, and a capacitor can be formed. Make it.

【0070】このようにして得られる半導体装置は、ト
ランジスタのキャリア移動度を大きく、閾値電圧を小さ
くすることができ、また、これらのバラツキも小さくす
ることができ、特性の向上を図ることができた。
In the semiconductor device obtained in this manner, the carrier mobility of the transistor can be increased, the threshold voltage can be reduced, and these variations can be reduced, and the characteristics can be improved. Was.

【0071】(実施形態7)この実施形態7では、本発
明の半導体装置を備えたディスプレイ装置を作製する方
法を説明する。
(Embodiment 7) In Embodiment 7, a method for manufacturing a display device provided with the semiconductor device of the present invention will be described.

【0072】図8は、実施形態7のディスプレイ装置の
製造工程を説明するための断面図である。
FIG. 8 is a cross-sectional view for explaining a manufacturing process of the display device of the seventh embodiment.

【0073】まず、図8(a)に示すように、上記実施
形態6においてAl配線14まで作製した半導体装置上
に、プラズマCVD法によりTEOSガスとO3ガスを
用いてSiO2膜16を形成し、RIE法によりCF4
スとCHF3ガスを用いてエッチングを行ってスルーホ
ールを形成する。次に、スパッタリング法によりITO
膜を形成し、HClとFeCl3を用いてパターニング
して画素電極17を形成する。その後、プラズマCVD
法によりSiH4ガスとNH3ガスとN2ガスを用いてS
iN保護膜18を形成する。その上に配向膜としてポリ
イミド膜19をオフセット印刷法により形成し、ラビン
グ処理を行う。
First, as shown in FIG. 8A, an SiO 2 film 16 is formed by plasma CVD using a TEOS gas and an O 3 gas on the semiconductor device fabricated up to the Al wiring 14 in the sixth embodiment. Then, etching is performed by RIE using CF 4 gas and CHF 3 gas to form through holes. Next, ITO is deposited by sputtering.
A film is formed and patterned using HCl and FeCl 3 to form a pixel electrode 17. After that, plasma CVD
Method using SiH 4 gas, NH 3 gas and N 2 gas
An iN protective film 18 is formed. A polyimide film 19 is formed thereon as an alignment film by an offset printing method, and a rubbing process is performed.

【0074】一方、図8(b)に示すように、別のガラ
ス基板20に赤、緑、青の各感光性樹脂膜の付いたフィ
ルムを熱圧着して転写、フォトリソグラフィー工程によ
るパターニングを行う。さらに、赤、緑、青の間のスペ
ースに、ブラックマトリクス部を同様に形成して、カラ
ーフィルター21を作製する。この上にスパッタリング
法によりITO膜22を形成し、その上に配向膜として
ポリイミド膜23をオフセット印刷法により形成し、ラ
ビング処理を行う。
On the other hand, as shown in FIG. 8B, a film provided with each of the red, green, and blue photosensitive resin films is thermocompression-bonded to another glass substrate 20 and transferred and patterned by a photolithography process. . Further, a black matrix portion is similarly formed in a space between red, green, and blue, and the color filter 21 is manufactured. An ITO film 22 is formed thereon by a sputtering method, a polyimide film 23 is formed thereon as an alignment film by an offset printing method, and a rubbing process is performed.

【0075】このカラーフィルター21を形成したガラ
ス基板20と、薄膜トランジスタ等の半導体装置を形成
したガラス基板1とをシール樹脂で貼り合わせる。この
際に、2枚のガラス基板間のスペースを一定にするた
め、真球状のシリカを散布しておく。その後、両基板間
に液晶を注入し、両側に偏光板を貼り付け、周辺にドラ
イバーIC等を実装して液晶ディスプレイ装置を作製す
る。
The glass substrate 20 on which the color filter 21 is formed and the glass substrate 1 on which a semiconductor device such as a thin film transistor is formed are bonded with a sealing resin. At this time, in order to keep the space between the two glass substrates constant, spherical silica is sprayed. Thereafter, a liquid crystal is injected between the two substrates, a polarizing plate is attached on both sides, and a driver IC and the like are mounted on the periphery to produce a liquid crystal display device.

【0076】このようにして得られるディスプレイ装置
は、半導体装置のキャリア移動度が高く、閾値電圧が低
く、また、これらのバラツキも小さいため、画素トラン
ジスタを小さくすることができ、周辺回路の一部も取り
込めるため、高精細、高開口率にすることができる。
In the display device thus obtained, the carrier mobility of the semiconductor device is high, the threshold voltage is low, and these variations are small. Therefore, the pixel transistor can be reduced, and a part of the peripheral circuit can be reduced. High definition and a high aperture ratio.

【0077】なお、上記実施形態では、ガラス基板上に
SiO2膜を形成したものの上に結晶性半導体膜を形成
したが、ガラス基板に直接形成したり、または石英基
板、セラミック基板等に形成してもよい。また、ガラス
基板や石英基板、セラミック基板等にSiO2膜やSi
N膜、SiON膜等の非単結晶絶縁膜を単層または積層
形成したものを用いてもよい。
In the above embodiment, the crystalline semiconductor film is formed on the SiO 2 film formed on the glass substrate. However, the crystalline semiconductor film is formed directly on the glass substrate, or formed on a quartz substrate, a ceramic substrate, or the like. You may. In addition, a SiO 2 film or a Si substrate may be formed on a glass substrate, a quartz substrate, a ceramic substrate, or the like.
A single-layer or stacked non-single-crystal insulating film such as an N film or a SiON film may be used.

【0078】半導体膜としてはSi膜を例に挙げたが、
SiGe膜やGaAs膜、InP膜等の半導体膜であっ
ても良い。
As the semiconductor film, an Si film has been described as an example.
A semiconductor film such as a SiGe film, a GaAs film, or an InP film may be used.

【0079】上記実施形態では、エネルギーを部分的に
加えるために、ライン状ヒーターを用いたが、ライン状
に整形した光、ライン状に整形した荷電粒子、点状光を
ライン状に高速スキャンさせたもの、点状荷電粒子ビー
ムをライン状に高速スキャンさせたもの等のエネルギー
を用いてもよい。
In the above embodiment, a linear heater is used to partially apply energy. However, light shaped in a line, charged particles shaped in a line, and point light are scanned in a line at a high speed. Alternatively, energy such as that obtained by scanning a point-like charged particle beam at a high speed in a line may be used.

【0080】半導体膜の結晶化を容易にするためにNi
を1nmの厚みに蒸着したが、0.1nm〜100nm
相当であればよい。また、Niはスパッタリング法によ
り蒸着して導入したが、真空蒸着等の他の蒸着法を用い
てもよく、また、Niを含む溶液を塗布したり、イオン
注入やCVD法等により導入してもよい。半導体膜の結
晶化を容易にする物質としては、Fe、Co、Ni、C
u、Ge、Pd、Auおよびこれらの金属を含む化合物
のうちの少なくとも一種類を導入すればよいさらに、上
記実施形態では非晶質Si膜を用いたが、多結晶Siを
用いた場合も同様にして、結晶性半導体膜を形成するこ
とができる。
To facilitate crystallization of the semiconductor film, Ni
Was deposited to a thickness of 1 nm, but 0.1 nm to 100 nm
It should just be considerable. In addition, although Ni is deposited and introduced by a sputtering method, another deposition method such as vacuum deposition may be used, or a solution containing Ni may be applied or introduced by ion implantation or CVD. Good. Materials that facilitate crystallization of the semiconductor film include Fe, Co, Ni, and C.
At least one of u, Ge, Pd, Au and a compound containing these metals may be introduced. Further, in the above embodiment, an amorphous Si film is used. Thus, a crystalline semiconductor film can be formed.

【0081】[0081]

【発明の効果】以上詳述したように、本発明によれば、
非晶質または多結晶等の半導体膜にエネルギーを加える
ことにより結晶成長させるに際して、Ni等の触媒物質
導入領域で不規則に発生した多数の結晶核から成長した
結晶粒のうちの一つをくびれ部で選択することができ
る。よって、単一の結晶粒を種とする大きな結晶粒また
は大面積の結晶性半導体膜を半導体膜の熔融温度以下の
温度で形成することができる。このように結晶性が改善
された半導体膜を用いることにより、半導体装置やディ
スプレイ装置の高性能化を図ることができる。
As described in detail above, according to the present invention,
When crystal is grown by applying energy to an amorphous or polycrystalline semiconductor film, one of crystal grains grown from a large number of crystal nuclei irregularly generated in a region where a catalyst material such as Ni is introduced is constricted. Can be selected by department. Therefore, a large crystal grain or a large-area crystalline semiconductor film using a single crystal grain as a seed can be formed at a temperature equal to or lower than the melting temperature of the semiconductor film. By using a semiconductor film with improved crystallinity, the performance of a semiconductor device or a display device can be improved.

【図面の簡単な説明】[Brief description of the drawings]

【図1】(a)〜(c)は実施形態1の半導体膜の形成
方法について説明するための斜視図である。
FIGS. 1A to 1C are perspective views for explaining a method of forming a semiconductor film according to a first embodiment.

【図2】(a)および(b)は実施形態1の半導体膜の
形成方法において、非晶質Si膜の露出部とくびれ部と
の距離が5μmよりも長い場合と短い場合の結晶粒の成
長の様子を示す模式図である。
FIGS. 2 (a) and 2 (b) show crystal grains in a case where a distance between an exposed portion and a constricted portion of an amorphous Si film is longer than 5 μm and shorter in a method for forming a semiconductor film of Embodiment 1. It is a schematic diagram which shows a mode of growth.

【図3】(a)〜(c)は実施形態2の半導体膜の形成
方法について説明するための斜視図である。
FIGS. 3A to 3C are perspective views for explaining a method of forming a semiconductor film according to a second embodiment.

【図4】実施形態3の半導体膜の形成方法について説明
するための斜視図である。
FIG. 4 is a perspective view for explaining a method of forming a semiconductor film according to a third embodiment.

【図5】実施形態4の半導体膜の形成方法について説明
するための斜視図である。
FIG. 5 is a perspective view for describing a method for forming a semiconductor film according to a fourth embodiment.

【図6】(a)および(b)は実施形態5の半導体膜の
形成方法について説明するための平面図である。
FIGS. 6A and 6B are plan views for describing a method for forming a semiconductor film according to a fifth embodiment.

【図7】実施形態6の半導体装置の製造工程について説
明するための断面図である。
FIG. 7 is a cross-sectional view for describing a manufacturing step of the semiconductor device of the sixth embodiment.

【図8】(a)および(b)は実施形態7のディスプレ
イ装置の製造工程について説明するための断面図であ
る。
FIGS. 8A and 8B are cross-sectional views illustrating a manufacturing process of the display device according to the seventh embodiment.

【図9】本発明におけるくびれ部の幅(W)および長さ
(L)の定義を説明するための平面図である。
FIG. 9 is a plan view for explaining definitions of a width (W) and a length (L) of a constricted portion in the present invention.

【図10】従来例1の半導体膜の形成方法について説明
するための平面図である。
FIG. 10 is a plan view for describing a method for forming a semiconductor film of Conventional Example 1.

【図11】従来例2の半導体膜の形成方法について説明
するための斜視図である。
FIG. 11 is a perspective view for explaining a method of forming a semiconductor film of Conventional Example 2.

【図12】従来例3の半導体膜の形成方法について説明
するための平面図である。
FIG. 12 is a plan view for describing a method of forming a semiconductor film of Conventional Example 3.

【図13】(a)および(b)は従来例4の半導体膜の
形成方法について説明するための断面図である。
FIGS. 13A and 13B are cross-sectional views illustrating a method for forming a semiconductor film of Conventional Example 4. FIGS.

【符号の説明】[Explanation of symbols]

1、20 ガラス基板 2、5、13、16、36 SiO2膜 3、37 非晶質Si膜 4、30 くびれ部 6 非晶質Si膜の露出部 7 ライン状ヒーター 8 粒界 9 均一加熱 10 結晶性Si膜 11 ゲートSiO2膜 12 ゲート電極 14 Al配線 15、18 SiN保護膜 17 画素電極 19、23 ポリイミド膜 21 カラーフィルター 22 ITO膜 24 絶縁性基板 25 Si膜 26 狭小領域 27、35 基板 28、31 多結晶Si膜 29 結晶方位のフィルター部 32 多結晶Si膜の除去部 33 細い部分 34 結晶成長方向 38 触媒材料の膜 V ライン状ヒーターの移動方向 W くびれ部の幅 L くびれ部の長さDESCRIPTION OF SYMBOLS 1, 20 Glass substrate 2, 5, 13, 16, 36 SiO2 film 3, 37 Amorphous Si film 4, 30 Constriction part 6 Exposed part of amorphous Si film 7 Linear heater 8 Grain boundary 9 Uniform heating 10 Crystalline Si film 11 Gate SiO 2 film 12 Gate electrode 14 Al wiring 15, 18 SiN protective film 17 Pixel electrode 19, 23 Polyimide film 21 Color filter 22 ITO film 24 Insulating substrate 25 Si film 26 Narrow area 27, 35 Substrate 28 31 Polycrystalline Si film 29 Filter part of crystal orientation 32 Removal part of Polycrystalline Si film 33 Thin part 34 Crystal growth direction 38 Film of catalyst material V Moving direction of linear heater W Width of constricted part L Length of constricted part

フロントページの続き Fターム(参考) 2H092 JA24 KA03 KA07 MA07 MA18 MA29 NA21 NA25 5F052 AA02 AA03 AA04 AA11 AA14 AA17 BA07 BA09 CA04 DA01 DA02 DB02 EA01 FA02 FA03 FA06 JA01 5F110 AA01 AA08 BB02 CC02 DD02 DD03 DD04 DD13 DD14 DD15 EE05 EE09 EE14 FF02 FF30 GG02 GG04 GG12 GG25 GG47 HJ12 HL08 HL23 NN02 NN03 NN23 NN24 PP01 PP10 PP11 PP23 PP34 PP40 Continued on the front page F term (reference) 2H092 JA24 KA03 KA07 MA07 MA18 MA29 NA21 NA25 5F052 AA02 AA03 AA04 AA11 AA14 AA17 BA07 BA09 CA04 DA01 DA02 DB02 EA01 FA02 FA03 FA06 JA01 5F110 AA01 AA08 BB02 CC02 DD02 DD03 DD03 DD03 DD04 FF02 FF30 GG02 GG04 GG12 GG25 GG47 HJ12 HL08 HL23 NN02 NN03 NN23 NN24 PP01 PP10 PP11 PP23 PP34 PP40

Claims (12)

【特許請求の範囲】[Claims] 【請求項1】 基板上に形成した非単結晶絶縁膜上また
は非単結晶絶縁基板上に半導体膜を形成し、該半導体膜
にエネルギーを加えることにより結晶化させる方法にお
いて、 該半導体膜の一部に結晶化を容易にする物質を導入する
工程と、 導入領域から離れた位置で該半導体膜の一部を除去し
て、くびれ部と、該くびれ部の該導入領域とは反対側に
つながっており、かつ、該くびれ部よりも幅が広い半導
体膜の島とを形成する工程と、 該半導体膜にエネルギーを加えて、該導入領域で発生し
た結晶核から成長した結晶のうち、該くびれ部を通過し
た結晶粒を種として、半導体膜の島領域まで結晶成長さ
せる工程とを含む結晶性半導体膜の形成方法。
1. A method for forming a semiconductor film over a non-single-crystal insulating film or a non-single-crystal insulating substrate formed over a substrate and applying energy to the semiconductor film to crystallize the semiconductor film. Introducing a substance that facilitates crystallization into the portion, removing a part of the semiconductor film at a position away from the introduction region, and connecting the constricted portion to the opposite side of the constricted portion from the introduction region. Forming an island of the semiconductor film wider than the constricted portion, and applying energy to the semiconductor film to form an island of crystal grown from a crystal nucleus generated in the introduction region. And growing the crystal to an island region of the semiconductor film using the crystal grains that have passed through the portion as seeds.
【請求項2】 基板上に形成した非単結晶絶縁膜上また
は非単結晶絶縁基板上に半導体膜を形成し、該半導体膜
にエネルギーを加えることにより結晶化させる方法にお
いて、 該半導体膜の一部に結晶化を容易にする物質を導入する
工程と、 導入領域から離れた位置で該半導体膜の一部を除去し
て、複数のくびれ部と、各くびれ部の該導入領域とは反
対側につながっており、かつ、該くびれ部よりも幅が広
い半導体膜の島とを形成する工程と、 該半導体膜にエネルギーを加えて、該導入領域で発生し
た結晶核から成長した結晶のうち、各くびれ部を通過し
た結晶粒を種として、半導体膜の島領域まで結晶成長さ
せる工程とを含む結晶性半導体膜の形成方法。
2. A method for forming a semiconductor film on a non-single-crystal insulating film or a non-single-crystal insulating substrate formed on a substrate and applying energy to the semiconductor film to crystallize the semiconductor film. Introducing a substance that facilitates crystallization into the portion, removing a part of the semiconductor film at a position away from the introduction region, and forming a plurality of constrictions, and the opposite side of each constriction to the introduction region Forming an island of the semiconductor film wider than the constricted portion; and applying energy to the semiconductor film, of the crystals grown from the crystal nuclei generated in the introduction region, Growing a crystal to an island region of the semiconductor film using the crystal grains that have passed through each constricted portion as seeds.
【請求項3】 前記半導体膜をシリコン材料を用いて形
成する請求項1または請求項2に記載の結晶性半導体膜
の形成方法。
3. The method for forming a crystalline semiconductor film according to claim 1, wherein the semiconductor film is formed using a silicon material.
【請求項4】 前記半導体膜の結晶化を容易にする物質
として、Fe、Co、Ni、Cu、Ge、Pd、Auお
よびこれらの金属を含む化合物のうちの少なくとも一種
類を導入する請求項1乃至請求項3のいずれかに記載の
結晶性半導体膜の形成方法。
4. A material for facilitating crystallization of the semiconductor film, wherein at least one of Fe, Co, Ni, Cu, Ge, Pd, Au and a compound containing these metals is introduced. The method for forming a crystalline semiconductor film according to claim 3.
【請求項5】 前記半導体膜の結晶化を容易にする物質
を導入する領域と、前記くびれ部との距離を5μm以上
に形成する請求項1乃至請求項4のいずれかに記載の結
晶性半導体膜の形成方法。
5. The crystalline semiconductor according to claim 1, wherein a distance between the region into which a substance for facilitating crystallization of the semiconductor film is introduced and the constricted portion is formed to be 5 μm or more. Method of forming a film.
【請求項6】 前記くびれ部の幅を0.1μm以上10
μm以下に形成する請求項1乃至請求項5のいずれかに
記載の結晶性半導体膜の形成方法。
6. The constricted portion has a width of 0.1 μm or more and 10 μm or more.
The method for forming a crystalline semiconductor film according to claim 1, wherein the crystalline semiconductor film is formed to a thickness of μm or less.
【請求項7】 前記くびれ部の長さを0.5μm以上1
00μm以下に形成する請求項1乃至請求項6のいずれ
かに記載の結晶性半導体膜の形成方法。
7. The length of the constricted portion is 0.5 μm or more and 1
The method for forming a crystalline semiconductor film according to claim 1, wherein the crystalline semiconductor film is formed to have a thickness of 00 μm or less.
【請求項8】 前記結晶成長を固相成長により行う請求
項1乃至請求項7のいずれかに記載の結晶性半導体膜の
形成方法。
8. The method for forming a crystalline semiconductor film according to claim 1, wherein said crystal growth is performed by solid phase growth.
【請求項9】 前記半導体膜に対してエネルギーを部分
的に加え、該エネルギーを加える部分を、前記くびれ部
に対して結晶化を容易にする物質を導入した側から反対
側に移動させる請求項1乃至請求項8のいずれかに記載
の結晶性半導体膜の形成方法。
9. The method according to claim 9, wherein energy is partially applied to the semiconductor film, and a portion to which the energy is applied is moved from the side where the substance that facilitates crystallization is introduced to the constricted portion to the opposite side. The method for forming a crystalline semiconductor film according to claim 1.
【請求項10】 前記半導体膜に対してエネルギーを略
均一に加える請求項1乃至請求項8のいずれかに記載の
結晶性半導体膜の形成方法。
10. The method for forming a crystalline semiconductor film according to claim 1, wherein energy is substantially uniformly applied to said semiconductor film.
【請求項11】 請求項1乃至請求項10のいずれかに
記載の結晶性半導体膜の形成方法により得られる半導体
膜を用いた半導体装置。
11. A semiconductor device using a semiconductor film obtained by the method for forming a crystalline semiconductor film according to claim 1.
【請求項12】 請求項11に記載の半導体装置を備え
たディスプレイ装置。
12. A display device comprising the semiconductor device according to claim 11.
JP2000263951A 2000-08-31 2000-08-31 Method for forming crystalline semiconductor film, semiconductor device and display device Withdrawn JP2002075862A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000263951A JP2002075862A (en) 2000-08-31 2000-08-31 Method for forming crystalline semiconductor film, semiconductor device and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000263951A JP2002075862A (en) 2000-08-31 2000-08-31 Method for forming crystalline semiconductor film, semiconductor device and display device

Publications (1)

Publication Number Publication Date
JP2002075862A true JP2002075862A (en) 2002-03-15

Family

ID=18751432

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000263951A Withdrawn JP2002075862A (en) 2000-08-31 2000-08-31 Method for forming crystalline semiconductor film, semiconductor device and display device

Country Status (1)

Country Link
JP (1) JP2002075862A (en)

Similar Documents

Publication Publication Date Title
TW303526B (en)
US7157737B2 (en) Structures with seeded single-crystal domains
KR100426210B1 (en) Method for crystallizing silicone layer
JP2000036465A (en) Single-crystal thin-film transistor manufactured through transition metal continuous transfer method
TW535295B (en) Method for crystallizing a silicon layer and fabricating a TFT using the same
JP2004087535A (en) Method for manufacturing crystalline semiconductor material and method for manufacturing semiconductor device
US20020086468A1 (en) Crystallization method of amorphous silicon
US20100041214A1 (en) Single crystal substrate and method of fabricating the same
US6812072B2 (en) Method for crystallizing amorphous film and method for fabricating LCD by using the same
JP2505736B2 (en) Method for manufacturing semiconductor device
JPH10289876A (en) Laser crystallizing method, semiconductor device formed thereby, and applied equipment
JP4165305B2 (en) Crystalline semiconductor material manufacturing method and semiconductor device manufacturing method
US8048784B2 (en) Methods of manufacturing semiconductor devices including a doped silicon layer
JP3345363B2 (en) Method for forming polycrystalline silicon thin film and method for manufacturing thin film transistor
KR20010039866A (en) Crystalline semiconductor thin film and method of manufacturing the same and thin film transistor and method of manufacturing the same
JP2002075862A (en) Method for forming crystalline semiconductor film, semiconductor device and display device
KR100470021B1 (en) Method for crystallizing of silicon and method for fabricating of Thin film transistor
JP2002118061A (en) Formation method of crystalline semiconductor film, semiconductor device, and display
JP2001176796A (en) Forming method of semiconductor film, and semiconductor device
JP3269730B2 (en) Method of manufacturing semiconductor substrate and method of manufacturing semiconductor device
JP4618957B2 (en) Crystalline silicon film forming method, semiconductor device, and display device
KR100366959B1 (en) crystallization method
JP2004071832A (en) Semiconductor film and its forming process, semiconductor device and display employing that semiconductor film
JP3266185B2 (en) Method for manufacturing polycrystalline semiconductor thin film
JP2002008978A (en) Method of forming semiconductor film, and semiconductor device and display

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20071106