JPS63180873A - Radar display system - Google Patents
Radar display systemInfo
- Publication number
- JPS63180873A JPS63180873A JP1357787A JP1357787A JPS63180873A JP S63180873 A JPS63180873 A JP S63180873A JP 1357787 A JP1357787 A JP 1357787A JP 1357787 A JP1357787 A JP 1357787A JP S63180873 A JPS63180873 A JP S63180873A
- Authority
- JP
- Japan
- Prior art keywords
- radar
- display
- signal
- video
- video signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 13
- 230000001360 synchronised effect Effects 0.000 abstract description 3
- 238000010408 sweeping Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 7
- 230000003111 delayed effect Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はレーダ表示方式関し、特にＰＰＩ（Ｐｕｌｓｅ
Ｐｏ５ｉｔｉｏｎ Ｉｎｄｉｃａｔｉｏｎ）表示方式
によるレーダビデオ信号と、このレーダビデオ信号に関
する関連情報とを時分割形式でミックス表示するレーダ
表示方式に関する。[Detailed Description of the Invention] [Industrial Application Field] The present invention relates to a radar display system, and particularly to a PPI (Pulse
The present invention relates to a radar display method that mixes and displays a radar video signal based on the Po5ition Indication display method and related information regarding the radar video signal in a time division format.
ＰＰＩ表示方式でレーダビデオ信号の表示を行ないつつ
ＰＰ■走査の戻シ時間（Ｒｅｔｒａｃｅ Ｔｉｍｅ ）
等の走査空き時間をオＵ用してデジタル表示信号をスト
ロークライティング方式でミックス表示するレーダ表示
方式は一般的に知られている。While displaying the radar video signal using the PPI display method, the PP Scan Retrace Time
A radar display method is generally known in which a digital display signal is mixed and displayed using a stroke writing method using the available scanning time.
第２図は従来のミックス表示形成によるレーダ表示方式
の時分割表示説明図である。FIG. 2 is an explanatory diagram of time-division display of a radar display method using conventional mixed display formation.
第２図の表示状態Ａｒ１ＰＰＩ表示すべきレーダビデオ
信号の表示区間でおり、Ｘ偏向信号およびＸ偏向信号は
それぞれレーダビデオ信号表示区間におけるＰＰＩ掃引
信号のＸＹ偏向成分をあられす。この様な表示区間Ａで
は所定の方位刻みごとのＰＰＩ掃引に対すゐ輝度変調と
いう形式でレーダビデオ信号が表示される。これら表示
区間Ａｒｉ空時間帯Ｂを介して隣接している。前述した
デジタル表示信号はこの空時間としての表示区間Ｂが利
用され、表示区間Ａ、Ｂの使い分けにより時分割ミック
ス表示が行なわれている。第２図に示す表示区間Ｂの波
形はデジタル信号を表示するための掃引波形の例を示す
。The display state Ar1 in FIG. 2 is the display section of the radar video signal to be displayed. In such display section A, the radar video signal is displayed in the form of brightness modulation with respect to PPI sweep at predetermined azimuth increments. These display sections Ari are adjacent to each other via the free time zone B. The above-mentioned digital display signal utilizes the display section B as the empty time, and time-division mixed display is performed by using the display sections A and B properly. The waveform of display section B shown in FIG. 2 shows an example of a sweep waveform for displaying a digital signal.
上述した従来のこの種のミックス表示形式を利用するレ
ーダ表示方式には次の如き問題点がある。The conventional radar display method using this type of mixed display format described above has the following problems.
すなわち、表示区間Ｂを利用して表示されるデジタル表
示信号は、表示時間がＰＰＩ表示区間Ａに比して短いた
め表示容量に著しい制限があった。That is, since the display time of the digital display signal displayed using the display section B is shorter than that of the PPI display section A, the display capacity is significantly limited.
本発明の方式ｒｉＰＰＩ方式で表示すべきレーダ信号と
このレーダビデオ信号に関するデジタル表示情報とをそ
れぞれ特定の占有時間帯に時分割してミックス表示する
レーダ方式において、レーダ指示器の中心附近のＰＰＩ
スイープが密集している部分では、ＰＰＩスィーブを間
引し、ＰＰＩ表示時間帯の間引かれた期間ではデジタル
表示信号を表示する手段を備えて構成される。In a radar system in which a radar signal to be displayed and digital display information regarding this radar video signal are time-divisionally mixed and displayed in a specific occupied time zone by the riPPI system of the present invention, the PPI near the center of the radar indicator
In a portion where sweeps are concentrated, the PPI sweep is thinned out, and a means is provided for displaying a digital display signal during the thinned out period of the PPI display time zone.
次に図面を参照して本発明の詳細な説明する。 Next, the present invention will be described in detail with reference to the drawings.
第１図は本発明の一実施例のブロック図であり、ビデオ
メモリ回路１．ビデオ切替制御回路２．加算為３．切替
回路４等で構成され、レーダ本体装置１０とレーダ表示
装置２０を伴記して示す。FIG. 1 is a block diagram of an embodiment of the present invention, in which a video memory circuit 1. Video switching control circuit 2. For addition 3. It is composed of a switching circuit 4 and the like, and is shown with a radar main unit 10 and a radar display device 20.
ビデオメモリ１ｒｌ：レーダビデオ信号を受信しビデオ
の書込み、読出しを同期信号にもとづき、ＰＰＩ掃引毎
に、交互に行なう。第３図ｒｉ第１図の実施例における
ミックス表示形式によるレーダ表示方式の時分割表示説
明図である。第３図に示すたの間レーダビデオ信号はビ
デオメモリに書込まれ、同期信号の発生期間中に書込ま
れたレーダビデオ信号を読み出す。レーダビデオ信号の
書込み。Video memory 1rl: Receives radar video signals and writes and reads videos alternately for each PPI sweep based on a synchronization signal. FIG. 3 is an explanatory diagram of time-division display of a radar display method using a mixed display format in the embodiment of FIG. 1; The temporary radar video signal shown in FIG. 3 is written to the video memory, and the radar video signal written during the generation period of the synchronization signal is read out. Writing radar video signals.
読出しｒｉＰＰＩ掃引毎に交互に行なうため読出された
レーダビデオ信号ｒ［ＰＰＩ掃引遅延された遅延ビデオ
となる。The readout radar video signal r[PPI sweep is delayed because the readout ri is performed alternately for each PPI sweep.
この遅処ビデオは、第３図の区間りで、デジタル信号表
示のために振向けられた区間Ｅの間のレーダビデオ信号
であり、表示情報の減少を防止するため、加算器３でｌ
掃引後のレーダビデオ信号と加算され、ビデオ表示信号
として第３図の区間Ａで表示される。This delayed video is the radar video signal during the section E shown in FIG. 3, which is directed for digital signal display.
It is added to the radar video signal after the sweep and displayed as a video display signal in section A of FIG.
ビデオ表示信号は、切替回路２に送られデジタル表示信
号と共に、切替信号の制御のもとに第３図に示す如くタ
イミングで切替出力され、レーダ表示装置２０に供給さ
れる。レーダ表示装置２０でｒｔ第３図に示す区間人及
びＣでビデオ表示信号をＰＰＩ方式で表示し、区間Ｂ及
びＤでデジタル表示信号を表示する。ビデオ切替制御回
路は、第３図に示すようＶｃＰＰＩ掃引に同期したビデ
オ切替信号から前述の同期信号及び切替信号を発生。The video display signal is sent to the switching circuit 2, and together with the digital display signal, the video display signal is switched and outputted at the timing shown in FIG. 3 under the control of the switching signal, and is supplied to the radar display device 20. The radar display device 20 displays a video display signal using the PPI method in sections rt and C shown in FIG. 3, and displays a digital display signal in sections B and D. The video switching control circuit generates the above-mentioned synchronization signal and switching signal from the video switching signal synchronized with the VcPPI sweep as shown in FIG.
制御する。Control.
以上説明したように本発明は、ＰＰＩ方式で表示するレ
ーダビデオ信号とこのレーダビデオ信号に関するデジタ
ル表示情報とを時分割方式でミックス表示するレーダ表
示方式において、レーダ表示装置のスィーブが集中する
スイープ中心附近で＝ ５−
はレーダビデオ信号の表示時間の１部をデジタル表示信
号の表示用として充当する手段と充当された期間のレー
ダビデオ信号を一時記憶し、次のＰＰＩ掃引時に読出し
たレーダビデオ信号をレーダビデオ信号に加算し表示で
きる手段を備えることによシ、レーダビデオ情報量を低
下することなしにデジタル表示信号の表示容量を増大で
きる効果がある。As explained above, the present invention is applicable to a radar display system in which a radar video signal displayed in the PPI system and digital display information regarding this radar video signal are mixed and displayed in a time-sharing system. In the vicinity = 5- means to allocate a part of the display time of the radar video signal to the display of the digital display signal, temporarily store the radar video signal of the allocated period, and read out the radar video signal at the time of the next PPI sweep. By providing means for adding and displaying the radar video signal to the radar video signal, it is possible to increase the display capacity of the digital display signal without reducing the amount of radar video information.
第１図は本発明の一実施例の１０ツク図、第２図は従来
のミックス表示形式によるレーダ表示方式の時分割表示
説明図、第３図は第１図の実施例におけるミックス表示
形式によるレーダ表示方式の時分割説明図である。
１・・・・・・ビデオメモリ、２・・・・・・ビデオ切
替制御回路、３・・・・・・加算器、４・・・・・・切
替回路、１０・・・・・・レーダ装置本体、２０・・・
・・・レーダ表示装置。
＝；、、６−Fig. 1 is a 10-step diagram of an embodiment of the present invention, Fig. 2 is an explanatory diagram of time-division display of a radar display method using a conventional mixed display format, and Fig. 3 is a diagram showing a mixed display format in the embodiment of Fig. 1. It is a time division explanatory diagram of a radar display method. 1... Video memory, 2... Video switching control circuit, 3... Adder, 4... Switching circuit, 10... Radar Device body, 20...
...Radar display device. =;,,6-
Claims (1)
デオ信号に関するデジタル表示情報とをそれぞれ特定の
占有時間帯に時分割してミックス表示するレーダ表示方
式において、レーダ表示装置のスイーブが集中するスイ
ーブ中心附近ではレーダビデオ信号の表示時間の１部を
デジタル信号の表示時間に充当する手段と、充当された
レーダビデオ信号表示期間のレーダビデオ信号を１時記
憶し１時記憶したレーダビデオ信号を次のＰＰＩ掃引時
にレーダビデオ信号と加算する手段とを備えたことを特
徴とするレーダ表示方式。In a radar display method in which a radar video signal displayed using the PPI method and digital display information related to this radar video signal are displayed in a time-divided manner in a time-divided manner during specific occupied time periods, the area near the center of the sweep where the sweep of the radar display device is concentrated is A means for allocating a part of the display time of the radar video signal to the display time of the digital signal, a means for storing the radar video signal of the allocated radar video signal display period for one hour, and performing the next PPI sweep of the radar video signal stored for one hour. A radar display system characterized by comprising means for adding the radar video signal.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1357787A JPS63180873A (en) | 1987-01-22 | 1987-01-22 | Radar display system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1357787A JPS63180873A (en) | 1987-01-22 | 1987-01-22 | Radar display system |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63180873A true JPS63180873A (en) | 1988-07-25 |
Family
ID=11837020
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1357787A Pending JPS63180873A (en) | 1987-01-22 | 1987-01-22 | Radar display system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63180873A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004333376A (en) * | 2003-05-09 | 2004-11-25 | Mitsubishi Electric Corp | Image display device |
-
1987
- 1987-01-22 JP JP1357787A patent/JPS63180873A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004333376A (en) * | 2003-05-09 | 2004-11-25 | Mitsubishi Electric Corp | Image display device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4148070A (en) | Video processing system | |
| US4796089A (en) | Television receiver display apparatus having multi-image display capability | |
| US4121250A (en) | Flicker free scan conversion system | |
| KR960003439B1 (en) | Display processor | |
| MY114906A (en) | Method and apparatus for displaying two video pictures simultaneously | |
| JPS63180873A (en) | Radar display system | |
| US3925606A (en) | Scan conversion apparatus | |
| US5421332A (en) | Ultrasound imaging device in medicine displaying freeze-frame without flickering | |
| US4397008A (en) | Echo sounder with CRT display | |
| JPS6345098Y2 (en) | ||
| JPS5919504Y2 (en) | television receiver | |
| JP3098196B2 (en) | Ultrasound diagnostic equipment | |
| JPH0470797A (en) | Image signal composition device | |
| JPS6210392B2 (en) | ||
| US4710773A (en) | Data converter for a pulse radar apparatus | |
| JPH0833716B2 (en) | Video signal converter | |
| JPS6115685B2 (en) | ||
| JP3825831B2 (en) | Moving image receiving apparatus and control method | |
| JPS6240021B2 (en) | ||
| KR960012488B1 (en) | Scan converter for digital video processor | |
| KR0127133B1 (en) | Retimed memory switching circuit for digital radar | |
| JPS639292A (en) | Scanning conversion circuit | |
| JPS6327504Y2 (en) | ||
| JPH1188826A (en) | Picture compositing device | |
| SU1525726A1 (en) | Device for display of graphic information on cathode-ray tube screen |