JPS6210392B2 - - Google Patents

Info

Publication number
JPS6210392B2
JPS6210392B2 JP1947679A JP1947679A JPS6210392B2 JP S6210392 B2 JPS6210392 B2 JP S6210392B2 JP 1947679 A JP1947679 A JP 1947679A JP 1947679 A JP1947679 A JP 1947679A JP S6210392 B2 JPS6210392 B2 JP S6210392B2
Authority
JP
Japan
Prior art keywords
read
memory
freezing
monitor
buffer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP1947679A
Other languages
Japanese (ja)
Other versions
JPS55112584A (en
Inventor
Ichiro Sato
Shigeru Sato
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Priority to JP1947679A priority Critical patent/JPS55112584A/en
Publication of JPS55112584A publication Critical patent/JPS55112584A/en
Publication of JPS6210392B2 publication Critical patent/JPS6210392B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01SRADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S7/00Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
    • G01S7/52Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S15/00
    • G01S7/52017Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S15/00 particularly adapted to short-range imaging
    • G01S7/52053Display arrangements
    • G01S7/52057Cathode ray tube displays

Description

【発明の詳細な説明】 本発明は、超音波診断等に用いられる超音波映
像装置に関するものである。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an ultrasound imaging device used for ultrasound diagnosis and the like.

この種の超音波映像装置における超音波エコー
のBモード像の表示はX―Yモニタあるいはテレ
ビジヨン(以下「TV」と称する)モニタを使用
して行なわれており、フリージング(静止像)表
示法が各モニタについてそれぞれ独立して開発さ
れた。これは、X―Yモニタは超音波の走査(走
査時間)に合わせてXおよびY軸の各掃引時間を
規定し、これにZ(輝度)信号として超音波エコ
ー信号を同期させて入力すればよいのに対し、
TVモニタは全く独独立の掃引時間を有しており
特に水平掃引時間は、一般には63.5〔μS〕であ
つて、一般的な超音波走査の1走査時間200〜300
〔μS〕の数分の一に相当するため、そのままで
は所望の表示像を得ることができず、超音波エコ
ー信号を一旦1画面分のメモリに格納しTVモニ
タの走査時間に合せてメモリから読み出す必要が
あり、表示方式の基本が異なることに起因してい
る。なお、X―Yモニタにおいてもフリージング
像を表示する場合には、一画面分のメモリが必要
となる。また、X―YモニタによるBモード像表
示およびTVモニタによるBモード像表示はそれ
ぞれ一長一短であり、撮像対象および撮像条件に
よつてX―Yモニタの方が適する場合とTVモニ
タの方が適する場合とがある。
In this type of ultrasound imaging device, the B-mode image of the ultrasound echo is displayed using an X-Y monitor or a television (hereinafter referred to as "TV") monitor, and a freezing (still image) display method is used. were developed independently for each monitor. This can be done by defining the X- and Y-axis sweep times in accordance with the ultrasonic scanning (scanning time) of the X-Y monitor, and synchronizing and inputting the ultrasonic echo signal as a Z (luminance) signal to this. Good, but
TV monitors have completely independent sweep times, and the horizontal sweep time in particular is generally 63.5 [μS], compared to 200 to 300 times one scan time of a typical ultrasound scan.
Since it corresponds to a fraction of [μS], it is not possible to obtain the desired display image as it is, so the ultrasonic echo signal is temporarily stored in memory for one screen and then transferred from memory according to the scanning time of the TV monitor. This is due to the fact that it is necessary to read out the information, and the basic display methods are different. Note that when displaying a freezing image on an XY monitor, a memory for one screen is required. In addition, B-mode image display using an X-Y monitor and B-mode image display using a TV monitor each have their advantages and disadvantages, and depending on the imaging target and imaging conditions, there are cases where the X-Y monitor is more suitable and cases where the TV monitor is more suitable. There is.

したがつて、X―YモニタおよびTVモニタの
両方について静止像表示が可能でしかも一画面分
のメモリがメモリ節約のために共通に使用できる
装置が最も好ましいと考えられる。
Therefore, it is considered most desirable to have a device that is capable of displaying still images on both the XY monitor and the TV monitor, and in which the memory for one screen can be shared in order to save memory.

第1図は、従来のX―Yモニタを使用した場合
の表示回路の一例の構成を示すものである。1は
A/D(アナログ―デイジタル)変換器、2は1
画面分の記憶容量を持つメモリ、3はD/A(デ
イジタル―アナログ)変換器、4はタイミング制
御回路であり、SW1はタイミング制御回路4に
よりモード切換に応動して切換操作される切換ス
イツチである。
FIG. 1 shows the configuration of an example of a display circuit when a conventional XY monitor is used. 1 is an A/D (analog-digital) converter, 2 is 1
3 is a D/A (digital-analog) converter, 4 is a timing control circuit, and SW 1 is a changeover switch operated by the timing control circuit 4 in response to mode switching. be.

この第1図の構成における動作を以下に述べ
る。
The operation of the configuration shown in FIG. 1 will be described below.

図示されていない超音波送受信走査部で得られ
適当に増幅された超音波エコー信号AEはリアル
タイム表示モードの場合はスイツチSW1が図示
のようにa側に切換えられた状態にあるため、そ
のまま最終的なZ信号としての出力OZとなり、
やはり図示されていないX―Yモニタ上にリアル
タイムの超音波エコーによるBモード像を形成す
る。
In the real-time display mode, the ultrasonic echo signal AE obtained by the ultrasonic transmitting/receiving scanning unit (not shown) and amplified appropriately is sent to the final state as it is because the switch SW1 is in the state of being switched to side a as shown in the figure. The output OZ is as a Z signal,
A B-mode image is formed by real-time ultrasonic echoes on an XY monitor (also not shown).

次に、フリージング像表示モードの場合を説明
する。すなわち、リアルタイム表示モードにおい
てフリージング制御信号FRがタイミング制御回
路4に与えられると、タイミング制御回路4はフ
リージング制御信号FRをフリージング要求とみ
なし、その直後の1フレームの超音波エコー信号
AEをデイジタル化してメモリ2に書き込むべく
コントロール信号CMを発生させ、このコントロ
ール信号CMに同期してメモリ書き込みクロツク
WCがA/D変換器1を駆動し、メモリ2に順次
デイジタル化した超音波エコー信号(エコー像デ
ータ)を格納する。そして、次のフレームから
は、フリージング像表示を行なうため、メモリ2
は、読み出しだけとなる。その際、スイツチSW
1は、タイミング制御回路4により制御されて図
示b側つまりD/A変換器3側に切り換えられ
る。この後、フリージング制御信号FRが再度入
力されるとタイミング制御回路4は、これをフリ
ージング解除とみなしスイツチSW1を再びa側
に切換え、リアルタイム表示モードに戻す。この
ような動作によりリアルタイム表示モードに戻
す。このような動作によりリアルタイム表示、静
止像表示の制御が行なわれる。
Next, the case of freezing image display mode will be explained. That is, when the freezing control signal FR is given to the timing control circuit 4 in the real-time display mode, the timing control circuit 4 regards the freezing control signal FR as a freezing request, and displays the ultrasonic echo signal of one frame immediately after that.
A control signal CM is generated in order to digitize AE and write it into memory 2, and a memory write clock is generated in synchronization with this control signal CM.
The WC drives the A/D converter 1 and sequentially stores digitized ultrasonic echo signals (echo image data) in the memory 2. From the next frame, memory 2 is used to display the freezing image.
can only be read. At that time, switch SW
1 is controlled by the timing control circuit 4 and switched to the b side shown in the figure, that is, the D/A converter 3 side. Thereafter, when the freezing control signal FR is input again, the timing control circuit 4 considers this to be a cancellation of freezing and switches the switch SW1 to the a side again to return to the real-time display mode. This operation returns to real-time display mode. Through such operations, real-time display and still image display are controlled.

第2図a〜gは上述の従来のX―Yモニタによ
る表示回路のタイムチヤートであり、それぞれ、
aは超音波ビーム走査の奇数フイールド(この場
合超音波送受信走査部における超音波ビーム走査
にはインタレース走査が用いられているものとす
る)同期信号OS,bは同偶数フイールド同期信
号ES,cは超音波ビーム走査において各単位パ
ルス超音波ビームを発生するタイミングを決定す
るレート信号RT,dはフリージング制御信号
FR,eはメモリ制御用のコントロール信号
CM,fはメモリ書込みクロツクWC,gはメモ
リ読出しクロツクRCを示している。奇数フイー
ルド同期信号OS、偶数フイールド同期信号ES、
レート信号RTおよびフリージング制御信号FRは
いずれもタイミング制御回路4に入力される信号
であり、コントロール信号CM、メモリ書込みク
ロツクWCおよびメモリ読出しクロツクRCはタ
イミング制御回路4から出力されそれぞれメモリ
2、A/D変換器1およびD/A変換器3に与え
られる信号である。
FIGS. 2a to 2g are time charts of the display circuit using the conventional XY monitor described above, and are respectively
a is the odd field synchronization signal OS of ultrasonic beam scanning (assuming that interlaced scanning is used in the ultrasonic beam scanning in the ultrasonic transmitter/receiver scanning section), b is the even field synchronization signal ES, c is the rate signal RT that determines the timing of generating each unit pulse ultrasound beam in ultrasound beam scanning, and d is the freezing control signal
FR, e are control signals for memory control
CM, f indicates a memory write clock WC, and g indicates a memory read clock RC. Odd field synchronization signal OS, even field synchronization signal ES,
Both the rate signal RT and the freezing control signal FR are signals input to the timing control circuit 4, and the control signal CM, memory write clock WC, and memory read clock RC are output from the timing control circuit 4 and are input to the memory 2, A/C, respectively. This is a signal given to the D converter 1 and the D/A converter 3.

本発明は、上述した事情に基づいてなされたも
ので、Bモード像を表示するに当り、1画面分の
メモリを共用し、フリージング画像をX―Yモニ
タおよびTVモニタに同時に表示し得る超音波映
像装置を提供することを目的としている。
The present invention has been made based on the above-mentioned circumstances, and is an ultrasonic wave capable of displaying a B-mode image by sharing memory for one screen and simultaneously displaying a freezing image on an XY monitor and a TV monitor. The purpose is to provide video equipment.

以下、図面を参照して本発明の一実施例を説明
する。
Hereinafter, one embodiment of the present invention will be described with reference to the drawings.

第3図において、A/D変換器1、メモリ2、
およびスイツチSW1は第1図の場合に準ずる構
成であるので、その詳細な説明を省略する。3―
1,3―2は第1図に示したD/A変換器3と略
同様の機能を有しそれぞれX―Yモニタ用、TV
モニタ用として用いられる第1,第2のD/A変
換器、6―1,6―2はシフトレジスタあるいは
RAMを用いて構成したメモリ2の読出し用の読
出しバツフア、7はタイミング制御回路、8は
TV同期信号発生回路である。SW4はタイミン
グ制御回路7によりTVの水平同期信号に同期し
て切換制御されメモリ2の出力を読出しバツフア
6―1および6―2に交互に切換接続するスイツ
チ、SW5は同様にタイミング制御回路7により
TV水平同期信号に同期して切換制御され読出し
バツフア6―1および6―2のうちスイツチSW
4で選択されていない側の出力をD/A変換器3
―2に接続するスイツチである。なお、OZ1お
よびOZ2はそれぞれX―YモニタおよびTVモニ
タ用のZ信号としての出力を示す。
In FIG. 3, an A/D converter 1, a memory 2,
Since the switch SW1 and the switch SW1 have a configuration similar to that shown in FIG. 1, a detailed explanation thereof will be omitted. 3-
1 and 3-2 have almost the same functions as the D/A converter 3 shown in Fig. 1, and are used for X-Y monitor and TV, respectively.
The first and second D/A converters 6-1 and 6-2 used for monitoring are shift registers or
A read buffer for reading memory 2 configured using RAM, 7 a timing control circuit, 8 a read buffer for reading memory 2;
This is a TV synchronization signal generation circuit. SW4 is a switch controlled by the timing control circuit 7 to read out the output of the memory 2 and alternately connect it to the buffers 6-1 and 6-2, and SW5 is controlled by the timing control circuit 7 in synchronization with the horizontal synchronizing signal of the TV.
The switch SW of the read buffers 6-1 and 6-2 is switched and controlled in synchronization with the TV horizontal synchronization signal.
The output of the side not selected in 4 is sent to D/A converter 3.
This is a switch that connects to -2. Note that OZ1 and OZ2 indicate outputs as Z signals for an XY monitor and a TV monitor, respectively.

9はメモリ2の内容をlケ一括して読み出すた
めの補助バツフア、10―1,10―2はX―Y
モニタ用の読出しバツフア、SW6はタイミング
制御回路7によりレート信号RTに同期して切換
制御されメモリ2の出力を読出しバツフア10―
1および10―2に交互に接続するスイツチ、
SW7は同様にタイミング制御回路7によりレー
ト信号RTに同期して切換制御され読出しバツフ
ア10―1および10―2のうちスイツチSW6
で選択されていない側の出力をD/A変換器3―
1に接続するスイツチである。
9 is an auxiliary buffer for reading out the contents of memory 2 at once; 10-1 and 10-2 are X-Y
A read buffer for monitoring, SW6, is switched and controlled by the timing control circuit 7 in synchronization with the rate signal RT, and reads out the output of the memory 2.
A switch connected alternately to 1 and 10-2,
Similarly, SW7 is switched and controlled by the timing control circuit 7 in synchronization with the rate signal RT, and is the switch SW6 of the read buffers 10-1 and 10-2.
The output of the side not selected by D/A converter 3-
This is a switch that connects to 1.

また、第4図a〜hは上記構成におけるタイミ
ングチヤートであり、それぞれ、aはレート信号
RT、bはメモリ2から読出しバツフア10―1
への出力BI1、cは読出しバツフア10―1の
出力BO1、dはメモリ2から読出しバツフア1
0―2への出力BI2、eは読出しバツフア10
―2の出力BO2、fはTV同期信号発生回路8か
ら発生するTV水平同期信号HS、gは読出しバツ
フア6―1の出力RO1、hは読出しバツフア6
―2の出力RO2の各タイミングを示す波形図で
ある。
In addition, FIGS. 4a to 4h are timing charts in the above configuration, and in each case, a is a rate signal.
RT, b is read buffer 10-1 from memory 2
Output BI1 to BI1, c is output BO1 of read buffer 10-1, d is read buffer 1 from memory 2
Output BI2 to 0-2, e is read buffer 10
-2 output BO2, f is the TV horizontal synchronization signal HS generated from the TV synchronization signal generation circuit 8, g is the output RO1 of the read buffer 6-1, h is the read buffer 6
FIG. 2 is a waveform diagram showing each timing of output RO2 of -2.

このような構成において、補助バツフア9はメ
モリ2の内容をlケ一括して読出すため、メモリ
2の読出し回数は、1水平走査当りm/lとな
る。補助バツフア9に読込まれたデータは高速で
読出しバツフア6―1あるいは、6―2に格納さ
れる。この後のタイミングについては上述した通
りである。またX―Yモニタに関しては、1レー
ト期間中(帰線時間を含む)に第4図b,dに示
す信号BI1あるいはBI2のタイミングで読出し
バツフア10―1,10―2にデータが書き込ま
れ、同図c,eに示す信号BO1あるいはBO2の
タイミングで読出しバツフア10―1,10―2
からデータが読み出される。このように補助バツ
フア9を使用することによりメモリ2からの読出
し回数を1/lに、読出しバツフア10―1,1
0―2を使用することによつて、レート信号RT
のレートパルス幅をT0、帰線期間をT1とした場
合メモリの読出しサイクルタイムをT0/nから
T0+T1/nに軽減することができる。この場合
におけるメモリ2からのデータ読出しは、第5図
a〜cにタイミングチヤートを示すように、TV
同期信号発生回路8からタイミング制御回路7に
与えられる基本クロツクCL〔第5図a〕に基づ
いて、読出しバツフア10―1あるいは10―2
への読出しタイミングBB〔第5図b〕と補助バ
ツフア9への読出しタイミングRA〔第5図c〕
とが重複しないように選定する必要がある。
In such a configuration, since the auxiliary buffer 9 reads l contents of the memory 2 at once, the number of times the memory 2 is read is m/l per horizontal scan. The data read into the auxiliary buffer 9 is stored in the read buffer 6-1 or 6-2 at high speed. The subsequent timing is as described above. Regarding the XY monitor, data is written to the read buffers 10-1 and 10-2 at the timing of the signal BI1 or BI2 shown in FIGS. 4b and 4d during one rate period (including retrace time). The read buffers 10-1 and 10-2 are read at the timing of the signal BO1 or BO2 shown in c and e of the same figure.
Data is read from. By using the auxiliary buffer 9 in this way, the number of reads from the memory 2 can be reduced to 1/l, and the read buffers 10-1, 1
By using 0-2, the rate signal RT
If the rate pulse width is T 0 and the retrace period is T 1 , the memory read cycle time is T 0 /n.
It can be reduced to T 0 +T 1 /n. In this case, reading data from the memory 2 is performed as shown in the timing charts of FIGS. 5a to 5c.
Based on the basic clock CL [FIG. 5a] given from the synchronization signal generation circuit 8 to the timing control circuit 7, the read buffer 10-1 or 10-2
Read timing BB to the auxiliary buffer 9 [Fig. 5 b] and read timing RA to the auxiliary buffer 9 [Fig. 5 c]
It is necessary to select so that there is no overlap between the two.

以上詳述したように、本発明は、メモリ部が1
つであつても、X―Yモニタ及びTVモニタ用の
バツフアを、メモリ部とそれぞれのD/A変換器
との間に設けることにより、しかも重複しないタ
イミングでそれぞれのバツフアに供給することに
より、異なる表示走査時間を持つX―Yモニタ及
びTVモニタに同時に表示できるという効果があ
る。
As described in detail above, the present invention provides a memory unit with one
Even if the XY monitor and TV monitor This has the advantage that it can be displayed simultaneously on an XY monitor and a TV monitor that have different display scanning times.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は従来装置の一例の構成を示すブロツク
ダイアグラム、第2図a〜gは同例を説明するた
めのタイミングチヤート、第3図は本発明の一実
施例の構成を示すブロツクダイアグラム、第4図
a〜gおよび第5図a〜cは同実施例を説明する
ためのタイミングチヤートである。 1…A/D変換器、2…メモリ、3―1…第1
のD/A変換器、3―2…第2のD/A変換器、
6―1,6―2,10―1,10―2…読出しバ
ツフア、7…タイミング制御回路、8…テレビジ
ヨン同期信号発生回路、9…補助バツフア。
FIG. 1 is a block diagram showing the configuration of an example of a conventional device; FIGS. 2 a to g are timing charts for explaining the same example; FIG. 3 is a block diagram showing the configuration of an embodiment of the present invention; 4a to 4g and 5a to 5c are timing charts for explaining the same embodiment. 1...A/D converter, 2...memory, 3-1...first
D/A converter, 3-2... second D/A converter,
6-1, 6-2, 10-1, 10-2...read buffer, 7...timing control circuit, 8...television synchronization signal generation circuit, 9...auxiliary buffer.

Claims (1)

【特許請求の範囲】[Claims] 1 超音波フリージング画像を記録したメモリ部
と、このメモリ部に記録したフリージング画像を
それぞれ重複しない第1,第2のタイミングで読
み出すタイミング制御部と、この第1のタイミン
グで読出されたフリージング画像を交互に書込む
第1,第2の読出しバツフアと、この第1,第2
の読出しバツフアのうち書込みが行なわれていな
い方のバツフアからレートパルスに同期してフリ
ージング画像を読出してD/A変換する第1の
D/A変換器と、前記第2のタイミングで読出さ
れたフリージング画像を一旦書込む補助バツフア
メモリと、この補助バツフアメモリに書込まれた
フリージング画像を交互に読出して書込む第3,
第4の読出しバツフアと、この第3,第4の読出
しバツフアのうち書込みが行なわれていない方の
バツフアからTVモニタの水平同期信号に同期し
てフリージング画像を読み出してD/A変換する
第2のD/A変換器とを具備したことを特徴とす
る超音波映像装置。
1. A memory section that records ultrasonic freezing images, a timing control section that reads out the freezing images recorded in this memory section at first and second timings that do not overlap, and a timing control section that reads out the freezing images that are read out at the first timing. The first and second read buffers are written alternately, and the first and second read buffers are
A first D/A converter reads out the frozen image from the buffer to which writing has not been performed out of the read buffers in synchronization with the rate pulse, and performs D/A conversion of the frozen image; An auxiliary buffer memory for temporarily writing the freezing image, and a third buffer memory for alternately reading and writing the freezing image written to this auxiliary buffer memory.
A fourth read buffer and a second read buffer that reads the freezing image from the third and fourth read buffers to which writing is not being performed in synchronization with the horizontal synchronization signal of the TV monitor and performs D/A conversion. An ultrasound imaging device comprising: a D/A converter.
JP1947679A 1979-02-21 1979-02-21 Ultrasonic video unit Granted JPS55112584A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1947679A JPS55112584A (en) 1979-02-21 1979-02-21 Ultrasonic video unit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1947679A JPS55112584A (en) 1979-02-21 1979-02-21 Ultrasonic video unit

Publications (2)

Publication Number Publication Date
JPS55112584A JPS55112584A (en) 1980-08-30
JPS6210392B2 true JPS6210392B2 (en) 1987-03-05

Family

ID=12000377

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1947679A Granted JPS55112584A (en) 1979-02-21 1979-02-21 Ultrasonic video unit

Country Status (1)

Country Link
JP (1) JPS55112584A (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57171206A (en) * 1981-04-14 1982-10-21 Yokogawa Hokushin Electric Corp Displaying method for picture of ultrasonic diagnosing device
JPS5941408U (en) * 1982-09-07 1984-03-16 株式会社日立メデイコ medical image display device
US4608868A (en) * 1985-03-22 1986-09-02 Sri International Ultrasonic reflex transmission imaging method and apparatus

Also Published As

Publication number Publication date
JPS55112584A (en) 1980-08-30

Similar Documents

Publication Publication Date Title
US4649927A (en) Real time display of an ultrasonic compound image
JPS6257345B2 (en)
JP2823256B2 (en) Ultrasound diagnostic equipment
US4257256A (en) Ultrasonic cross-sectional imaging apparatus
JPS6210392B2 (en)
EP0254440B1 (en) Data handling apparatus
JPH06169888A (en) Electronic endoscope system
JPH039738A (en) Ultrasonic diagnostic apparatus
JPH0143276B2 (en)
JPH0228870B2 (en)
JP3098196B2 (en) Ultrasound diagnostic equipment
JPS633617B2 (en)
JPS6240021B2 (en)
JPH069620Y2 (en) Ultrasonic diagnostic equipment
JPH06209936A (en) Ultrasonic observation device
JPH0419509Y2 (en)
JPS631049B2 (en)
JPH0337193B2 (en)
JP3298232B2 (en) Ultrasound diagnostic equipment
JPH07397A (en) Ultrasonic diagnostic system
JPS62189054A (en) Ultrasonic diagnostic apparatus
JPH0197441A (en) Ultrasonic diagnostic apparatus
JP2888583B2 (en) Ultrasound diagnostic equipment
JPS62286448A (en) Ultrasonic diagnostic apparatus
JPH10192274A (en) Ultrasonographic device