JPS63178529A - Resist pattern forming method - Google Patents

Resist pattern forming method

Info

Publication number
JPS63178529A
JPS63178529A JP896287A JP896287A JPS63178529A JP S63178529 A JPS63178529 A JP S63178529A JP 896287 A JP896287 A JP 896287A JP 896287 A JP896287 A JP 896287A JP S63178529 A JPS63178529 A JP S63178529A
Authority
JP
Japan
Prior art keywords
resist
layer
mixed
layer resist
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP896287A
Other languages
Japanese (ja)
Inventor
Yoshio Ito
由夫 伊東
Yasue Tsujii
辻井 康恵
Hiroshi Otsuka
博 大塚
Yasuhiro Tanaka
康浩 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Miyazaki Oki Electric Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Miyazaki Oki Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=11707296&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JPS63178529(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Oki Electric Industry Co Ltd, Miyazaki Oki Electric Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP896287A priority Critical patent/JPS63178529A/en
Publication of JPS63178529A publication Critical patent/JPS63178529A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To obtain an excellent resist pattern by treating a lower layer resist by a developer, into which a liquid having solubility to an upper layer resist is mixed, when an upper-layer resist pattern is transferred to the lower layer resist. CONSTITUTION:When an ultraviolet beam positive type resist 23 is applied onto a foundation film to be etched 22 with a stepped section 21 and flattened and a resist 24 is superposed, a mixed layer 25 is formed on the interface. The upper layer resist 24 is patterned, the whole surface is irradiated with far ultraviolet rays 26 as the mixed layer 25 in an exposed section is left as it is, and a lower layer resist 23 in a section in which there is no upper layer resist 24 is exposed. When the layer 23 is treated with the developer of the lower layer resist 23 into which a liquid having solubility to the upper layer resist 24 is mixed, the mixed layer 25 is also removed, and the pattern of the upper layer resist 24 is transferred to the lower layer resist, thus completing an etching mask for the foundation film 22. According to the method, an excellent resist pattern can be shaped without O2 plasma treatment.

Description

【発明の詳細な説明】 (章業上の利用分野) この発明は、半導体装置製造プロセス中のホトリングラ
フィ工程での、P CM (Portable Con
for−mal Maak )多層レジストグロセスに
よるレジスト/ぐターン形成方法に関するものである。
[Detailed Description of the Invention] (Chapter Field of Application) The present invention is directed to the use of PCM (Portable Condenser) in the photolithography process in the semiconductor device manufacturing process.
Formal Maak) The present invention relates to a resist/gutter formation method using multilayer resist growth.

(従来の技術) 従来のこの種のレジストパターン形成方法を第2図を参
照して説明する。
(Prior Art) A conventional resist pattern forming method of this type will be explained with reference to FIG.

まず、第2図(&)に示すように、段差部11を有する
下地膜(被エツチング膜)12上に、表面を平担化する
ために第1レジスト13(PMMA:5000〜300
00λ)t−塗布する。次に、その上に第2レジスト1
4、具体的にはポジ形レジストを塗布する。この時、第
2レジスト14(以下、上層レジストと言う)と第1レ
ジスト13(以下、下層レジストと言う)との界面には
混合層15(インターレイヤー)が形成されてしまう。
First, as shown in FIG. 2 (&), a first resist 13 (PMMA: 5000-300
00λ)t-Apply. Next, apply a second resist 1 on top of that.
4. Specifically, apply a positive resist. At this time, a mixed layer 15 (interlayer) is formed at the interface between the second resist 14 (hereinafter referred to as upper layer resist) and the first resist 13 (hereinafter referred to as lower layer resist).

次に、上層レジスト14を79ターニングする。Next, the upper resist 14 is turned 79 times.

その後、該パターニングによシ露出した部分の混合層1
5を第211(b)に示すように、酸素プラズマを用い
たエツチング処理によシ除去する。
After that, the mixed layer 1 in the exposed part by the patterning is
5 is removed by etching using oxygen plasma as shown in 211(b).

その後、第2図(a)に示すように全面遠紫外光16(
λ=230〜270ntn)の照射を行い、上層レジス
ト14の存在しない個所の下層レジスト13の露光を行
う。さらに、この露光後、下層レジスト13の現像処理
を行い、第2図(d)に示すように上層レジスト14の
パターンを下層レジスト13に転写することによ〕、被
エツチング膜(下地膜12)のエツチングマスクとなる
レジスト/4ターンの形成を完了する。
After that, as shown in FIG. 2(a), the entire surface is exposed to deep ultraviolet light 16 (
λ=230 to 270 ntn) to expose portions of the lower resist 13 where the upper resist 14 does not exist. Furthermore, after this exposure, the lower resist 13 is developed and the pattern of the upper resist 14 is transferred to the lower resist 13 as shown in FIG. Complete the formation of a resist/four turns that will serve as an etching mask.

このよりなPCM多層レジストプロセスによると、パタ
ーン形成を行う上層レジスト14は、下層レジスト13
の存在によシ下地段差部11の影響を殆ど受けずに膜厚
が均一になるため、微細/#ターン形成の際の/々ター
ン線幅の制御性が著しく向上し、さらにホトリソプロセ
スでのマージンなどが向上する・ (発明が解決しようとする問題点) しかしながら、以上述べた従来の方法では、以下に述べ
る問題点を有している。つまシ、第2図(IL)の上層
レジスト14のパターン後、第2図(C)。
According to this more advanced PCM multilayer resist process, the upper layer resist 14 for pattern formation is the lower layer resist 13.
Because the film thickness becomes uniform with almost no influence from the underlying step portion 11, the controllability of the /////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////// “Turn line width during formation of fine/#///////////////////” pattern line width is significantly improved. (Problems to be Solved by the Invention) However, the conventional methods described above have the following problems. After patterning the upper layer resist 14 of FIG. 2 (IL), FIG. 2 (C).

(d)の転写工程に進む間に、混合層15の除去工程と
して酸素!2rマという真空技術を用いることで、ウェ
ハ1枚当シの処理能力の低下、真空系を有することによ
る装置スペースの拡大などを生じ、量産技術としてウェ
ハ処理の流れ作業化(ライン化)を行う際、装置構成の
複雑化および著しい作業性の低下を生じてしまうと言う
問題点があった。
While proceeding to the transfer step (d), the mixed layer 15 is removed using oxygen! The use of vacuum technology called 2RM reduces the processing capacity per wafer and expands the equipment space due to having a vacuum system, and as a mass production technology, wafer processing is made into an assembly line. However, there are problems in that the device configuration becomes complicated and workability is significantly reduced.

この発明は、以上述べたPCM多層レジストプロセスで
、酸素!、7ズマを用いることなしに、さらに工程を追
加することなしに混合層の除去を可能とし、さらに従来
のPCM多層レジストプロセスと同等の優れたレジスト
/4ターンの形成が可能となる新九なPCM多層レジス
トプロセスによるレジストパターン形成方法を提供する
ことを目的とする。
This invention uses the above-mentioned PCM multilayer resist process, and uses oxygen! , a new nine-layer technology that enables the removal of mixed layers without using 7ZM or additional steps, and also enables the formation of excellent resist/4 turns equivalent to the conventional PCM multilayer resist process. An object of the present invention is to provide a resist pattern forming method using a PCM multilayer resist process.

(問題点を解決するための手段) この発明は、PCM多層レジストプロセスにおいて、第
2レジスト(上層レジスト)のパターンを第2レジスト
(下層レジスト)に転写する際に、上層レジストに対し
て溶解性を有する液体を混合させ九現像液を用いて下層
レジストの現像処理を実施する。
(Means for Solving the Problems) The present invention provides a PCM multilayer resist process in which a pattern of a second resist (upper layer resist) is transferred to a second resist (lower layer resist). The lower resist layer is developed using a developer solution.

(作用) 上層レジストと下層レジスト間には両レジストの混合物
質からなる混合層が存在する。従来、この混合層は、上
層レジストのパターン化後、下層レジストの露光・現像
(パターン転写)前に酸素グラズマによシエッチング除
去していた。しかし、上記この発明のように、上層レジ
ストに対して溶解性を有する液体を混合された現像液を
用いて下層レジストの現像処理を行えば、前記現像液が
混合層に対しても溶解性を有するため、この下層レジス
トの現像時に、同時に、下層レジスト表面の混合層が除
去されるようになる。したがって、事前の酸素グラズマ
によるエツチング除去は不要となる。
(Function) A mixed layer made of a mixture of both resists exists between the upper resist and the lower resist. Conventionally, this mixed layer has been removed by etching using oxygen glazma after patterning the upper resist layer and before exposing and developing (pattern transfer) the lower resist layer. However, as in the present invention, if the lower resist is developed using a developer mixed with a liquid that is soluble in the upper resist, the developer also has solubility in the mixed layer. Therefore, when the lower resist is developed, the mixed layer on the surface of the lower resist is simultaneously removed. Therefore, there is no need to perform etching removal using oxygen glazma in advance.

(実施例) 以下この発明の一実施例を第1図を参照して説明する。(Example) An embodiment of the present invention will be described below with reference to FIG.

まず、第1図(IL)に示すように1段差部21を有す
る下地膜(被エツチング膜)22上に、表面を平担化す
る丸めに第2レジスト23 (PMMA ;5000〜
30000人)を塗布する。次に、その上に第2レジス
ト24、具体的には紫外光ポジ形レジストを12000
λ程度塗布する。この時、第2レジスト24(以下、上
層レジストと言5)と第2レジスト23(以下、下層レ
ジストと言う)との界面には、2400〜2500λ厚
程度の混合層25が形成される。
First, as shown in FIG. 1 (IL), a second resist 23 (PMMA; 5000~
30,000 people). Next, a second resist 24, specifically an ultraviolet light positive resist, is applied on top of it at a density of 12,000.
Apply about λ. At this time, a mixed layer 25 having a thickness of about 2400 to 2500λ is formed at the interface between the second resist 24 (hereinafter referred to as upper layer resist 5) and the second resist 23 (hereinafter referred to as lower layer resist).

次に、上層レジスト24t−ノ々ターニングする。Next, the upper resist 24t is turned.

その後、#バターニングによシ露出した部分の混合層2
5を残したまま、第1図(b)に示すように全面遠紫外
光26(λ冨230〜270nm)の照射を行い、上層
レジスト24の存在しない個所の下層レジスト23の露
光を行う。さらに、この露光後、セロソルブアセテート
またはメチルエチルケトンなどの上層レジスト24に対
する溶解性を有する液体を混合させた下層レジスト23
の現像液を用いて、咳下層レジスト23の現像処理を実
施する。
After that, mix layer 2 of the exposed part due to # buttering.
5, the entire surface is irradiated with deep ultraviolet light 26 (λ depth 230 to 270 nm) as shown in FIG. Furthermore, after this exposure, a lower resist 23 is mixed with a liquid having a solubility in the upper resist 24, such as cellosolve acetate or methyl ethyl ketone.
The cough lower layer resist 23 is developed using this developer.

すると、前記現像液が混合層25に対しても溶解性を有
するため、第1図(c)に示すように、下層レジスト2
3の露光部分とともに、その上部に存在する混合層25
も除去され、上層レジスト24のパターンが下層レジス
ト23に転写される。以上によシ、被エツチング膜(下
地膜22)のエツチングマスクとなるレジストパターン
の形成を完了する。
Then, since the developer has solubility also in the mixed layer 25, as shown in FIG. 1(c), the lower resist 2
Along with the exposed portion of No. 3, a mixed layer 25 exists on top of it.
is also removed, and the pattern of the upper resist 24 is transferred to the lower resist 23. With the above steps, the formation of a resist pattern that will serve as an etching mask for the film to be etched (base film 22) is completed.

このような方法において、下層レジスト現像液に混合さ
れるセルソルブアセテートなどの混合液の比率は、下層
レジスト23の分子量、上層レジスト24の分子量、固
形含有率、溶媒、下層レジスト23および上層レジスト
24各コーテイング後に施される熱処理(グリベーク)
、上層レジスト24のコーティングの際の動作シーケン
ス、上層レジスト24のノ々ターニング形成時の現像処
理後に施される熱処理(ポストベーク)などによフ、そ
の最適値は異なシ、要求されるグロセスにより定められ
る。
In such a method, the ratio of the mixed liquid such as cell solve acetate mixed into the lower resist developer is determined by the molecular weight of the lower resist 23, the molecular weight of the upper resist 24, the solid content, the solvent, the lower resist 23 and the upper resist 24. Heat treatment (gribake) applied after each coating
The optimum value varies depending on the operation sequence during coating of the upper resist 24, the heat treatment (post-bake) performed after the development process when forming the upper resist 24 by turning, etc., and the required grossness. determined.

一般には、現像液中混合液濃度が高くなるにりれ、混合
層25の除去速度が上がるが、同時に下層レジスト23
の現像時に生じる上層レジスト24の膜減シ量も増加し
、被エツチング膜である下地膜22のエツチング時にお
けるエツチングのマスキング性も低下する。したがって
、上層レジスト24の膜減夛によるマスキング性の低下
はなく、しかし混合層25は能率的に除去できるように
混合液濃度は定められる。
Generally, as the concentration of the mixed solution in the developer increases, the removal speed of the mixed layer 25 increases, but at the same time, the removal rate of the lower resist layer 25 increases.
The amount of film thinning of the upper resist 24 that occurs during development also increases, and the etching maskability during etching of the base film 22, which is the film to be etched, also decreases. Therefore, the concentration of the mixed solution is determined so that the masking performance does not deteriorate due to the thinning of the upper resist 24, but the mixed layer 25 can be removed efficiently.

(発明の効果) 以上詳細に説明したように、この発明の方法によれば、
第1レジスト(下層レジスト)の現像時に同時に混合層
の除去が可能となるので、別工程による酸素グラズマを
全く用いることなしに、さらには工程を追加することな
しに、酸素プラズマを用い九デスカム6理と同様の効果
が期待できる。
(Effect of the invention) As explained in detail above, according to the method of this invention,
Since the mixed layer can be removed at the same time as the first resist (lower resist) is developed, it is possible to use oxygen plasma to remove the mixed layer at the same time as developing the first resist (lower resist). Similar effects can be expected.

したがって、優れたレジストパターンを形成できるとい
うPCM多層多層レジストセロセス点を損うことなしに
、工程数を削減して作業性の向上を図れるとともに、真
空技術を必要としないのでクエハの処理能力の向上、装
置の縮小化が容易となシ、量産技術としてのライン化を
行う際に、装置の構成が著しく容易となる。
Therefore, it is possible to reduce the number of steps and improve workability without impairing the PCM multilayer multilayer resist process point, which enables the formation of excellent resist patterns. Improvements and downsizing of the device are easy, and the configuration of the device becomes significantly easier when mass production is implemented on a line.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図はこの発明のレジスト/9ターン形成方法の一実
施例を示す工程断面図、第2図は従来のレジストパター
ン形成方法を示す工程断面図である・21・・・段差部
、22・・・下地膜、23・・・第1レジスト(下層レ
ジスト)、24・・・第2レジスト(上層レジスト)、
25・・・混合層、26・・・遠紫外光。
FIG. 1 is a process cross-sectional view showing an embodiment of the resist/9-turn forming method of the present invention, and FIG. 2 is a process cross-sectional view showing a conventional resist pattern forming method. ... base film, 23... first resist (lower layer resist), 24... second resist (upper layer resist),
25... Mixed layer, 26... Far ultraviolet light.

Claims (1)

【特許請求の範囲】 下地上に第1レジストを塗布して表面を平担化した後、
第2レジストを塗布し、この第2レジストをパターン化
した後、該第2レジストのパターンを前記第1レジスト
に転写するようにしたレジストパターン形成方法におい
て、 第2レジストのパターンを第1レジストに転写する際に
、第2レジストに対して溶解性を有する液体を混合させ
た現像液を用いて第1レジストの現像処理を施すことを
特徴とするレジストパターン形成方法。
[Claims] After applying the first resist on the base and flattening the surface,
In the resist pattern forming method, the pattern of the second resist is transferred to the first resist after applying a second resist and patterning the second resist. A resist pattern forming method characterized in that, during transfer, the first resist is developed using a developer mixed with a liquid that is soluble in the second resist.
JP896287A 1987-01-20 1987-01-20 Resist pattern forming method Pending JPS63178529A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP896287A JPS63178529A (en) 1987-01-20 1987-01-20 Resist pattern forming method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP896287A JPS63178529A (en) 1987-01-20 1987-01-20 Resist pattern forming method

Publications (1)

Publication Number Publication Date
JPS63178529A true JPS63178529A (en) 1988-07-22

Family

ID=11707296

Family Applications (1)

Application Number Title Priority Date Filing Date
JP896287A Pending JPS63178529A (en) 1987-01-20 1987-01-20 Resist pattern forming method

Country Status (1)

Country Link
JP (1) JPS63178529A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1992012466A1 (en) * 1990-12-27 1992-07-23 Japan Synthetic Rubber Co., Ltd. Method of forming minute resist pattern

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1992012466A1 (en) * 1990-12-27 1992-07-23 Japan Synthetic Rubber Co., Ltd. Method of forming minute resist pattern
US5340702A (en) * 1990-12-27 1994-08-23 Japan Synthetic Rubber Co., Ltd. Method of forming fine resist pattern

Similar Documents

Publication Publication Date Title
US5023203A (en) Method of patterning fine line width semiconductor topology using a spacer
JPH06326222A (en) Method for forming via and groove with high aspect ratio in optical image forming material or photoresist material
JPS63178529A (en) Resist pattern forming method
JPH04348030A (en) Inclined etching method
JP3119021B2 (en) Method for forming contact hole in semiconductor device
JPH04176123A (en) Manufacture of semiconductor device
JPS63254729A (en) Forming method for resist pattern
JPH07130751A (en) Method of patterning aluminum system metal film
JPS60247927A (en) Formation of pattern
JP2616820B2 (en) Method of forming resist pattern
JPS61294821A (en) Method for forming fine pattern
JPS59232418A (en) Formation of fine pattern
TW202347024A (en) Selective deprotection via dye diffusion
JPS5854631A (en) Manufacture of semiconductor device
JPS6154629A (en) Forming process of photoresist pattern
JPH03263834A (en) Manufacture of semiconductor device
JPS59152628A (en) Manufacture of semiconductor device
JPS6229134A (en) Formation of fine pattern
JPS61121332A (en) Pattern forming method
JPS61131446A (en) Formation of resist pattern
JPH03104113A (en) Formation of resist pattern
JPS62284356A (en) Formation of resist pattern
JPS59155924A (en) Forming method of pattern
JPH03180024A (en) Method for forming multilayered resist film
JPS62299843A (en) Pattern forming method