JPS63175381A

JPS63175381A - 調光制御方式

Info

Publication number: JPS63175381A
Application number: JP62006515A
Authority: JP
Inventors: 秀樹西倉
Original assignee: Matsushita Electric Works Ltd
Current assignee: Panasonic Electric Works Co Ltd
Priority date: 1987-01-15
Filing date: 1987-01-15
Publication date: 1988-07-19

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】技術分野本発明は、複数の調光操作卓によって設定された調光信
号のうちの最大レベルの信号を選択して、この最大レベ
ルの調光信号によって調光器を制御する調光制御方式に
関する。

背景技術従来から多目的ホ、−ルなとにおいて複数のイベントを
同時に行なうとき、複数の調光操作卓が使用されること
がある。このような場合、この調光器を制御する操作卓
は１つに限定される。したがって全ての調光器を一度に
制御しようとすれば、一度にすべての操作卓を撹作しな
ければならなくなり、人手およびタイミングのずれなど
の問題点が生ずる。また複数の操作卓で１つの調光器を
制御する場合、たとえば第１０図に示すように調光操作
卓６０．６１からの制御線６０ａ、６１ａにダイオード
ＯＲ回路６２を接続し、このダイオードＯＲ回路６２に
よって高位優先（ハイストティク）で制御することがで
きる。しかしながら調光操作卓の数が増えると、ダイオ
ードＯＲ回路６２も大きくなり、回路構成が複雑化する
。

また他の先行技術では操作卓からデジタル調光レベルデ
ータを伝送線を介して並列伝送してＣＰＵ（処理回路）
に与え、このＣＰＵによって最大値演算を行なうように
している。このような先行技術では、ＣＰＵなどによる
最大値演算が必要となり、構成が複雑化する。＊たこれ
に応じて高速の伝送を行なうことができない。

目　　　　的本発明の目的は、複数の調光操作卓の調光信号のうちか
ら最大レベルの信号を高速でかつ簡単な構成で選別して
伝送することができ、かつ各調光操作卓の同期のずれ、
あるいは伝送信号の遅延などによる伝送データのずれに
よる誤動作を防止することができるようにした調光制御
方式を提供することである。

実施例第１図は、本発明の一実施例のブロック図である。複数
の調光操作卓Ａ　１　、Ａ　２　、・・・ｔＡｎ　（総
称するときには参照ｒｆＡで示す）は、調光信号用伝送
線１１に個別的に接続される。調光操作卓Ａ１〜Ａｎか
らの調光信号は後述するよう最高値が選択されで、伝送
線１１を介して制９４装置１に伝送される。調光操作卓
Ａ１〜Ａ、ｎと制御装置１とは、同期信号用伝送Ｍ、ｉ
’２を介して接続される。この伝送線１２を介して制御
装置１からの同期信号が各調光操作卓Ａ１〜Ａｎに与え
られ、この同期信号に同期して調光信号が伝送される。

調光操作卓Ａ１〜Ａｎには、デノクル調光信号の伝送Ｍ
Ｊ！２への出力を制御する伝送出力制御回路Ｂｌ、Ｂ２
．・・・、Ｂｎ（総称するときには参照符Ｂで示す）が
備えられる。制御長ｒ！１１は、伝送線！１を介して受
信したデジタル信号をアナログ信号に変換し、このアナ
ログ調光信号を各調光器ＣＩ。

Ｃ２，・・・ｔｃｍに導出する。これによって各調光器
０１〜Ｃ輸が調光制御される。

第２図は調光信号の伝送時におけるタイミングチャート
であり、ｔｊＳ３図は伝送出力制御回路Ｂの基本構成を
示すブロック図である。７Ｒ光操作卓Ａ１〜Ａｎ１．を
第２図（２）で示すように、チャネルデータＣＨＩ、Ｃ
Ｈ２，・・・、ＣＨ輸（総称するときは参照符ＣＨで示
す）を有し、このチャネルデータＣＨは第４図に示すよ
うに最上位ピッ）Ｄ７がら最下位ピッ）ＤＯまでの８ビ
ツトで構成される。なお、ピッ）Ｄを総称するときには
参照符りで示す。

伝送出力制御回路Ｂは、８ビツトのデジタル調光データ
をストアするメモリ２と、メモリ２がらの調光データを
最上位ピッ）Ｄ７から最下位ビットＤｏへシリアル伝送
を竹なうシリアル伝送回路３と、シリアル伝送回路３と
伝送線７１との間に介在されるスイッチＳＷと、伝送可
否データ作成回路４と、伝送可否判定回路５と、チャネ
ル番号作成回路６を含む、伝送可否データ作成回路４は
、シリアル伝送回路３からの調光データと、伝送線！１
上の伝送線信号データとを入力し、これらのデータの論
理状態に応じて伝送可否データを作成して伝送判定回路
５に導出する。伝送可否判定回路５は、伝送可否データ
と調光データとを入力し、これらのデータの論理状態に
応じてスイッチＳＷのスイッチング態様を変化させ、か
つ出力される調光レベルデータの１ビツト区間内で前半
部分、後半部分または前後半のいずれかの部分について
伝送線信号のずれよりも大きい部分を削除するようにス
イッチＳＷを制御する制御信号ＫをスイッチＳＷに導出
する。チャネル番号作成回路６は、調光データが最下位
ピッ）ＤＯまで伝送されると、伝送可否データをｒｌＪ
にリセットするリセット信号を導出する。

Ｐｔ＆２図（１）で示すように時刻Ｌ１　　で制御装置
１から伝送線！２を介して同期信号が与えられると、第
２図（２）で示すようにチャネルデータＣＨＩが伝送さ
れる。すなわちメモリ２にストアされている８ビットデ
ジタル信号が並列にシリアル伝送回路３に与えら、これ
によってシリアル伝送回路３は最上位ピッ）Ｄ７から順
次的に最下位ピッ）ＤＯを送出する。出力されるべきピ
ッ）Ｄがたとえば「１」であるときには、伝送可否デー
タは「１」となり、したがって伝送可否判定回路５は、
出力されるべきＤ７の１ビツト区間内で前半部分、後生
部分または全後半のいずれかの部分について前記伝送線
信号の時間的ずれよりも大きい部分が削除されるように
スイッチＳＷを導通する。これによって「１」が、１ビ
ツト区間の前半、後半が削除されて伝送線Ｊ！１に送出
される。したがって後述するように伝送可否データ作成
回路４で伝送可否データの発生時に伝送線信号にずれが
生じても、このずれはシリアル伝送回路３からの調光デ
ータの１ビツト区間内におさまるため、伝送可否データ
を誤ってローレベルにセットすることが防がれる。

また出力されるべきピッ）Ｄが「０」であり、かつ伝送
線信号データが「０」であるときには、伝送可否データ
は「１」であり、したがって伝送可否ｔｑ定回路５はス
イッチＳＷを遮断する。したがって「０」は出力されな
い。出力されるべきビットが「０」であり、かつ伝送線
信号データが「１」であるとき、伝送可否データ作成回
路４は伝送可否データをｒＯＪにセットする。したがっ
てそれ以降は伝送可否判定回路５はスイッチＳＷを遮断
し続ける。

したがってシリアル伝送回路３からのビットデータの伝
送が中断される。換言すれば、他の操作卓の調光データ
が「１」で、当該操作卓に関してはビットデータが「０
」であれば、デジタルデータの最上位ビットからシリア
ル伝送しているため、当該操作卓の調光信号は最大値で
ない。したがってそれ以降のビットデータを出力する必
要がなく伝送が中断される。こうして各ピッ）Ｄ７〜Ｄ
Ｏ毎に逐次比較祭れることによってより小さな調光レベ
ルデータは出力されず、最終的には最大レベルデータだ
けが出力されることになる。こうして１チャネル分の伝
送が終了すると、チャネル番号作成回路６は伝送可否デ
ータ作成回路４にチャネル変更信号を与え、これによっ
て伝送可否データが「１」にリセットされる。この伝送
可否データが「１」にリセットされることによって伝送
を中止していた操作卓は再び伝送可能状態となり、次の
チャネルデータＣＨ２が萌述のチャネルデータと同様に
出力制御される。こうしてチャネルデータＣＨ１からチ
ャネルデータＣＨｎまで伝送線！１を介して伝送され、
これによって第２図（３）で示すように伝送線Ｊ！１に
おける伝送線信号は操作卓Ａ１〜Ａ　ｎの各調光信号の
うちの最大レベルの調光信号が伝送されることになる。

こうして全てのチャネルデータＣＨＩ〜ＣＨｎの伝送が
終了し後、第２図（１）で示す同期信号に同期して再び
時刻Ｌ２からチャネルデータＣＨＩが伝送される。

第５図は、伝送出力制御回路Ｂの具体的な構成を示す電
気回路図である。クロック信号発生回路１０からのクロ
ック信号は、カウンタなどによって実現されるチャネル
番号作成回路１１およびパラレルデータをシリアルデー
タに変換するシフトレノスタなどによって実現されるパ
ラレル／シリアル変換回路１２に与えられる。ランダム
アクセスメモリ１３には、第４図に示すＤ７〜ＤＯの８
ビツトから構成される伝送すべき調光データがストアさ
れている。チャネル番号作成回路１１は、予め定めたカ
ウント値に達したときに、前記ランダムアクセスメモリ
１３に読出し信号を導出する。

これによってランダムアクセスメモリ１３から８ビツト
の調光データが、パラレル／シリアル変換回路１２に並
列入力される。パラレル／シリアル変換回路１２はクロ
ック信号に同期して、最上位ビットＤ７から最下位ビッ
トＤＯまで順次この順序でシリアル伝送を行なう。パラ
レル／シリアル変換回路１２からの伝送データは、トラ
イステートバッファ１４の入力端子、ＡＮＤデート１５
の一方の入力端子Ｐ１およびＡＮＤデート１７の一方の
入力端子Ｐ３に与えられる。

トライステートバッファ１４の出力力端子は、伝送線１
１および入力バツ７７１６の出力端子に接続される。入
力バッファ１６からの出力は、ＡＮＤデー１１７の他方
の入力端子Ｐ４に与えられる。ＡＮＤデート１７からの
出力は７リツプ７０ツブＦＦＩのセット端子Ｓに与えら
れる。この７リツプ７０ツブＦＦＩはセット端子Ｓがロ
ーレベルからハイレベルに立上るときにセットされる。

７リツブ７０ツブＦ１のリセット端子Ｒは、ラインＪ！
３を介してチャネル番号作成回路１１に接続される。７
リツプ７０ツブＦＦＩの出力端子Ｑは、ＡＮＤデート１
５の他方の入力端子Ｐ２に接続される。このＡＮＤゲー
ト１５の出力端子はＡＮＤデー１１９の一方の入力端子
Ｐ６に接続される。

ＡＮＤデート１５の他方の入力端子Ｐ５には、ラインノ
１０を介してチャネル番号作成回路１１がら第６図（２
）に示される出力削除信号Ｊが与えられる。ＡＮＤデー
ト１９の出力端子は、トライステートバッファ１４の制
御端子に接続される。また伝送線Ｊ！２からの同期信号
は、入力バッファ１８を介してリセット信号として、チ
ャネル番号作成回路１１に与えられる。

次にこのような構成を有する伝送出力制御回路Ｂの制御
動作について説明する。なお、説明の簡略化のため３つ
の調光操作卓Ａ　１　、Ａ　２　、Ａ　３について説明
し、この調光操作卓Ａ　１　、Ａ　２　、Ａ　３の第１
チヤネルＣＨＩのデータが第１表の場合を想定する。

第１表まず同期信号が同期信号接続ラインノ２がら入力バツ７
７１８を介して、チャネル番号作成回路１１に４乏られ
ると、このチャネル番号作成回路１１はライン１３を介
して７リツブ７０ツブＦＦ１のリセット端子Ｒにハイレ
ベルの信号を導出する。これによって７リツプ７０ツブ
ＦＦＩはリセットされる。これと同時にランダムアクセ
スメ毫り１３からチャネルデータＣＨＩが並列伝送され
て、パラレル／シリアル変換回路１２に与えられる。パ
ラレル／シリアル変換回路１２では、クロック信号に同
期してピッ）Ｄ７から順次ビットＤＯまでシリアル伝送
を行なう。

調光抛作卓Ａ　１　、Ａ　２　、Ａ　３において、まず
ピッ）Ｄ７がパラレル／シリアル変換回路１２から出力
される。調光操作卓Ａ１においてはピッ）Ｄ７は「０」
であり、したがってＡＮＤデート１５の入力端子Ｐ１は
ローレベルとなる。したがってＡＮＤデート１５の出力
はローレベルとなり、ＡＮＤデート１９の出力はローレ
ベルとなる。しだってトライステートバツ７７１４はハ
イインビーグンス状態となり、出力禁止状態となる。残
余の調光操作卓Ａ２．Ａ３もまたピッ）Ｄ７がｒＯＪで
あり、したがって調光操作卓Ａ１と同様に出力ラインは
ハイインピーダンスとなって出力禁止状態となる。

このようにすべての調光操作卓Ａ　１　、Ａ　２　、Ａ
　３が出力禁止状態となると、プルアップ抵抗またはプ
ルグラン抵抗（図示せず）によって伝送線信号は「Ｏ」
とされる。なお、このと！調光操作卓Ａ　１　、Ａ２、
Ａ３において、伝送線信号は「０」であるため、ＡＮＩ
）デート１７の入力端子Ｐ４はローレベルであり、した
がってＡＮＤデート１７の出力はローレベルとなる。し
たがって７リツプ７０ツブＦＦ１はセットされない。

次にピッ）Ｄ６がパラレル／シリアル変換回路１２から
出力されると、調光操作卓Ａ１ではピッ）Ｄ６が「１」
であるため、ＡＮＤデート１７の入力端子Ｐ３はローレ
ベルとなり、したがって７リツプ７０ツブＦＦＩの出力
端子Ｑはハイレベルとなる。一方、ＡＮＤデート１５の
入力端子Ｐ１はハイレベルであり、したがってＡＮＤデ
ート１５の出力はハイレベルとなる。一方、ＡＮＤデー
ト１９の入力端子Ｐ５には、第６図（２）で示すように
出力削除信号Ｊが導出されており、したがって削除信号
がハイレベルである期間Ｗだけトライステートバッフ７
１４が導通状態となる。したがって調光操作卓Ａ１に関
して調光データのピッ）Ｄ６は、Ｐｔ５６図（３）で示
すようにＤ７の１ビット区間の前後各々Ｔ１だけ削除さ
れた出力信号が伝送線ノ１に出力される。

残余の調光操作卓Ａ２のピッ）ＤＯもまた同様にｔＩｒ
ＪＧ図（３）で示される前半部分および後半部分の区間
Ｔ１だけ削除された出力信号が伝送線ノ１に伝送される
。一方、調光操作卓Ａ３では、ピッ）ＤＯは「０」であ
るため、ＡＮＤデート１５の入力端子Ｐ１はローレベル
となり、したがってＡＮＤデート１５の出力はローレベ
ルとなる。したがってＡＮＤデート１９の出力はローレ
ベルとなる。

これによってトライステートバッファ１４はハイインピ
ーダンス状態となり、出力が禁止される。

このとき残余の調光操作卓ＡＩ、Ａ２からは伝送＃ｉノ
１に「１」が出力されるため、この伝送線信号が入力バ
ツ７７１６を介してＡＮＤデート１７の一方の入力端子
Ｐ４に与えられる。ＡＮＤデート１７の他方の入力端子
Ｐ３は、前述したようにハイレベルであり、したがって
ＡＮＤデート１７の出力はハイレベルとなる。これによ
って７リツププロツプＦＦＩは、セットされる。”なお
、このとき伝送線信号は前半および後半部分において区
間Ｔ１だけ削除された信号であるため、たとえば第６図
（４）の参照符ｍｌ、ｌ１１２で示すように伝送線信号
データに同期ずれなどによって時間Ｔ２だけ直後にずれ
た場合でもＴｌ＞Ｔ２のときには調光データの１ビット
区間内におさまるため、この１ビット区間外で７リツプ
７０ツブＦＦＩがセットサれてしまうことが防がれる。

この７リツプ７０ツブＦＦＩがセットされることによっ
て、７リツプ７０ツブＦＦＩの出力端子Ｑはローレベル
に保持される。したがって調光操作卓Ａ３では、ビット
Ｄ６の出力が禁止されるとともに、それ以降のＤ５〜Ｄ
Ｏも出力されなくなる。すなわち、このピッ）ＤＯの出
力時に、調光操作卓Ａ３のみが「０」となっているため
、この調光操作卓Ａ３のチャネルＣＨＩに関しては最大
データではないことが判断され、したがってそれ以降の
ピッ）Ｄ５〜ＤＯの伝送が中止される。

次にピッ）Ｄ５がパラレル／シリアル変換回路１２から
出力されると、調光操作卓Ａ１ではこのピッ）Ｄ５は「
１」であるため、前述したようにＡＮＤデート１９の出
力がこのピッ）Ｄ５の出力区間の前後が削除された期間
Ｗ１だけハイレベルとなり、したがって伝送線！１には
この区間Ｔ１が削除された「１」である第７図（３）に
示される出力信号が伝送＃ｌ！１に伝送される。一方、
調光操作卓Ａ２ではピッ）Ｄ５が「０」であり、がっ調
光操作卓Ａ１のピッ）Ｄ５が「１」であるため、前述と
同様に７リツプ７０ツブＦＦＩがセットされ、７リツプ
７０ツブＦＦＩの出力端子Ｑがローレベルを導出し続け
る。したがってトライステートバッファ１４はハイイン
ピーダンスの状態が保持され、したがってピッ）Ｄ５の
出力が禁止されるとともに、それ以降のピッ）Ｄ４〜Ｄ
Ｏも出力されない。

こうして調光操作卓Ａ２．Ａ３の出力はハイインピーダ
ンスとなったままである。したがって、それ以降は調光
操作卓Ａ１のピッ）Ｄ４〜ＤＯが伝送線ノ１に順次出力
される。こうして複数のチャネルデータＣＨＩのうちの
最大値が選択されて出力されることになる。

チャネルデータＣＨ１の伝送が終了した後は、チャネル
番号作成回路１１は７リツ１７０ツブＦＦ１にリセット
信号を導出する。これによって調光操作卓Ａ　１　、Ａ
　２　、Ａ　３は、次のチャネルデータＣＨ２の伝送処
理を前述と同様にして行なう。こうして複数の調光操作
卓Ａ　１　、Ａ　２　、Ａ　３からの各チャネルデータ
ＣＨＩ〜ＣＨｍのうちの最大値のチャネルデータＣＨＩ
〜ＣＨ−のみが選択されて、伝送線１１を介して伝送す
ることができるととらに、伝送Ｍノ１に出力される出力
信号は削除信号の働きによって前後が削除されて出力さ
れるため、伝送線信号データ１ごずれが生じてもその調
光データの出力ビツト区間内におさまるため７リツプ７
０ツブＦＦＩを誤ってセットしてしまうことが防がれ、
誤動作を防止することができる。

チャネルデータＣＨ１〜ＣＨｍの伝送が終了した後、同
期信号が入力バツ７７１８を介してチャネル番号作成回
路１１に与えられ、チャネル番号作成回路１１はリセッ
トされる。これによって調光繰作卓Ａ　１　、Ａ　２　
、Ａ　３は、再びチャネルデータＣＨＩの伝送処理を開
始する。

第７図は制御装置１の具体的な電気回路図である。伝送
＃ｌ’ｌを介して伝送された調光データは入力バッ７ア
２０を介してシフトレジスタによって実現されるシリア
ル／パラレル変換回路２１に与えられる。シリアル／パ
ラレル変換回路２１には、クロック信号発生回路２２が
らクロック信号が与えられ、このクロック信号に同期し
てシリアル／パラレル変換回路２１はデジタル／アナロ
グ変換器２３にパラレルデータを出力する。デジタル／
アナログ変換器２３がらのアナログ調光データはサンプ
ルホールド回路２４に与えられる。またクロック信号発
生回路２２がらのクロック信号は、カウンタによって実
現されるチャネル番号作成回路２５に与えられており、
このチャネル番号作成回路２５は１チヤネルデータの伝
送の終了毎にサンプルホール１回路２４にハイレベルの
信号を導出する。これによってサンプルホールド回路２
４からチャネルデータＣＨ１、ＣＨ２、−、ＣＨｎが調
光器Ｃ１、Ｃ２、・・・ＩＣｎに順次出力される。なお
、チャネル番号作成回路２５はチャネルデータＣＨｍま
で受信終了を検出し、同期信号を出力バラ７７２６を介
して伝送線！２に導出する。これによって各調光操作卓
Ａ１〜Ａｎの伝送出力制御回路８１〜Ｂｎのチャネル番
号作成回路１１に同期信号が与えられ、チャネル番号作
成回路１１がリセットされて、再び伝送出力制御回路Ｂ
１〜Ｂｎでは、チャネルデータＣＨＩから伝送処理が開
始される。

１＠８図は、他の実施例の伝送出力制御回路の電気回路
図である。この実施例は前述の実施例に類畝し、対応す
る部分には同一の参照符を付す。注目すべきはこの実施
例では、前述の実施例におけるＡＮＤデート１９に代え
てＡＮＤデート４０が設けられる。このＡＮＤデート４
０の一方の入力端子には入力パッ７ア１６からの出力が
与えられ、ＡＮＤデート４０の他方の入力端子には、フ
ィンｊ！１１を介してチャネル番号作成回路１１がら第
９図（３）で示す入力削除信号Ｅが与えられる。ＡＮＤ
デート４０からの出力はＡＮＤデート１７の一方の入力
端子Ｐ４に与えられる。この実施例においても伝送出力
制御回路の制御動作は基本的には前述の実施例と同様で
ある。この実施例では、伝送線！１を介して受信される
伝送線信号データがｆｐＪ９図（２）の参照符ｎｌ、ｎ
２で示すように時間Ｔ２だけ向後にずれている場合であ
ってもＡＮＤゲート４０の他方の入力端子に！＃９図（
３）で示す入力削除信号が与えられているため、伝送線
信号は第９図（１）で示す調光データの１ビット区間内
で前後に時間Ｔ２よりも大きい区間Ｔ１だけ削除され、
第９図（４）で示す信号波形として出力される。したが
って伝送線信号データが前後に時間Ｔ２だけずれた場合
でも、ＡＮＤデー）４０がらの出力ｇ号■４は第９図（
４）で示すように１ビット区間内におさまる。したがっ
て７リツプ７０ツブＦＦ１を誤ってセットすることが防
がれる。

効　　果以上のように本発明によれば、複数の調光信号のうちの
最大値を選択して、その調光信号にょって調光制御する
ことができる。しかも調光信号を伝送する伝送線は調光
操作卓の個数に関係なく、１本で可能となる。また先行
技術の項で説明したようなダイオードＯＲ回路やＣＰＵ
などによる最大値演算が不要となり、構成の簡略化が図
れる。

また１チヤネル毎の処理が少ないため、他チャネル伝送
や高速伝送を行なうことが可能となる。さらに各毘作卓
の同期のずれや伝送信号の遅延などによる伝送データに
多少のずれが生じても、誤って出力禁止状態になりその
調光操作卓が最大レベルであるにも拘わらず出力されず
、他の調光操作卓のより低い調光レベルで調光されると
いう誤動作を防止することがで慇る。

【図面の簡単な説明】

第１図は本発明の一実施例の全体の構成を示すブロック
図、第２図は調光信号の伝送処理動作を示すタイミング
チャート、第３図は伝送出力制御回路Ｂの基本的構成を
示すブロック図、第４図は　−１チヤネル調光レベルデ
ータのデータ構造を示す図、ＰＩＳ５図は伝送出力制御
回路Ｂの具体的な電気回路図、第６図は第５図示の伝送
出力制御回路における出力制御動作を示すタイミングチ
ャート、第７図は制御装置１の構成を示す電気回路図、
第８図は他の伝送出力制御回路の電気回路図、第９図は
第８図示の伝送出力制御回路を用いた場合の伝送出力制
御動作を示すタイミングチャート、第１０図は先行技術
の電気回路図である。１・・・制御装置、２・・・メモリ、３・・・シリアル
伝送回路、４・・・伝送可否データ作成回路、５・・・
伝送可否判定回路、６，１１・・・チャネル番号作成回
路、１０．２２・・・クロックイε号発生回路、１３・
・・ラングムアクセスメモリ、１２・・・パラレル／シ
リアル変換回路、１４・・・トライステートバッファ、
１５゜１７．１９・ＡＮＤデート、ＡＩ−Ａｎ−調光毘
作卓、Ｂ１〜Ｂｎ・・・伝送出力制御回路、０１〜Ｃｎ
・・・調光器、ＦＦＩ・・・７リツプ７０ツブ、ＳＷ・
・・スイッチ、！１・・・調光データ用伝送線、１２・
・・同期信号用伝送線１．／１０．Ｊ！１１・・・削除
信号ライン、Ｔ１・・・同期ずれ時間、Ｔ２・・・削除
期間代理人　　弁理士　画数　圭一部第３図第４図第８図＾　　　　へ　　　　＾　　　　＾ −へ　　　０　　　ぐ一ノ　　　　　−ノ　　　　　〜ノ　　　　　−ノ第１
０図手続補正書昭和６２年１１月２４日

Claims

【特許請求の範囲】複数の調光操作卓によつて設定された調光信号のうちの
最大レベルの信号を選択してこの最大レベルの調光信号
によつて調光器を制御する調光制御方式において、前記複数の調光操作卓は単一の伝送線に個別的に接続さ
れ、各調光操作卓には調光レベルデータと伝送線信号デ
ータとの論理の組合せによつて調光レベルデータの伝送
線への出力を制御する出力制御回路が備えられ、この出力制御回路には出力される調光レベルデータの１
ビツト区間内で前半部分、後半部分または全後半のいず
れかの部分について前記伝送信号の時間的ずれよりも大
きい部分を削除する手段と、伝送線を介して受信される
伝送線信号データの前半部分、後半部分または全後半部
分のいずれかの部分について伝送線信号の時間的ずれよ
りも大きい部分を削除する手段とを有し、前記伝送出力制御回路によつて調光レベルデータを最上
位ビツトから最下位ビツトまでこの順序で順次伝送し、
この伝送時に上位ビツトから逐次比較され、該ビツトが
ハイレベルであるときには該ビツトを伝送線に出力し、
ローレベルであるときには出力を禁止し、該ビツトがロ
ーレベルでかつ他の調光操作卓の伝送データがハイレベ
ルであるときには、それ以降のデータの出力を禁止し、
すべての調光操作卓の出力が禁止されたときには、伝送
線信号をローレベルとすることを特徴とする調光制御方
式。