JPS63174560A - Ｄｃ／ｄｃコンバ−タ - Google Patents
Ｄｃ／ｄｃコンバ−タInfo
- Publication number
- JPS63174560A JPS63174560A JP543387A JP543387A JPS63174560A JP S63174560 A JPS63174560 A JP S63174560A JP 543387 A JP543387 A JP 543387A JP 543387 A JP543387 A JP 543387A JP S63174560 A JPS63174560 A JP S63174560A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- reset
- input voltage
- transformer
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004804 winding Methods 0.000 claims abstract description 10
- 238000010586 diagram Methods 0.000 description 12
- 230000000694 effects Effects 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
木兄、明はＤＣ／ＤＣコンバータにおいて、入力電圧範
囲が狭い従来例の問題点を解決するため、 トランスのリセット電圧を入力電圧に対して逆比例する
ように制御する回路を設けることにより、従来例に比し
て入力電圧範囲を広くとり得るようにしたものである。
囲が狭い従来例の問題点を解決するため、 トランスのリセット電圧を入力電圧に対して逆比例する
ように制御する回路を設けることにより、従来例に比し
て入力電圧範囲を広くとり得るようにしたものである。
本発明は、特に、入力側と出力側とをトランスで絶縁さ
れたフォワード形ＤＣ／ＤＣコンバータに関する。この
種のコンバータでは、一般に、スイッチング素子である
トランジスタへの最大印加電圧は入力電圧に対応して高
くなって、ある点でトランジスタの破壊電圧を越えてし
まい、このため、入力電圧範囲はある程度以上に広くと
り得ない。然るに、この入力電圧範囲は広い方が種々の
回路に適用でき、又、複数必要としていた電源回路を一
つにまとめることができ、このようなりＣ／ ＤＣコ
ンバータが必要とされる。
れたフォワード形ＤＣ／ＤＣコンバータに関する。この
種のコンバータでは、一般に、スイッチング素子である
トランジスタへの最大印加電圧は入力電圧に対応して高
くなって、ある点でトランジスタの破壊電圧を越えてし
まい、このため、入力電圧範囲はある程度以上に広くと
り得ない。然るに、この入力電圧範囲は広い方が種々の
回路に適用でき、又、複数必要としていた電源回路を一
つにまとめることができ、このようなりＣ／ ＤＣコ
ンバータが必要とされる。
第４図は従来のＤＣ／ＤＣコンバータの８例の回路図を
示す。ＤＣ／ＤＣコンバータは一般に、入力直流電力を
スイッチング用トランジスタＱで両統させて方形波電圧
を作り、これをトランスＴの１次巻線Ｎ１及び２次巻線
Ｎ２の比に対応した交流電力に変換し、更にこれを整流
して負荷に供給する。
示す。ＤＣ／ＤＣコンバータは一般に、入力直流電力を
スイッチング用トランジスタＱで両統させて方形波電圧
を作り、これをトランスＴの１次巻線Ｎ１及び２次巻線
Ｎ２の比に対応した交流電力に変換し、更にこれを整流
して負荷に供給する。
同図＜Ａ）、（Ｂ）に示すＮｒは、トランジスタＱがオ
ンしている期間に生じる磁束変化分をリセットするため
に巻線に逆方向の電圧をかけるリセット巻線で、同図（
Ａ）のものは入力側、同図（Ｂ）のものは出力側に夫々
設けられている。又、同図（Ｃ）に示す抵抗Ｒ、コンデ
ンサＣはトランスＴのリセットを電力消費によって行な
う回路である。
ンしている期間に生じる磁束変化分をリセットするため
に巻線に逆方向の電圧をかけるリセット巻線で、同図（
Ａ）のものは入力側、同図（Ｂ）のものは出力側に夫々
設けられている。又、同図（Ｃ）に示す抵抗Ｒ、コンデ
ンサＣはトランスＴのリセットを電力消費によって行な
う回路である。
第４図（Ａ）に示す回路において、トランジスタＱのコ
レクタ・エミッタ間最大印加電圧ＶＣＥ（ｌａＸ ）は
、入力電圧をＶｉｎとすると、となる。この場合、入力
電圧Ｖｉｎが高くなると上記コレクターエミッタ間最大
印加電圧ＶＣＥ（ＷａＸ）もこれに対応して轟くなり、
ある点でトランジスタＱの破壊電圧を越えてしまい、こ
のために入力電圧をある程度以上高くできず、入力電圧
範囲が狭い問題点があった。
レクタ・エミッタ間最大印加電圧ＶＣＥ（ｌａＸ ）は
、入力電圧をＶｉｎとすると、となる。この場合、入力
電圧Ｖｉｎが高くなると上記コレクターエミッタ間最大
印加電圧ＶＣＥ（ＷａＸ）もこれに対応して轟くなり、
ある点でトランジスタＱの破壊電圧を越えてしまい、こ
のために入力電圧をある程度以上高くできず、入力電圧
範囲が狭い問題点があった。
又、第４図（Ｂ）に示す回路では、トランスＴのリセッ
トを常に一定に制御されている出力電圧で行なっており
、この場合のトランジスタＱのコレクタ・エミッタ間最
大印加電圧Ｖｃ Ｅ （ｌｌａＸ ）は、出力電圧を
Ｖｏ （一定値）とすると、となる。このものは、第
４図（Ａ）に示すものに比してコレクタ・エミッタ間最
大印加電圧Ｖｃε（ｍａｘ ）に与える入力電圧Ｖｉｎ
の影響を少なくし得るが、やはり入力電圧ｖｉｎが高く
なるとコレクタ・エミッタ間最大印加電圧Ｖｃε（Ｗａ
Ｘ）が高くなることは同じであり、前記と同様の問題点
があった。
トを常に一定に制御されている出力電圧で行なっており
、この場合のトランジスタＱのコレクタ・エミッタ間最
大印加電圧Ｖｃ Ｅ （ｌｌａＸ ）は、出力電圧を
Ｖｏ （一定値）とすると、となる。このものは、第
４図（Ａ）に示すものに比してコレクタ・エミッタ間最
大印加電圧Ｖｃε（ｍａｘ ）に与える入力電圧Ｖｉｎ
の影響を少なくし得るが、やはり入力電圧ｖｉｎが高く
なるとコレクタ・エミッタ間最大印加電圧Ｖｃε（Ｗａ
Ｘ）が高くなることは同じであり、前記と同様の問題点
があった。
更に、第４図（Ｃ）に示す回路ではトランスＴのリセッ
トエネルギは入力電圧Ｖｉｎに関係なく略一定と考えら
れるのでコレクタ・エミッタ間最大印加電圧Ｖｃε（ｌ
ａＸ）は、トランスＴと抵抗Ｒとで決まる一定値をΔと
すると、 Ｖｃ Ｅ （Ｉｌｌａｘ ） ＝Ｖｉｎ＋Ａとなる。こ
のものも前記の８例と同様に入力電圧ｖｉｎが高くなる
とコレクタ・エミッタ間最大印加電圧Ｖｃ Ｅ （ｗａ
ｘ ）も高くなり、前記と同様の問題点があった。
トエネルギは入力電圧Ｖｉｎに関係なく略一定と考えら
れるのでコレクタ・エミッタ間最大印加電圧Ｖｃε（ｌ
ａＸ）は、トランスＴと抵抗Ｒとで決まる一定値をΔと
すると、 Ｖｃ Ｅ （Ｉｌｌａｘ ） ＝Ｖｉｎ＋Ａとなる。こ
のものも前記の８例と同様に入力電圧ｖｉｎが高くなる
とコレクタ・エミッタ間最大印加電圧Ｖｃ Ｅ （ｗａ
ｘ ）も高くなり、前記と同様の問題点があった。
このように、前記従来のものは入力電圧範囲が狭いため
、適用範囲が限定されていた。このために各種の入力電
圧に対応して、夫々別のＤＣ／ＤＣコンバータを設計す
る必要があり、設計効率が悪い問題点があった。
、適用範囲が限定されていた。このために各種の入力電
圧に対応して、夫々別のＤＣ／ＤＣコンバータを設計す
る必要があり、設計効率が悪い問題点があった。
本発明になるＤ Ｃ／Ｄ Ｃコンバータは、第１図の原
理図に示す如く、トランスＴのリセット巻線Ｎｒに与え
るリセット電圧を入力電圧に逆比例するように制御する
リセット回路１を設けてなる。
理図に示す如く、トランスＴのリセット巻線Ｎｒに与え
るリセット電圧を入力電圧に逆比例するように制御する
リセット回路１を設けてなる。
リセット電圧を入力電圧Ｖｉｎに逆比例するように制御
すると、ＶＣＥ （−ａＸ ） は、 となり、入力電圧■ｉｎと無関係になり、従来例に比し
て広い範囲の入力電圧を扱い得る。ここでＫはリセット
回路により決まる一定電圧である。
すると、ＶＣＥ （−ａＸ ） は、 となり、入力電圧■ｉｎと無関係になり、従来例に比し
て広い範囲の入力電圧を扱い得る。ここでＫはリセット
回路により決まる一定電圧である。
第１図は本発明になるＤＣ／ＤＣコンバータの動作原理
を示す図である。同図中、第４図に示す従来回路と同一
構成部分には同一符号を付してその説明を省略する。同
図中、１はリセット回路で、例えば出力側に設けられて
いるリセット巻線Ｎｒに接続されており、第２図に示す
ような入力端子Ｖｉｎに逆比例するリセット電圧ｖｒを
作る回路である。
を示す図である。同図中、第４図に示す従来回路と同一
構成部分には同一符号を付してその説明を省略する。同
図中、１はリセット回路で、例えば出力側に設けられて
いるリセット巻線Ｎｒに接続されており、第２図に示す
ような入力端子Ｖｉｎに逆比例するリセット電圧ｖｒを
作る回路である。
第２図に示すＶｒはＶｉｎの関係を式に表わすと、ｖｒ
＝に−ａｖｉｎとなる。ここでＫは一定ち、ａは逆比例
定数である。この時 となる。さらに、ａ＝Ｎｒ／Ｎ＋ どなるように逆比例
定数を選ぶと、 となり、Ｖｃ Ｅ （ＩａＸ ）は入力電圧Ｖｉｎと無
関係になる。
＝に−ａｖｉｎとなる。ここでＫは一定ち、ａは逆比例
定数である。この時 となる。さらに、ａ＝Ｎｒ／Ｎ＋ どなるように逆比例
定数を選ぶと、 となり、Ｖｃ Ｅ （ＩａＸ ）は入力電圧Ｖｉｎと無
関係になる。
ここで、Ｋ−ａＶｉｎ＞Ｑの条件を考慮に入れるとＶｃ
Ｅ （＋＋＋ａｘ ） ＞Ｖｉｎとなるために無制限
に入力電圧Ｖｉｎを高くとることはできないが、それで
も従来例のものに比して相当に広い範囲の入力゛上圧Ｖ
ｉｎを扱い得る。
Ｅ （＋＋＋ａｘ ） ＞Ｖｉｎとなるために無制限
に入力電圧Ｖｉｎを高くとることはできないが、それで
も従来例のものに比して相当に広い範囲の入力゛上圧Ｖ
ｉｎを扱い得る。
第３図は本発明の要部の具体的回路図を示す。
同図で、第１図に示すリセット回路１の詳細において、
Ｖｃ＋は入力電圧Ｖｉｎに比例した電圧（ａ Ｖ ｉｎ
）となり、アンプ２及びトランジスタ３により、 ＶＣ＋ ＋ＶＣ２＝Ｋ （一定） となるように制御される。即ち、アンプ２の十入力端子
電圧が高（低）い時はトランジスタ３のベース電流が多
（少な）く流れ、トランジスタ３の抵抗値を低（高）く
する。
Ｖｃ＋は入力電圧Ｖｉｎに比例した電圧（ａ Ｖ ｉｎ
）となり、アンプ２及びトランジスタ３により、 ＶＣ＋ ＋ＶＣ２＝Ｋ （一定） となるように制御される。即ち、アンプ２の十入力端子
電圧が高（低）い時はトランジスタ３のベース電流が多
（少な）く流れ、トランジスタ３の抵抗値を低（高）く
する。
このとき、電圧ＶＣ２は
Ｖｃ２＝に−Ｖｃ＋
＝に−ａＶｉｎ
となり、電圧ＶＣ２は入力電圧Ｖｉｎに逆比例した電圧
となる。更に第３図よりａ ＝ Ｎ ｒ ／ Ｎ ＋
となるため、電圧ＶＣ２はリセット電圧ｖｒとして最適
であることがわかる。リセット時に流れる電流は第３図
に破線で示す如くである。
となる。更に第３図よりａ ＝ Ｎ ｒ ／ Ｎ ＋
となるため、電圧ＶＣ２はリセット電圧ｖｒとして最適
であることがわかる。リセット時に流れる電流は第３図
に破線で示す如くである。
なお、本発明は、リセット巻線Ｎｒ、リセット回路１を
上記実施例のように出力側に設けた構成に限定されるも
のではなく、入力側に設けてもよい。
上記実施例のように出力側に設けた構成に限定されるも
のではなく、入力側に設けてもよい。
本発明によれば、トランスのリセット電圧を入力電圧に
逆比例するようにしたので、スイッチング用トランジス
タのコレクタ・エミッタ間最大印加電圧Ｖｃε（ａ＋ａ
Ｘ）を入力電圧と無関係にし得、従来のものに比して入
力電圧範囲を広くとり得る。
逆比例するようにしたので、スイッチング用トランジス
タのコレクタ・エミッタ間最大印加電圧Ｖｃε（ａ＋ａ
Ｘ）を入力電圧と無関係にし得、従来のものに比して入
力電圧範囲を広くとり得る。
これにより、従来の様に各種の入力電圧に対応して、い
くつもの電源回路を用意する必要がなくなり全て１つの
電源回路にまとめることができる。
くつもの電源回路を用意する必要がなくなり全て１つの
電源回路にまとめることができる。
このため設計効率が向上し、又大きな量産効果を期待で
きる様になる。
きる様になる。
第１図は本発明の原理図、
第２図はリセット電圧と入力電圧との関係を示す図、
第３図は本発明の要部のに具体的回路図、第４図は従来
の各個の回路図である。 図において、 １はリセット回路、 ２はアンプ、 ３、Ｑはトランジスタ、 ■はトランス、 Ｎ１はトランスＴの１次巻線、 Ｎ２はトランスＴの２次巻線、 ＮｒはトランスＴのリセット巻線である。 本発明のＤＣ，／ＤＣコンバータの原理図第１図 第２図 従来ノＤＣ／′ＤＣコンバータの回路図第４図 手続補正書 昭和６３年 １月２７［１ 昭和６２年 特訂願 第５４３３号 ２、発明の名称 ＤＣ／ＤＣコンバータ ３、補正をづる者 事件との関係 特許出願人 住所 〒２１１ 神奈川県Ｊｌ＋崎市中原区上小田中
１０１５番地名称（５２２）富士通株式会社 代表者 山 木 巾 戯 ４、代理人 住所 〒１０２ 東京都千代田区麹町５丁目７番地６
、 補正の対象 明細店の発明の詳細な説明、図面の簡単な説明の欄。 ７、補正の内容 （１）明ｍ羨中、第７頁９行記載（７）ｒＶｒＧ；ＬＪ
を「ｖｒと」と補正する。 （２同、第７頁１０行記載の「一定ら」を「一定値」と
補正する。 ■ 同、第１０頁９行記載の「要部のに」を「要部の」
と補正する。
の各個の回路図である。 図において、 １はリセット回路、 ２はアンプ、 ３、Ｑはトランジスタ、 ■はトランス、 Ｎ１はトランスＴの１次巻線、 Ｎ２はトランスＴの２次巻線、 ＮｒはトランスＴのリセット巻線である。 本発明のＤＣ，／ＤＣコンバータの原理図第１図 第２図 従来ノＤＣ／′ＤＣコンバータの回路図第４図 手続補正書 昭和６３年 １月２７［１ 昭和６２年 特訂願 第５４３３号 ２、発明の名称 ＤＣ／ＤＣコンバータ ３、補正をづる者 事件との関係 特許出願人 住所 〒２１１ 神奈川県Ｊｌ＋崎市中原区上小田中
１０１５番地名称（５２２）富士通株式会社 代表者 山 木 巾 戯 ４、代理人 住所 〒１０２ 東京都千代田区麹町５丁目７番地６
、 補正の対象 明細店の発明の詳細な説明、図面の簡単な説明の欄。 ７、補正の内容 （１）明ｍ羨中、第７頁９行記載（７）ｒＶｒＧ；ＬＪ
を「ｖｒと」と補正する。 （２同、第７頁１０行記載の「一定ら」を「一定値」と
補正する。 ■ 同、第１０頁９行記載の「要部のに」を「要部の」
と補正する。
Claims (2)
- （１）入力側及び出力側をトランス（Ｔ）で絶縁された
フォワード形のＤＣ／ＤＣコンバータにおいて、 上記トランス（Ｔ）のリセット電圧を入力電圧に逆比例
するように制御するリセット回路（１）を設けてなるこ
とを特徴とするＤＣ／ＤＣコンバータ。 - （２）該リセット回路（１）は、上記トランス（Ｔ）の
リセット巻線（Ｎｒ）で入力電圧に比例した電圧（Ｖ＿
ｃ＿１）を作り、該電圧（Ｖ＿ｃ＿１）と上記リセット
電圧（Ｖ＿ｃ＿２）との合計が一定電圧となるように制
御するよう構成した回路であることを特徴とする特許請
求の範囲第１項記載のＤＣ／ＤＣコンバータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP543387A JPS63174560A (ja) | 1987-01-13 | 1987-01-13 | Ｄｃ／ｄｃコンバ−タ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP543387A JPS63174560A (ja) | 1987-01-13 | 1987-01-13 | Ｄｃ／ｄｃコンバ−タ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63174560A true JPS63174560A (ja) | 1988-07-19 |
| JPH0578270B2 JPH0578270B2 (ja) | 1993-10-28 |
Family
ID=11611061
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP543387A Granted JPS63174560A (ja) | 1987-01-13 | 1987-01-13 | Ｄｃ／ｄｃコンバ−タ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63174560A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002035692A1 (en) * | 2000-10-27 | 2002-05-02 | Koninklijke Philips Electronics N.V. | Converter control |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57163190U (ja) * | 1981-04-09 | 1982-10-14 |
-
1987
- 1987-01-13 JP JP543387A patent/JPS63174560A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57163190U (ja) * | 1981-04-09 | 1982-10-14 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002035692A1 (en) * | 2000-10-27 | 2002-05-02 | Koninklijke Philips Electronics N.V. | Converter control |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0578270B2 (ja) | 1993-10-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4302717A (en) | Power supply with increased dynamic range | |
| JPS6353792B2 (ja) | ||
| JPS63174560A (ja) | Ｄｃ／ｄｃコンバ−タ | |
| US4437148A (en) | Peak voltage clamped power supply | |
| US4355353A (en) | Power supply apparatus | |
| JPH11136939A (ja) | スイッチング電源 | |
| JPH0610415Y2 (ja) | 定電流入力電源 | |
| JPH11341809A (ja) | 電源回路 | |
| JP4284772B2 (ja) | スイッチング電源回路 | |
| JP3525148B2 (ja) | コンバータ | |
| JPH0675645A (ja) | 電源装置 | |
| JPS6055859A (ja) | 高圧電源 | |
| JPH0511868A (ja) | 電源回路 | |
| JPH0524968Y2 (ja) | ||
| JPH067371Y2 (ja) | 交流安定化電源 | |
| JPH01107655A (ja) | Ｄｃ／ｄｃコンバータ | |
| JPS6110965A (ja) | 多出力コンバ−タ | |
| JPH0442778A (ja) | 一石式コンバータ | |
| JP2000324814A (ja) | スイッチング電源装置 | |
| JPH06165488A (ja) | スイッチング電源装置 | |
| JPH01318552A (ja) | 多出力直流安定化電源装置 | |
| JPS60249873A (ja) | 整流回路 | |
| JPS5970181A (ja) | 大電流高速スイツチ駆動回路 | |
| JPH0256037B2 (ja) | ||
| JPH0515150A (ja) | スイツチング電源 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |