JPH0610415Y2 - 定電流入力電源 - Google Patents
定電流入力電源Info
- Publication number
- JPH0610415Y2 JPH0610415Y2 JP1983031185U JP3118583U JPH0610415Y2 JP H0610415 Y2 JPH0610415 Y2 JP H0610415Y2 JP 1983031185 U JP1983031185 U JP 1983031185U JP 3118583 U JP3118583 U JP 3118583U JP H0610415 Y2 JPH0610415 Y2 JP H0610415Y2
- Authority
- JP
- Japan
- Prior art keywords
- output
- current
- constant current
- constant
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Control Of Electrical Variables (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
- Dc-Dc Converters (AREA)
Description
【考案の詳細な説明】 本考案は定電流入力電源に関する。
従来の定電圧入力電源としては、出力帰還制御を施した
出力制御形バックブーストコンバータ（エレクトロニッ
クデザイン，ＮＯ．２６，Ｄｅｃ．２０，１９７６年，
ＰＰ６６〜６９参照）がある。一方、入力電源として電
話回線等から定電流が供給されるような場合、すなわ
ち、定電流源が使用される装置が増えてきている。しか
しながら、このような出力制御形バックブーストコンバ
ータの入力源として定電流源を使用した場合、このコン
バータは負性抵抗特性を持っているため、第２図に示す
ように、起動時に一旦、定格入力電流最大値ＩSMより大
きい電流を流さなければコンバータが起動せず、定常動
作範囲（第２図中Ａ−Ａ′間）に入らないため実用的で
はない。
出力制御形バックブーストコンバータ（エレクトロニッ
クデザイン，ＮＯ．２６，Ｄｅｃ．２０，１９７６年，
ＰＰ６６〜６９参照）がある。一方、入力電源として電
話回線等から定電流が供給されるような場合、すなわ
ち、定電流源が使用される装置が増えてきている。しか
しながら、このような出力制御形バックブーストコンバ
ータの入力源として定電流源を使用した場合、このコン
バータは負性抵抗特性を持っているため、第２図に示す
ように、起動時に一旦、定格入力電流最大値ＩSMより大
きい電流を流さなければコンバータが起動せず、定常動
作範囲（第２図中Ａ−Ａ′間）に入らないため実用的で
はない。
したがって、一般的には、第１図に示すように、入力電
流・電圧特性が正抵抗特性を示す無制御形バックブース
トコンバータ２を電流源１の後段に接続し、出力安定化
のためにコンバータ２の後段に直列制御式定電圧回路３
を接続している。
流・電圧特性が正抵抗特性を示す無制御形バックブース
トコンバータ２を電流源１の後段に接続し、出力安定化
のためにコンバータ２の後段に直列制御式定電圧回路３
を接続している。
第１図において、コンバータ２は、電界効果トランジス
タ７と、該トランジスタ７を一定の周期Ｔで導通させる
駆動回路６と、入力巻線９と出力巻線１０および１５と
を有するトランス８と、出力巻線１０に接続されダイオ
ード１１およびコンデンサ１２からなる平滑回路と、出
力巻線１５に接続されダイオード１６およびコンデンサ
１７からなる平滑回路とから構成されている。また、定
電圧回路３は、トランジスタ１３と、該トランジスタ１
３のコレクタ・エミッタ間抵抗を制御する制御回路14と
からなり、抵抗４および５は出力抵抗である。
タ７と、該トランジスタ７を一定の周期Ｔで導通させる
駆動回路６と、入力巻線９と出力巻線１０および１５と
を有するトランス８と、出力巻線１０に接続されダイオ
ード１１およびコンデンサ１２からなる平滑回路と、出
力巻線１５に接続されダイオード１６およびコンデンサ
１７からなる平滑回路とから構成されている。また、定
電圧回路３は、トランジスタ１３と、該トランジスタ１
３のコレクタ・エミッタ間抵抗を制御する制御回路14と
からなり、抵抗４および５は出力抵抗である。
このような構成の従来の定電流入力電源においては、直
列制御定電圧回路３の制御トランジスタ１３の電力損失
が最小となるよう調整しても、コレクタ・エミッタ間飽
和電圧による電力損失が最小電力損失として残り、低電
圧大電流回路の場合電源の電力効率低下を招く。
列制御定電圧回路３の制御トランジスタ１３の電力損失
が最小となるよう調整しても、コレクタ・エミッタ間飽
和電圧による電力損失が最小電力損失として残り、低電
圧大電流回路の場合電源の電力効率低下を招く。
また、定電流入力無制御形バックブーストコンバータ２
は電流変換回路としての性質を有し、その出力側は定電
流給電特性を示すが、第１図の構成では巻線９，１０お
よび１５の出力電圧をクランプする機能がないため、例
えば負荷４が変動すると、これに応じて全巻線の出力電
圧が変動してしまう。したがって、出力安定度の向上を
計るためには全出力に直列制御式定電圧回路３を挿入し
なければならず、価格高および形状の大形化等を招くと
いう欠点がある。
は電流変換回路としての性質を有し、その出力側は定電
流給電特性を示すが、第１図の構成では巻線９，１０お
よび１５の出力電圧をクランプする機能がないため、例
えば負荷４が変動すると、これに応じて全巻線の出力電
圧が変動してしまう。したがって、出力安定度の向上を
計るためには全出力に直列制御式定電圧回路３を挿入し
なければならず、価格高および形状の大形化等を招くと
いう欠点がある。
本考案の目的は上述の欠点を除去した定電流入力電源を
提供することにある。
提供することにある。
本考案の電源は、定電流源と、少なくとも１つの入力巻
線および出力巻線を持つ電流変換トランスと該少なくと
も１つの出力巻線にそれぞれ接続した平滑手段と前記定
電流源からの電流を前記入力巻線に周期的に供給する供
給手段とを有する無制御形バックブーストコンバータ
と、負荷と前記平滑手段のうちの１つとの間に挿入した
並列制御方式定電圧手段とを備えている。
線および出力巻線を持つ電流変換トランスと該少なくと
も１つの出力巻線にそれぞれ接続した平滑手段と前記定
電流源からの電流を前記入力巻線に周期的に供給する供
給手段とを有する無制御形バックブーストコンバータ
と、負荷と前記平滑手段のうちの１つとの間に挿入した
並列制御方式定電圧手段とを備えている。
次に本考案について図面を参照して詳細に説明する。
第３図は本考案の一実施例を示す回路図であり、第１図
中の参照数字と同一の同数字は同一の構成要素を示し、
説明は省略する。
中の参照数字と同一の同数字は同一の構成要素を示し、
説明は省略する。
本実施例では、平滑回路を構成するコンデンサ１２と並
列に並列制御方式定電圧回路１８の制御トランジスタ１
９が接続され、この制御トランジスタ１９はそのコレク
タ・エミッタ間電圧が一定となるように制御回路２０に
より制御される。さらに、コンバータ２の各出力即ち各
コンデンサ12および１７の両端には負荷抵抗４および５
が接続されている。
列に並列制御方式定電圧回路１８の制御トランジスタ１
９が接続され、この制御トランジスタ１９はそのコレク
タ・エミッタ間電圧が一定となるように制御回路２０に
より制御される。さらに、コンバータ２の各出力即ち各
コンデンサ12および１７の両端には負荷抵抗４および５
が接続されている。
ここで、並列制御方式定電圧回路１８すなわち制御トラ
ンジスタ１９と制御回路２０とが挿入されていない場合
について考察してみる。トランス８の巻線９，１０およ
び１５の巻線数をそれぞれＮｓ，ＮａおよびＮｂ，入力
電流をＩｓ，コンバータ２の各出力電流をＩａおよびＩ
ｂとすると、トランス８の各巻線９，１０および１５の
各電流波形ｉｓ，ｉａおよびｉｂはそれぞれ第４図
(a)，(b)および(c)のようになる。電界効果トランジス
タ７のスイッチング周期をＴ、該トランジスタ７のオン
期間ＴONとオフ期間ＴOFFとの比すなわちデューティー
比をＤとすると、 ＴON＝ＤＴ，ＴOFF＝（１−Ｄ）Ｔ …(1) と表わされ、オン期間における巻線９の平均電流を▲
▼，オフ期間における巻線１０および１５の平均電流
をそれぞれ▲ ▼および▲ ▼とすると、Ｔｏｎ時
間の電流量とＴ時間の電流量は等しいため、Ｔｏｎ・▲
▼＝Ｔ・Ｉｓとなり、次の（２）〜（４）式が成立
する。
ンジスタ１９と制御回路２０とが挿入されていない場合
について考察してみる。トランス８の巻線９，１０およ
び１５の巻線数をそれぞれＮｓ，ＮａおよびＮｂ，入力
電流をＩｓ，コンバータ２の各出力電流をＩａおよびＩ
ｂとすると、トランス８の各巻線９，１０および１５の
各電流波形ｉｓ，ｉａおよびｉｂはそれぞれ第４図
(a)，(b)および(c)のようになる。電界効果トランジス
タ７のスイッチング周期をＴ、該トランジスタ７のオン
期間ＴONとオフ期間ＴOFFとの比すなわちデューティー
比をＤとすると、 ＴON＝ＤＴ，ＴOFF＝（１−Ｄ）Ｔ …(1) と表わされ、オン期間における巻線９の平均電流を▲
▼，オフ期間における巻線１０および１５の平均電流
をそれぞれ▲ ▼および▲ ▼とすると、Ｔｏｎ時
間の電流量とＴ時間の電流量は等しいため、Ｔｏｎ・▲
▼＝Ｔ・Ｉｓとなり、次の（２）〜（４）式が成立
する。
となる。
ここで、トランジスタ７のターンオンオフ時の電流連続
条件から、▲ ▼，▲ ▼および▲ ▼の間に
は、 Ｎｓ▲ ▼＝Ｎａ▲ ▼＋Ｎｂ▲ ▼ ……(5) の関係がある。(2)，(3)および(4)式を(5)式に代入する
と、 となる。
条件から、▲ ▼，▲ ▼および▲ ▼の間に
は、 Ｎｓ▲ ▼＝Ｎａ▲ ▼＋Ｎｂ▲ ▼ ……(5) の関係がある。(2)，(3)および(4)式を(5)式に代入する
と、 となる。
各負荷４および５に現れる出力電圧をＶａおよびＶｂと
し、整流ダイオード１１および１６の電圧降下を無視す
ると、 である。
し、整流ダイオード１１および１６の電圧降下を無視す
ると、 である。
負荷４および５の抵抗値をそれぞれＲａおよびＲｂとす
ると、 (7)式を(8)式に代入すると、 (9)式を(6)式に代入すると、 が導出される。
ると、 (7)式を(8)式に代入すると、 (9)式を(6)式に代入すると、 が導出される。
(10)および(11)式からわかるように、各出力電圧は負荷
抵抗値ＲａおよびＲｂのどちらが増加してもそれぞれ増
大することがわかる。すなわち、どちらか一方の出力電
流が増加あるいは減少すれば両出力電圧とも増加あるい
は減少するため、出力電圧安定化の機能がない。
抵抗値ＲａおよびＲｂのどちらが増加してもそれぞれ増
大することがわかる。すなわち、どちらか一方の出力電
流が増加あるいは減少すれば両出力電圧とも増加あるい
は減少するため、出力電圧安定化の機能がない。
次に並列制御式定電圧回路１８を挿入した場合について
考察する。制御トランジスタ１９と制御回路２０とから
構成される公知の並列制御式定電圧回路１８は制御トラ
ンジスタ１９のコレクタ・エミッタ間電圧が一定となる
ようにコレクタ・エミッタ間抵抗を調整するものであ
る。このコレクタ・エミッタ間内部抵抗の抵抗値をＲＸ
とすると、コンデンサ１２から出力側を見たときの等価
的な出力抵抗値Ｒ′ａはコレクタ・エミッタ間抵抗ＲＸ
と出力負荷抵抗Ｒａとの並列抵抗値すなわち、 となる。
考察する。制御トランジスタ１９と制御回路２０とから
構成される公知の並列制御式定電圧回路１８は制御トラ
ンジスタ１９のコレクタ・エミッタ間電圧が一定となる
ようにコレクタ・エミッタ間抵抗を調整するものであ
る。このコレクタ・エミッタ間内部抵抗の抵抗値をＲＸ
とすると、コンデンサ１２から出力側を見たときの等価
的な出力抵抗値Ｒ′ａはコレクタ・エミッタ間抵抗ＲＸ
と出力負荷抵抗Ｒａとの並列抵抗値すなわち、 となる。
したがって、各出力電圧ＶａおよびＶｂは(10)および(1
1)式と同様にして、(12)式から、 となる。
1)式と同様にして、(12)式から、 となる。
(13)式からわかるように、各出力負荷電流の変化すなわ
ちＲａおよびＲｂの変化と入力電流ＩＳの変化とに対し
て制御トランジスタ１９のコレクタ・エミッタ抵抗ＲＸ
を調整することにより、出力電圧Ｖａを一定にできるこ
とがわかる。また、(14)式から、一方の出力電圧Ｖａが
一定に制御されれば他方の出力電圧Ｖｂも一定に制御さ
れることがわかる。
ちＲａおよびＲｂの変化と入力電流ＩＳの変化とに対し
て制御トランジスタ１９のコレクタ・エミッタ抵抗ＲＸ
を調整することにより、出力電圧Ｖａを一定にできるこ
とがわかる。また、(14)式から、一方の出力電圧Ｖａが
一定に制御されれば他方の出力電圧Ｖｂも一定に制御さ
れることがわかる。
さらに、制御トランジスタ１９に電流が分流しなければ
制御回路２０の微小損失を除いて定電圧回路１８での電
力損失を生じない。
制御回路２０の微小損失を除いて定電圧回路１８での電
力損失を生じない。
すなわち、各出力負荷抵抗４および５の最小値をそれぞ
れＲａｍおよびＲｂｍ，入力電流最低値をＩｓｍとする
と、ＲＸが無限大のときの出力電圧Ｖａｍは、 となる。
れＲａｍおよびＲｂｍ，入力電流最低値をＩｓｍとする
と、ＲＸが無限大のときの出力電圧Ｖａｍは、 となる。
(15)式からわかるように、デューテイー比ＤによってＶ
ａｍは調整可能であり、デューティー比Ｄが増加すると
出力電圧Ｖａｍは低下し、デューティー比Ｄが減少する
と上昇する。したがって、(15)式で表わされるＶａｍが
所要出力電圧となるようにデューティー比を調整すれ
ば、定電流源から定格最低入力電流を供給し負荷の最大
時において定電圧回路に損失を生じない。また、２つの
出力電圧は両方とも入力電流変動および負荷変動に対し
て安定化される。
ａｍは調整可能であり、デューティー比Ｄが増加すると
出力電圧Ｖａｍは低下し、デューティー比Ｄが減少する
と上昇する。したがって、(15)式で表わされるＶａｍが
所要出力電圧となるようにデューティー比を調整すれ
ば、定電流源から定格最低入力電流を供給し負荷の最大
時において定電圧回路に損失を生じない。また、２つの
出力電圧は両方とも入力電流変動および負荷変動に対し
て安定化される。
なお、本実施例では、コンバータの出力が２つの場合を
示したが、３出力以上でもよい。
示したが、３出力以上でもよい。
以上、本考案には、低消費電力化および出力の高安定化
を達成できるという効果がある。
を達成できるという効果がある。
第１図は従来例を示す回路図、第２図は起動時の動作を
示す特性図、第３図は本考案の一実施例を示す回路図な
らびに第４図(a)，(b)および(c)は本実施例の動作を説
明するための図である。 図において、１……定電流源、２……無制御形バックブ
ーストコンバータ、３……直列制御式定電圧回路、４…
…負荷抵抗器、５……負荷抵抗器、６……駆動回路、
７，１３……トランジスタ、８……トランス、９……入
力巻線、１０，１５……出力巻線、１１，１６……ダイ
オード、１２，１７……コンデンサ、１４……制御回
路、１８……並列制御式定電圧回路。
示す特性図、第３図は本考案の一実施例を示す回路図な
らびに第４図(a)，(b)および(c)は本実施例の動作を説
明するための図である。 図において、１……定電流源、２……無制御形バックブ
ーストコンバータ、３……直列制御式定電圧回路、４…
…負荷抵抗器、５……負荷抵抗器、６……駆動回路、
７，１３……トランジスタ、８……トランス、９……入
力巻線、１０，１５……出力巻線、１１，１６……ダイ
オード、１２，１７……コンデンサ、１４……制御回
路、１８……並列制御式定電圧回路。
フロントページの続き (72)考案者 北島 時宗 東京都港区芝五丁目33番１号 日本電気株 式会社内 (72)考案者 山野 誠一 神奈川県横須賀市武一丁目2356番地 日本 電信電話公社横須賀電気通信研究所内 (56)参考文献 実開 昭56−67520（ＪＰ，Ｕ)
Claims (1)
- 【請求項１】定電流源と、１つの入力巻線および少なく
とも２つの出力巻線を持つ電流変換トランスと該少なく
とも２つの出力巻線にそれぞれ接続した平滑手段と前記
定電流源からの電流を前記入力巻線に周期的に供給する
供給手段とを有する無制御形バックブーストコンバータ
と、負荷と前記平滑手段のうちの１つとの間に挿入され
るとともに前記負荷に並列に接続されたトランジスタ
と、このトランジスタのコレクタとエミッタ間の電圧を
一定にするよう前記トランジスタのコレクタ・エミッタ
間抵抗を調整する制御手段とから構成したことを特徴と
する定電流入力電源。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1983031185U JPH0610415Y2 (ja) | 1983-03-04 | 1983-03-04 | 定電流入力電源 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1983031185U JPH0610415Y2 (ja) | 1983-03-04 | 1983-03-04 | 定電流入力電源 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59138392U JPS59138392U (ja) | 1984-09-14 |
| JPH0610415Y2 true JPH0610415Y2 (ja) | 1994-03-16 |
Family
ID=30162042
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1983031185U Expired - Lifetime JPH0610415Y2 (ja) | 1983-03-04 | 1983-03-04 | 定電流入力電源 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0610415Y2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5165408B2 (ja) * | 2008-02-08 | 2013-03-21 | 三菱電機株式会社 | 非接触電力伝送装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5667520U (ja) * | 1979-10-30 | 1981-06-05 |
-
1983
- 1983-03-04 JP JP1983031185U patent/JPH0610415Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59138392U (ja) | 1984-09-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6127816A (en) | Multiple frequency switching power supply and methods to operate a switching power supply | |
| JPH0614534A (ja) | ２つの作動スイッチと単位電源ファクタ可能出力とを備えた順方向コンバータ | |
| US5517397A (en) | Flyback power converter with spike compensator circuit | |
| JPH0610415Y2 (ja) | 定電流入力電源 | |
| JPS627368A (ja) | 電源回路 | |
| US4437148A (en) | Peak voltage clamped power supply | |
| EP0012206B1 (en) | Regulated power supply circuits | |
| US4355353A (en) | Power supply apparatus | |
| US4068158A (en) | High efficiency d.c. voltage regulator | |
| JPS6219104Y2 (ja) | ||
| CN217037049U (zh) | 一种低纹波高压稳压电源 | |
| JPS60197162A (ja) | スイツチング電源 | |
| KR0134704Y1 (ko) | 전원공급장치의 출력전압 안정화 회로 | |
| JPH0431611Y2 (ja) | ||
| JPH04251563A (ja) | スイッチングレギュレータ | |
| JPS5820556B2 (ja) | 整流回路 | |
| SU657420A1 (ru) | Стабилизированный источник посто нного напр жени | |
| JP3297944B2 (ja) | インラッシュ電流制限機能付きフィラメント電源回路 | |
| JPH0524968Y2 (ja) | ||
| JPH0650016Y2 (ja) | 高電圧安定化電源回路 | |
| JP2572617Y2 (ja) | スイッチング・レギュレータ | |
| JPH0578270B2 (ja) | ||
| KR790000873B1 (ko) | 전원회로 | |
| JPH0231911Y2 (ja) | ||
| JP2563607Y2 (ja) | 電源装置 |