JPS63173369A - Thin film semiconductor element - Google Patents

Thin film semiconductor element

Info

Publication number
JPS63173369A
JPS63173369A JP62005256A JP525687A JPS63173369A JP S63173369 A JPS63173369 A JP S63173369A JP 62005256 A JP62005256 A JP 62005256A JP 525687 A JP525687 A JP 525687A JP S63173369 A JPS63173369 A JP S63173369A
Authority
JP
Japan
Prior art keywords
current
gate electrode
thin film
hydrogen
channel region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP62005256A
Other languages
Japanese (ja)
Other versions
JP2525587B2 (en
Inventor
Kikuo Ono
記久雄 小野
Akio Mimura
三村 秋男
Yoshikazu Hosokawa
細川 義和
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP62005256A priority Critical patent/JP2525587B2/en
Publication of JPS63173369A publication Critical patent/JPS63173369A/en
Application granted granted Critical
Publication of JP2525587B2 publication Critical patent/JP2525587B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651Silicon transistors
    • H01L29/7866Non-monocrystalline silicon transistors

Abstract

PURPOSE:To make compatibility of a small OFF-current and a large ON current possible, which is mainly suitable for a thin film transistor to drive an active matrix panel, by forming a hole or a nick for a permeation path of hydrogen in a gate electrode in the plane pattern of the gate electrode. CONSTITUTION:The minimum dimension Lt over which a gate electrode 6 continuously extends on a channel region 2 is designed as a dimension which is highly effective for hydrogen substitution treatment, by providing a gate electrode 6 with a hole 11. According to this design, the defect density can be decreased all over the boundary surface between the channel region 2 and an insalative film 5, so that the ON-current is highly increased. In the case where the gate electrode is not continuously formed from the source side end-portion to the drain side end-portion on the channel region, and even one part in the above section is cut by a hole promoting hydrogen permeation, the crossectional structure of the part does not constitute an MOS type structure, so that a channel is not formed in this part, and the OFF-current is extraordinarily decreased. A thin film transistor of this element is obtained wherein the ON-current is sufficiently large and the OFF-current is small.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、非晶質あるいは多結晶で形成した薄膜半導体
素子の構造に係り、特にオン電流が充分大きく、かつオ
フ電流の小さい特性を実現した薄膜MOS 型トランジ
スタに関する。
[Detailed Description of the Invention] [Industrial Application Field] The present invention relates to the structure of a thin film semiconductor element formed of amorphous or polycrystalline material, and in particular realizes characteristics of sufficiently large on-current and small off-current. The present invention relates to a thin film MOS type transistor.

〔従来の技術〕[Conventional technology]

近年、絶縁性基板上に薄膜トランジスタを形成する研究
が活発に行なわれている。この技術は、安価な絶縁性基
板を用いて薄膜ディスプレイを実現するアクティブマド
IJックスパネル、通常の半導体集積回路上に形成する
三次元集積回路、あるいはラインセンサーに代表される
イメージセンサ−など、数多くの応用が期待されている
In recent years, research on forming thin film transistors on insulating substrates has been actively conducted. This technology is used in many applications, including active-mapped IJ panels that realize thin-film displays using inexpensive insulating substrates, three-dimensional integrated circuits formed on ordinary semiconductor integrated circuits, and image sensors such as line sensors. Applications are expected.

以下においては、薄膜トランジスタの材料として多結晶
シリコンを用い、薄膜ディスプレイパネルに応用した場
合を例にとって説明するが、本発明は薄膜トランジスタ
を用いた他の場合にも全く同様に適用できる。また、半
導体材料も、多結晶シリコンのみならず他の材料へも同
様に適用できるものである。
In the following description, an example will be explained in which polycrystalline silicon is used as the material of a thin film transistor and is applied to a thin film display panel, but the present invention is equally applicable to other cases using thin film transistors. Furthermore, the semiconductor material is not limited to polycrystalline silicon, but can be similarly applied to other materials.

薄膜トランジスタにおいて、半導体材料として多結晶シ
リコンを用いると、しきい値電圧が大きい、電界効果移
動度が小さい、リーク電流が太きいことなどの問題があ
るために、従来の技術では、十分良好な特性が得られて
いない。
When polycrystalline silicon is used as a semiconductor material in thin film transistors, there are problems such as high threshold voltage, low field effect mobility, and large leakage current. is not obtained.

この原因としては、多結晶シリコンの粒界に未結合手な
どの欠陥準位が多数台まれていることが考えられる。
A possible cause of this is that many defect levels such as dangling bonds are present in the grain boundaries of polycrystalline silicon.

例えば、トランジスタをオンするために加えられたゲー
ト電圧は、多結晶シリコンの欠陥準位を満たすために使
われてしまうので、しきい値電圧が高くなる。
For example, the gate voltage applied to turn on the transistor is used to fill defect levels in polycrystalline silicon, increasing the threshold voltage.

そして十分に高いゲート′亀圧を加えることによってチ
ャネルが形成されても、粒界に捕獲されたキャリアが、
電気伝導に寄与する自由キャリアのポテンシャル障壁と
なり、電界効果移動度を低下させている。
Even if a channel is formed by applying a sufficiently high gate pressure, the carriers trapped at the grain boundaries will
It acts as a potential barrier for free carriers that contribute to electrical conduction, reducing field effect mobility.

また、リン、ヒ素、あるいはアノチモンをドープして形
成した接合徊造においても、この結晶欠陥のために、粒
界に電界が集中して、リーク%流が流れやすいという問
題がある。
Further, even in a junction structure formed by doping with phosphorus, arsenic, or anotymone, there is a problem in that the electric field is concentrated at the grain boundaries due to the crystal defects, and a leakage current tends to flow.

このような多結晶シリコン粒界の改善のため、種々の対
策が考えられている。これらの対策の1つに、多結晶シ
リコン粒界の未結合手に水素を置換してシリコン−水素
結合(以下、8i−Hと称する)を作り、局在準位密度
をさげる方法が知られている。
Various measures have been considered to improve such polycrystalline silicon grain boundaries. One of the known countermeasures is to replace hydrogen with dangling bonds at polycrystalline silicon grain boundaries to form silicon-hydrogen bonds (hereinafter referred to as 8i-H) and reduce the local level density. ing.

具体的に水素を置換する手段としては、パッシベーショ
ン膜として水素を多く含んだプラズマシリコンナイトラ
イド膜(以下P−8INと称する)を用い、これを (1)堆積後300〜500℃で熱処理すること、(2
)薄膜トランジスタを300〜400℃ノ雰囲気温度中
で高周波のプラズマ水素中にさらすこと、(3)水素を
イオン打込みして熱処理すること、などが知られている
Specifically, as a means of replacing hydrogen, a plasma silicon nitride film containing a large amount of hydrogen (hereinafter referred to as P-8IN) is used as a passivation film, and this is (1) heat-treated at 300 to 500°C after deposition. ,(2
)) exposing a thin film transistor to high-frequency plasma hydrogen at an ambient temperature of 300 to 400[deg.] C.; and (3) implanting hydrogen ions to perform heat treatment.

多結晶シリコンの薄膜トランジスタに、例えば、P −
8tN  を水素を侠法として用いたものは、日本応用
物理学会論文誌25.1m2 (1986年)。
For example, in a polycrystalline silicon thin film transistor, P −
The one using 8tN as a hydrogen method is the Journal of the Japan Society of Applied Physics, 25.1m2 (1986).

第121頁から123頁(JAPAF化SE JOUR
NALOF  APPLIED P)n’8Ics、V
ol、 2 5  、隘2(1986)PP、L 12
1− r、 123 )  に示され、P−8INの効
果について論じられている。
Pages 121 to 123 (JAPAF SE JOUR
NALOF APPLIED P)n'8Ics,V
ol, 2 5, 隘2 (1986) PP, L 12
1-r, 123) and discuss the effects of P-8IN.

しかし、これらの水素の置換法の効果はトランジスタの
サイズ(チャネル長とチャネル幅)、構造、製造プロセ
ス、材料などに依存するが、特に水素の置換法の効果が
有効となる構造については、前記論文では何ら明らかに
されていない。
However, the effects of these hydrogen replacement methods depend on the transistor size (channel length and channel width), structure, manufacturing process, materials, etc., and the above-mentioned structure is particularly effective for the hydrogen replacement methods. Nothing was made clear in the paper.

第2図は半導体薄膜を用いたNチャネル薄膜トランジス
タの一般的な構造を示すもので、同図の(、)は平面図
、(b)は(、)のXからに線上の断面図である。
FIG. 2 shows a general structure of an N-channel thin film transistor using a semiconductor thin film, in which (,) is a plan view, and (b) is a cross-sectional view taken along a line from X in (,).

同図において、工はガラスなどの絶縁性(透明少基板、
2は多結晶シリコンなどの半導体薄膜で作られたチャネ
ル領域、3は半導体中にリンやヒ素などの不純物をドー
プして形成したソース領域、4は同じくドレイン領域、
5はゲート絶#膜、6はゲート電極、7は層間絶縁膜、
8はアルミ電極である。また、同図中のWはトランジス
タのチャネル幅、Lはチャネル長である。
In the same figure, the material is an insulating material such as glass (transparent substrate,
2 is a channel region made of a semiconductor thin film such as polycrystalline silicon, 3 is a source region formed by doping impurities such as phosphorus or arsenic into the semiconductor, 4 is also a drain region,
5 is a gate insulation film, 6 is a gate electrode, 7 is an interlayer insulation film,
8 is an aluminum electrode. Further, in the figure, W is the channel width of the transistor, and L is the channel length.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

上記従来構造の半導体素子を高周波のプラズマ水素中に
さらした場合の特性を第3図に示す。
FIG. 3 shows the characteristics when the semiconductor element having the conventional structure described above is exposed to high frequency plasma hydrogen.

高周波のプラズマ条件は温度が350℃、チャンバ内圧
力が0.75 Torr 、時間は90分である。
The high-frequency plasma conditions were a temperature of 350° C., a chamber pressure of 0.75 Torr, and a time of 90 minutes.

これは半導体素子のオン特性、すなわちドレイン111
1流がプラズマ水素置換法によってもっとも改善された
時の条件である。
This is the on-characteristic of the semiconductor element, that is, the drain 111
This is the condition when the first stream is most improved by the plasma hydrogen replacement method.

第3図はチャネル幅Wを一定値15μmとして、チャネ
ル長りを5μmから75μmまで変えた場合の、ドレイ
ン或流IDのチャネル長依存性を示す。
FIG. 3 shows the dependence of the drain current ID on the channel length when the channel width W is kept at a constant value of 15 μm and the channel length is varied from 5 μm to 75 μm.

なお、このデータは、本発明者等が実験を行なって得た
結果である。
Note that this data is the result obtained through experiments conducted by the inventors.

このグラフの横軸はWとLの比である。この場合Wは1
5μmと一定に保たれているためW/L比の値が小さい
程りが大きい。縦軸はトルイン電流IDである。
The horizontal axis of this graph is the ratio of W and L. In this case W is 1
Since the W/L ratio is kept constant at 5 μm, the smaller the value of the W/L ratio, the larger the value. The vertical axis is toru-in current ID.

実線入、Cは水素を侠処理を行った後のドレイン電流特
性、破線B、Dは水素置換を行う前のドレイン電流特性
である。才た、線入、Bは薄膜トランジスタをオン状態
にした時のドレイン電流特性であり、線C,Dは薄膜ト
ランジスタをオフ状態にした時のドレイン電流特性であ
る。
The solid line C shows the drain current characteristics after the hydrogen replacement treatment, and the broken lines B and D show the drain current characteristics before the hydrogen replacement. Lines C and D are drain current characteristics when the thin film transistor is turned on, and lines C and D are drain current characteristics when the thin film transistor is turned off.

アクティブマトリクスパネルを構成する薄膜トランジス
タに要求される電流特性と、第3図に示した特性の関係
から、本発明が解決しようとする問題点を明らかにする
The problems to be solved by the present invention will be clarified from the relationship between the current characteristics required of the thin film transistors constituting the active matrix panel and the characteristics shown in FIG.

第4図は薄膜トランジスタを用いた液晶駆動素子のマト
リクス配置図であり、これが成品ディスプレイの表示領
域を構成する。図において、7はデータ信号フィン、8
は足前1B号ラインである。
FIG. 4 is a matrix layout diagram of liquid crystal driving elements using thin film transistors, which constitutes the display area of the finished display. In the figure, 7 is a data signal fin, 8 is a data signal fin, and 8 is a data signal fin.
is line 1B in front of my feet.

それぞれの液晶駆動素子は薄膜トランジスタ9とコンデ
ンサ10とから構成されている。
Each liquid crystal driving element is composed of a thin film transistor 9 and a capacitor 10.

薄膜トランジスタ9は、一般に第2図に示した構造の電
界効果牛導体素子であり、データのスイッチングを行う
。コンデンサ10はデータ信号の保持用として用いられ
、主に液晶自体の有する容敏で構成されている。
The thin film transistor 9 is generally a field effect conductor element having the structure shown in FIG. 2, and performs data switching. The capacitor 10 is used to hold data signals, and is mainly composed of the capacitance of the liquid crystal itself.

以上から分るように薄膜トランジスタ9は、液晶に印加
するデータ電圧をスイッチングするために用いられる。
As can be seen from the above, the thin film transistor 9 is used to switch the data voltage applied to the liquid crystal.

この時、薄膜トランジスタに要求される特性は大きく次
の2種類に分類される。
At this time, the characteristics required of thin film transistors are broadly classified into the following two types.

(1)薄膜トランジスタ9をオン状態にした時、コンデ
ンサ10を充′亀させるために充分な電流を流すことが
できること。
(1) When the thin film transistor 9 is turned on, sufficient current can flow to charge the capacitor 10.

(2)薄膜トランジスタをオフ状態にした時、電流が流
れないこと。
(2) No current flows when the thin film transistor is turned off.

前記(1)はコンデンサへの書き込み特性に関するもの
であり、短時間にデータを書き込むことができるように
するためには、大きい!、流を流す必要がある。また前
記(2)はコンデンサに書き込まれたデータを保持する
ために必要とされるもので、リークIM、Kが大きいと
、データが正しく、かつ所望時間の間保持されなくなる
The above (1) is related to the writing characteristics to the capacitor, and in order to be able to write data in a short time, it is necessary to have a large! , it is necessary to flow the flow. Further, the above (2) is required to hold data written in the capacitor, and if the leakage IM, K is large, the data will not be held correctly and for a desired time.

以上のような観点から第3図の特性を検討してみる。Let's examine the characteristics shown in Figure 3 from the above perspective.

前記(1)のオン′厄流の観点からみると、水素置換処
理を行った場合の直線入および行っていない場合の1R
1B共、チャネル長りを小さくするとオン電流が大きく
とれることがわかる。
From the point of view of the above-mentioned (1) on-current, the straight entry when hydrogen replacement treatment is performed and the 1R when it is not performed.
It can be seen that in both cases 1B, the on-current can be increased by decreasing the channel length.

また、特にチャネル長りが小さくなる程、線AおよびB
の差は大きくなり、水累置換法の効果は、チャネル長り
が小さい程高いことがわかる。
In addition, especially as the channel length becomes smaller, the lines A and B
The difference becomes larger, and it can be seen that the effect of the water cumulative replacement method is higher as the channel length becomes smaller.

つぎに、前記(2)のオフ電流の観点からみると、水素
置換処理を行った場合の直線cおよび行っていない場合
の直iD共、チャネル長りを小さくするとオフ電流が増
加することがわかる。
Next, from the perspective of the off-state current in (2) above, it can be seen that the off-state current increases as the channel length is reduced for both the straight line c when hydrogen replacement treatment is performed and the straight line iD when it is not performed. .

才たCとDの直線は、はぼ同じ1頃きを持ってぃること
もわかる。
It can also be seen that the straight lines of C and D have approximately the same value.

以上のことから、水素置換法の効果堰高くするため、従
来の半導体素子のチャネル長りを小さくすると、オン亀
流は大きくなるが、それにつれてオフ電流も大きくなっ
てしまうことがわかる。オフ電流は、液晶のコンデンサ
1oに貯えられるデータの保持のためには、ある値−例
えば1O−11(A)以下に抑える必要があるものであ
るから、単にチャネル長りを小さくするだけでは十分で
ないことは明らかである。
From the above, it can be seen that if the channel length of a conventional semiconductor element is made smaller in order to increase the effectiveness of the hydrogen substitution method, the on current becomes larger, but the off current also becomes larger accordingly. In order to retain the data stored in the liquid crystal capacitor 1o, the off-state current needs to be suppressed to a certain value, for example 1O-11 (A) or less, so simply reducing the channel length is not sufficient. It is clear that this is not the case.

本発明の目的は、オン電流を増加させるためにチャネル
長を短くした時と同等に、水素置換処理の効果を高める
と共に、一方では、チャネル長を長くした時と同等にオ
フ電流(リーク電流)を、一定値以下に小さくするよう
な構造を有する薄膜トランジスタを提供することにある
The purpose of the present invention is to increase the effect of hydrogen replacement treatment to the same extent as when the channel length is shortened to increase the on-current, and at the same time to reduce the off-current (leakage current) to the same level as when the channel length is lengthened. An object of the present invention is to provide a thin film transistor having a structure in which the value of 0 is reduced below a certain value.

〔問題点を解決するための手段〕[Means for solving problems]

本発明は、前述の問題を解決するために、ゲート電極の
平面パターンにおいて、露光技術などにより1個ないし
複数個の穴をゲート電極にあけたり、またはゲート電極
の平面パターン構造をすだれ状にしたりすることで、ゲ
ート・電極がチャネル領域を稜っている各部分のチャネ
ル長、すなわち、チャネル領域の各端部から最外側の穴
または切込みまでの距離および隣接する穴または切込み
同士の間隔を水素置換法の効果の得られる(例えば50
μm以下)の寸法に構成している。
In order to solve the above-mentioned problems, the present invention has been developed by forming one or more holes in the gate electrode plane pattern using exposure technology or by making the plane pattern structure of the gate electrode into a blind shape. By doing this, we can calculate the channel length of each part of the channel region where the gate/electrode extends over the channel region, that is, the distance from each end of the channel region to the outermost hole or notch, and the distance between adjacent holes or notches. The effect of the substitution method can be obtained (for example, 50
(μm or less).

これによって、オン電流が大きく、一方オフ電流は予定
値以下に抑えることのできる薄膜トランジスタを提供す
ることができる。
As a result, it is possible to provide a thin film transistor that has a large on-current and can suppress an off-current to a predetermined value or less.

〔作用〕[Effect]

ゲート絶縁膜の平面パターンにおいて、ゲート電極に、
水素の進入経路となる部分(穴または切込み)を形成す
ることによって、水素がゲート=極直下のチャネル形成
用多結晶シリコンの未結合手と結合し、欠陥準位を低減
させるので、オン電流が向上する。このように、半導体
素子のチャネル長を短(することなしにオン電流が向上
するため、オフ電流も小さく抑えられる。
In the planar pattern of the gate insulating film, the gate electrode is
By forming a part (hole or notch) that serves as a hydrogen entry path, hydrogen combines with the dangling bonds of the channel-forming polycrystalline silicon directly below the gate, reducing the defect level and increasing the on-current. improves. In this way, the on-current is improved without shortening the channel length of the semiconductor element, so the off-current is also kept small.

本発明の有効性を示す根拠となるチャネル長りと水素置
換処理の効果の関係のメカニズムを説明する。
The mechanism of the relationship between the channel length and the effect of hydrogen replacement treatment, which is the basis for demonstrating the effectiveness of the present invention, will be explained.

第3図で示した特性人、Cは、第2図に示した構造の薄
膜トランジスタを、水素プラズマ中にさらした結果得ら
れたものである。チャネル長りと特性の変化はプラズマ
中の水素の進入経路に関係する。
Characteristic C shown in FIG. 3 was obtained as a result of exposing the thin film transistor having the structure shown in FIG. 2 to hydrogen plasma. Changes in channel length and properties are related to the entry path of hydrogen in the plasma.

第5図(、)(b)は、チャネル長の異なる従来の薄膜
トランジスタにおける水素の進入経路を示したものであ
る。
FIG. 5(,)(b) shows the entry paths of hydrogen in conventional thin film transistors having different channel lengths.

チャネル長LaとLb  の関係は La ) Lb である。プラズマ状態の水素は、同図中に矢印で示すよ
うに、例えばリンガラス膜で形成した層間絶縁膜7から
、例えば8 i02 で形成されたゲート絶縁膜5を通
り、チャネルを形成する多結晶シリコンのチャネル領域
2とゲート絶縁膜5との界面付近の多結晶シリコンに到
達する。
The relationship between the channel lengths La and Lb is La ) Lb . As shown by the arrow in the figure, hydrogen in a plasma state passes from the interlayer insulating film 7 made of, for example, a phosphor glass film, through the gate insulating film 5 made of, for example, 8i02, and then enters the polycrystalline silicon forming the channel. reaches the polycrystalline silicon near the interface between channel region 2 and gate insulating film 5.

この水素は、多結晶シリコンの未結合手と結合してシリ
コン−水素結合を形成しこの界面の欠陥密度を低下させ
る。このことによりオン電流が増加する。
This hydrogen combines with dangling bonds of polycrystalline silicon to form silicon-hydrogen bonds, thereby reducing the defect density at this interface. This increases the on-current.

この場合、水素の拡散長は一定であるため、第5図(b
)のようにチャネル長が短い素子では、界面全域に水素
が置換されてオン′lt流は著しく向上する。
In this case, since the hydrogen diffusion length is constant, Figure 5 (b
), hydrogen is substituted throughout the interface, and the on'lt flow is significantly improved.

一方、同図(、)のようにチャネル長が長い素子では、
依然として、水素が置換されず欠陥密度の高い領域が残
り、これがソースからドレインに走行する電子に対する
ポテンシャルバリアを冒くするため、オン′屯流が向上
しない。
On the other hand, in a device with a long channel length as shown in the same figure (,),
However, since hydrogen is not replaced and a region with high defect density remains, this impairs the potential barrier to electrons traveling from the source to the drain, so that the on-current flow is not improved.

すなわち、チャネル長の長い素子では、ゲート電極6が
水素進入の障壁となっているため、水素置換処理によっ
てもオン電流は余り向上しない。
That is, in a device with a long channel length, since the gate electrode 6 acts as a barrier to hydrogen entry, the on-current does not improve much even by hydrogen replacement treatment.

一般に、ゲート電極7は、チャネル領域2と同様に多結
晶シリコンで形成される。ところが、本発明者等が赤外
分析法で分析したところ、8j−)1結合は多結晶シリ
コンの表面から深さ方向に数百人しか形成されておらず
、ゲート電極6の厚さを4000人、チャネル領域2の
厚さを4000又とし、第3図の特性測定に使用した素
子では、チャネル長が長い場合にはオン電流が向上しな
いことも明らかになった。また、ゲート電極6の厚さを
数百A以下にするのは現在の技術では国難である。
Generally, gate electrode 7 is formed of polycrystalline silicon, similar to channel region 2. However, when the present inventors analyzed using infrared analysis, only a few hundred 8j-)1 bonds were formed in the depth direction from the surface of polycrystalline silicon, and the thickness of the gate electrode 6 was reduced to 4000 mm. In the device used for measuring the characteristics shown in FIG. 3, in which the thickness of the channel region 2 was 4000 mm, it was also found that the on-current did not improve when the channel length was long. Further, with the current technology, it is a national problem to reduce the thickness of the gate electrode 6 to several hundred amps or less.

〔実施例〕〔Example〕

以下、本発明の一実施例を第1図により説明する。同図
(a)は本発明の平面パターンであり、同図(b)は第
1図のY −Y’線にそう断面図である。なお、x −
x’線にそう断面図は第2図(b)と同じである。
An embodiment of the present invention will be described below with reference to FIG. 1(a) is a planar pattern of the present invention, and FIG. 1(b) is a sectional view taken along the line Y-Y' in FIG. Note that x −
The cross-sectional view along the x' line is the same as FIG. 2(b).

第1図においては、1はガラスあるいは石英で形成する
基板、2は多結晶シリコンで形成したチャネル領域、3
.4はリンあるいはアンチモン、もしくはボロンでドー
プしたソース領域、ドレイン領域である。
In FIG. 1, 1 is a substrate made of glass or quartz, 2 is a channel region made of polycrystalline silicon, and 3 is a substrate made of glass or quartz.
.. Reference numeral 4 denotes a source region and a drain region doped with phosphorus, antimony, or boron.

また、5はStO,などで形成したゲート絶縁膜、6は
リン、アンチモン、あるいはボロンをドープして形成し
た多結晶シリコンあるいは金属で形成したゲート電極、
7はリンガラスなどで形成した層間絶縁膜、8はアルミ
電極、11はゲート電極に(例えば、露光技術によって
)あけた穴である。
Further, 5 is a gate insulating film formed of StO, etc., 6 is a gate electrode formed of polycrystalline silicon doped with phosphorus, antimony, or boron, or metal;
7 is an interlayer insulating film formed of phosphor glass or the like, 8 is an aluminum electrode, and 11 is a hole made (for example, by exposure technology) in the gate electrode.

本実施例の特徴は、ゲート電極6の平面パターンにあり
、具体的にはゲート電極6に穴11をあけた点である。
The feature of this embodiment lies in the planar pattern of the gate electrode 6, specifically in that a hole 11 is formed in the gate electrode 6.

本実施例の半導体素子の動作を以下に説明する。The operation of the semiconductor device of this example will be explained below.

ゲート電極6とソース領域3間の電圧VG8を零電位(
VO2−OV)、ソース領域3とドレイン領域4間の電
位を正電位(Vsn、>ov)とした時のオフ状態では
、vsDに依存するオフ電流(リーク電fi)が流れる
The voltage VG8 between the gate electrode 6 and the source region 3 is set to zero potential (
VO2-OV), and in the off state when the potential between the source region 3 and drain region 4 is set to a positive potential (Vsn, >ov), an off-state current (leakage current fi) that depends on vsD flows.

このオフiE流は、第3図から分るようにチャネル長り
に反比例する。このオフ電流はチャネル領域の固有抵抗
に依存する。それ故、水素置換処理によって、チャネル
領域とゲート絶縁膜5の界面付近の多結晶シリコンの欠
陥密度が小さくなっても、オフ電流はチャネル領域2の
全体を流れるので、オフ電流は大きくならない。
This off-iE current is inversely proportional to the channel length, as seen in FIG. This off-state current depends on the resistivity of the channel region. Therefore, even if the defect density of the polycrystalline silicon near the interface between the channel region and the gate insulating film 5 is reduced by the hydrogen substitution treatment, the off-state current flows through the entire channel region 2, so the off-state current does not become large.

すなわち、例えば第3図に基づいて、チャネル長りを規
定のオフ電流以下とするように長く設計することにより
、オフ電流を所望値以下に抑えることができる。
That is, by designing the channel length to be longer than a specified off-state current based on, for example, FIG. 3, the off-state current can be suppressed to below a desired value.

また、ソース領域3及びドレイン領域4に、リンまたは
アンチモンをドープした口形電界効果トランジスタの場
合で考えると、ゲー)’III極6にソース領域3に対
して正の電位(YGs、>0)を印加すると素子はオン
状態となる。
Furthermore, considering the case of a mouth-type field effect transistor in which the source region 3 and drain region 4 are doped with phosphorus or antimony, a positive potential (YGs, >0) is applied to the gate electrode 6 with respect to the source region 3. When applied, the device turns on.

素子がオン状態の場合、チャネル領域2とゲート絶縁膜
5の界面に電子が誘起され、厚さが100Å以下の反転
層チャネルが形成される。これによって表面の抵抗が下
がり、大きいオン′に流がゲート電圧の値に応じて流れ
る。
When the device is in the on state, electrons are induced at the interface between the channel region 2 and the gate insulating film 5, and an inversion layer channel having a thickness of 100 Å or less is formed. This lowers the surface resistance and allows a large on current to flow depending on the value of the gate voltage.

第1図のような構造の素子において、ゲート電極6に穴
9を設けることによって、ゲート電極6がチャネル領域
2上に連続して延在する最小寸法Ltを水素置換処理の
効果の高い寸法として設計することができる。
In the device having the structure shown in FIG. 1, by providing a hole 9 in the gate electrode 6, the minimum dimension Lt in which the gate electrode 6 extends continuously over the channel region 2 can be set as a dimension with which the hydrogen replacement treatment is highly effective. can be designed.

このように設計することにより、チャネル領域2とゲー
ト絶縁膜5との界面全体にわたって、欠陥密度を低下さ
せることができるのでオン電流は大きく向上する。
By designing in this way, the defect density can be reduced over the entire interface between the channel region 2 and the gate insulating film 5, so that the on-current can be greatly improved.

この場合、ゲーIK極が水素侵入を促す穴によってチャ
ネル領域上でソース側端部からドレイン側端部まで連続
的に形成されず、この間で一部でも分断されると、明ら
かなようにその部分の断面構造はMO8型構造とならな
いので、ここではチャネルが形成されずオン電流は著し
く低下する。
In this case, if the gate IK electrode is not formed continuously from the source side end to the drain side end on the channel region due to the hole that promotes hydrogen intrusion, and is even partially cut off in between, it is obvious that the Since the cross-sectional structure of is not an MO8 type structure, no channel is formed here, and the on-current is significantly reduced.

以上のように、本構造素子はオン電流が十分大きく、オ
フ電流の小さい薄膜トランジスタが提供できる。
As described above, the present structural element can provide a thin film transistor with sufficiently large on-state current and small off-state current.

本発明ではゲート電極の穴9の形状(例えば、円形、六
角形)や大きさ、また穴の数などは特に規定しないがこ
れは液晶駆動上必要な・電流値に対して設計すれば良い
。なお、本発明者等の実験によれば、第1図のLiを5
0μmal下とした場合に効果が得られた。
In the present invention, the shape (for example, circular, hexagonal) and size of the hole 9 of the gate electrode, the number of holes, etc. are not particularly specified, but they may be designed in accordance with the current value necessary for driving the liquid crystal. According to the experiments conducted by the present inventors, Li in Fig. 1 was changed to 5
The effect was obtained when the temperature was lower than 0 μmal.

本発明の別な実施例を第6図に示す。本実施例は、実施
例1のようにゲート′電極6上に穴をあける代りに、ゲ
ート電極6に切り込みを入れることにより、チャネル領
域2への水素の進入を促してオン電流を大きくするよう
にした例である。
Another embodiment of the invention is shown in FIG. In this embodiment, instead of making a hole on the gate electrode 6 as in the first embodiment, a cut is made in the gate electrode 6 to encourage hydrogen to enter the channel region 2 and increase the on-current. This is an example.

ゲート141極6のチャネル方向の幅r、tを、水素置
換効果のある寸法(例えば、50μm 以下)に設計す
ることにより特性が向上できることは、前述の説明から
容易に理解できるであろう。
It will be easily understood from the above description that the characteristics can be improved by designing the widths r and t of the gate 141 pole 6 in the channel direction to dimensions that provide a hydrogen substitution effect (for example, 50 μm or less).

以上の説明に於いては、素子の断面構造については特に
言及していないが、素子の断面構造を第7図のように形
成することもできる。
In the above description, no particular mention is made of the cross-sectional structure of the element, but the cross-sectional structure of the element can also be formed as shown in FIG. 7.

第7図の素子構造は、例えば、ゲート電極6とソース領
域3、ドレイン領域4及び埋込IS領域12とを自己整
合的に、リン、アンチモンなどをイオン打込みすること
によっても形成することができる。その後、ゲート電極
6の穴を利用して、前述のような水素置換処理を行なう
The device structure shown in FIG. 7 can also be formed, for example, by ion-implanting phosphorus, antimony, etc. into the gate electrode 6, source region 3, drain region 4, and buried IS region 12 in a self-aligned manner. . Thereafter, using the hole in the gate electrode 6, hydrogen replacement treatment as described above is performed.

この場合、不純物濃度が十分高(、埋込層領域12の抵
抗が、トランジスタがオンした場合の反転層の抵抗より
低くなる場合は、ソース領域3およびドレイン領域4間
の電流は埋込層に県中して流れるため、実効的なチャネ
ル長は4Liとなる。
In this case, if the impurity concentration is sufficiently high (and the resistance of the buried layer region 12 is lower than the resistance of the inversion layer when the transistor is turned on), the current between the source region 3 and the drain region 4 flows through the buried layer. Since it flows throughout the prefecture, the effective channel length is 4Li.

したがって、同一寸法の素子であればオン電流を大きく
することができ、一方、同一のオン電流ならば素子寸法
を小さくすることができる。
Therefore, if the elements have the same dimensions, the on-current can be increased, while if the on-current is the same, the element dimensions can be reduced.

〔発明の効果〕〔Effect of the invention〕

本発明によれば、水素置換処理効果の高いゲート電極の
平面パターン構造を実現することができ、特にアクティ
ブマトリクスパネル駆動用の薄膜トランジスタとして好
適な、低いオフ電流および大きなオフ電流を両立させた
薄膜半導体素子を得ることが可能になる。
According to the present invention, it is possible to realize a planar pattern structure of a gate electrode with a high hydrogen replacement treatment effect, and the thin film semiconductor has both a low off-current and a large off-current, and is particularly suitable as a thin film transistor for driving an active matrix panel. It becomes possible to obtain the element.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図(、Xb)は本発明の一実施例の平面図ならびに
Y −Y’ 線上の断面図、第2図(、)(b)は従来
の薄膜半導体素子の平面図及びx −x’  線上の断
面図、第3図は従来の薄膜半導体素子のドレイン電流特
性図、第4図はアクチイブマトリクスの回路図、第5図
(、Xb)は水素置換効果を説明するための断面図、第
6図は本発明の第2の実施例のゲート電極パターンを示
す平面図、第7図(a)(b)は本発明の第3の実施例
の平面図ならびにY −Y’  線上の断面図である。 1・・・絶縁性基板、2・・・チャネル領域、3・・・
ソース領域、4・・・ドレイン領域、5・・・ゲート絶
縁膜、6・・・ゲート電極、11・・・ゲート電極上の
穴、12・・・埋込層 代理人 弁理士 平  木  道  人第1図 (b) 第2図 第 3 図 1O−1100101 W/L 第  4 図 第  5 図 第6図
FIG. 1 (, Xb) is a plan view of an embodiment of the present invention and a sectional view taken along the line Y-Y', and FIG. 3 is a drain current characteristic diagram of a conventional thin film semiconductor element, FIG. 4 is a circuit diagram of an active matrix, and FIG. 5 (Xb) is a sectional view for explaining the hydrogen substitution effect. FIG. 6 is a plan view showing the gate electrode pattern of the second embodiment of the present invention, and FIGS. 7(a) and 7(b) are plan views and cross sections along the line Y-Y' of the third embodiment of the present invention. It is a diagram. 1... Insulating substrate, 2... Channel region, 3...
Source region, 4...Drain region, 5...Gate insulating film, 6...Gate electrode, 11...Hole on gate electrode, 12...Buried layer agent Patent attorney Michihito Hiraki Figure 1 (b) Figure 2 Figure 3 Figure 1O-1100101 W/L Figure 4 Figure 5 Figure 6

Claims (3)

【特許請求の範囲】[Claims] (1)絶縁性基板上に形成された非晶質あるいは多結晶
シリコン半導体層に、チャネル領域を挾んで対向配置さ
れ、かつ第1の導電型を有するソース領域およびドレイ
ン領域と、前記ソース領域およびドレイン領域間のチャ
ネル領域上にゲート絶縁膜を介してゲート電極を形成さ
れた薄膜半導体素子において、 ゲート電極の平面パターンにおいて、上記ゲート電極に
少なくとも1個以上の穴もしくは切り込みが設けられ、 かつ上記チャネル領域上において前記ゲート電極がソー
ス側端部からドレイン側端部まで連続するように構成さ
れたことを特徴とする薄膜半導体素子。
(1) In an amorphous or polycrystalline silicon semiconductor layer formed on an insulating substrate, a source region and a drain region, which are arranged opposite to each other with a channel region in between and have a first conductivity type; In a thin film semiconductor device in which a gate electrode is formed on a channel region between drain regions via a gate insulating film, in a planar pattern of the gate electrode, at least one hole or notch is provided in the gate electrode, and the above-mentioned A thin film semiconductor device, characterized in that the gate electrode is configured to be continuous from a source side end to a drain side end on a channel region.
(2)チャネル領域の各端部から最外側の穴または切込
みまでの距離、および隣接する穴または切込み同士の間
隔が、水素置換法の効果が認められる寸法に選定された
ことを特徴とする前記特許請求の範囲第1項記載の薄膜
半導体素子。
(2) The distance from each end of the channel region to the outermost hole or notch, and the interval between adjacent holes or notches, are selected to dimensions that allow the effectiveness of the hydrogen replacement method. A thin film semiconductor device according to claim 1.
(3)前記の穴または切込みを通してチャネル領域内に
水素が進入させられ、シリコン−水素結合が形成された
ことを特徴とする前記特許請求の範囲第1項または第2
項記載の薄膜半導体素子。
(3) Hydrogen is allowed to enter the channel region through the hole or notch to form a silicon-hydrogen bond.
The thin film semiconductor device described in .
JP62005256A 1987-01-13 1987-01-13 Thin film semiconductor device and manufacturing method thereof Expired - Lifetime JP2525587B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62005256A JP2525587B2 (en) 1987-01-13 1987-01-13 Thin film semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62005256A JP2525587B2 (en) 1987-01-13 1987-01-13 Thin film semiconductor device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JPS63173369A true JPS63173369A (en) 1988-07-16
JP2525587B2 JP2525587B2 (en) 1996-08-21

Family

ID=11606142

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62005256A Expired - Lifetime JP2525587B2 (en) 1987-01-13 1987-01-13 Thin film semiconductor device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP2525587B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5264720A (en) * 1989-09-22 1993-11-23 Nippondenso Co., Ltd. High withstanding voltage transistor
US6281053B1 (en) 1997-12-09 2001-08-28 Nec Corporation Thin film transistor with reduced hydrogen passivation process time

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6242563A (en) * 1985-08-20 1987-02-24 Matsushita Electric Ind Co Ltd Thin film transistor

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6242563A (en) * 1985-08-20 1987-02-24 Matsushita Electric Ind Co Ltd Thin film transistor

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5264720A (en) * 1989-09-22 1993-11-23 Nippondenso Co., Ltd. High withstanding voltage transistor
US6281053B1 (en) 1997-12-09 2001-08-28 Nec Corporation Thin film transistor with reduced hydrogen passivation process time

Also Published As

Publication number Publication date
JP2525587B2 (en) 1996-08-21

Similar Documents

Publication Publication Date Title
US4926222A (en) Semiconductor memory device and a method of manufacturing the same
US5814834A (en) Thin film semiconductor device
TW583770B (en) Thin film transistor
JPH0744278B2 (en) Method of manufacturing thin film transistor
WO2018000478A1 (en) Method of manufacturing thin film transistor and method of manufacturing array panel
US6713825B2 (en) Poly-crystalline thin film transistor and fabrication method thereof
US9722094B2 (en) TFT, array substrate and method of forming the same
JP3338481B2 (en) Liquid crystal display
JPWO2016175086A1 (en) Semiconductor device and manufacturing method thereof
JP3296975B2 (en) Thin film transistor and method of manufacturing the same
JPS61252667A (en) Thin film transistor and manufacture thereof
JPH0722627A (en) Thin film semiconductor device and active matrix liquid crystal display device
JPS625661A (en) Thin film transistor
JP3128939B2 (en) Thin film transistor
JPH098314A (en) Thin film transistor
JPS63173369A (en) Thin film semiconductor element
TWI220072B (en) TFT structure with LDD region and manufacturing process of the same
TW548850B (en) Low-temperature polysilicon TFT of LDD structure and process for producing same
CN105355590B (en) Array base palte and preparation method thereof
JP3143102B2 (en) MIS type transistor
JP3312490B2 (en) Method for manufacturing thin film transistor
TW586214B (en) Complementary metal oxide semiconductor and component of the same
JP2001036097A (en) Semiconductor device
KR100191786B1 (en) Fabrication method of thin film transistor
JP2001177104A (en) Thin film transistor, method of manufacturing the same, and liquid crystal display device equipped therewith

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term