JPS6317246Y2 - - Google Patents

Info

Publication number
JPS6317246Y2
JPS6317246Y2 JP1982159998U JP15999882U JPS6317246Y2 JP S6317246 Y2 JPS6317246 Y2 JP S6317246Y2 JP 1982159998 U JP1982159998 U JP 1982159998U JP 15999882 U JP15999882 U JP 15999882U JP S6317246 Y2 JPS6317246 Y2 JP S6317246Y2
Authority
JP
Japan
Prior art keywords
substrate
electron beam
holder
conductive
conductive pin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP1982159998U
Other languages
English (en)
Other versions
JPS5965530U (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP15999882U priority Critical patent/JPS5965530U/ja
Publication of JPS5965530U publication Critical patent/JPS5965530U/ja
Application granted granted Critical
Publication of JPS6317246Y2 publication Critical patent/JPS6317246Y2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Electron Beam Exposure (AREA)

Description

【考案の詳細な説明】 (a) 考案の技術分野 本考案は電子ビーム露光装置に係り、特に電子
ビーム照射によつて絶縁性試料上に蓄積する帯電
電位を低減させる試料の支持機構に関する。
(b) 技術の背景 微細素子の加工技術はレジスト面に露光パター
ンを得るリソグラフイ技術とそのレジストパター
ンをマスクとして素子を加工するエツチング技術
からなつている。光学的方法では光の回折、干渉
効果などのため解像度に限界があり、例えば幅
1μm以下の解像度を得ることは困難である。こ
のため光に比して波長の短い電子線を用いた電子
ビーム露光技術が高密度マスクプロセスにおいて
定着している。半導ウエハ上への直接描画も超
LSIの製造プロセスに導入されつゝある。近年描
画図形を任意寸法の矩形要素に分割して描画する
可変面積型(可変寸法成形ビーム型)の露光技術
は従来の電子ビームスポツトによるベクタ走査型
露光方式に比し露光速度は飛躍的に向上すると共
にサブミクロン領域の微細パターンを高精度で描
画する。
(c) 従来技術と問題点 第1図は電子ビーム露光装置の概要を示す構成
図である。
電子ビーム装置によつて描画したいパターン情
報は予じめパターンデータメモリ1に電算機2を
介して入力され記憶される。電子ビーム照射中電
算機2は電子ビームの偏向器と基板3を移動制御
するステージ4に所定のパターンが基板3のレジ
スト膜面上に描画されるよう信号を出し、同時に
電子ビームを入、切断する。また基板ホルダー6
は基板3を保持し自動制御により移動するテスー
ジ4の所定位置に取付けられる。
第2図は従来例である絶縁性基板の上面及び絶
縁層に生ずる帯電電位の発生を説明するための図
である。
アルミ又はアルミ合金等でなる導電性のホルダ
ー6は接地構造でその上面の絶縁性の基板3が取
付けられる。電子ビーム光学系からの加連電子7
は例えば−20KVの高速性を有し、導電性基板に
照射しホルダー6を介して接地し電位0となつて
描画されるのが理想的である。しかし基板3は通
常ガラス基材か、リン・シリケートガラス(P.S.
G)又は二酸化シリコン(SiO2)、窒化シリコン
(Si3N4)等の被膜で絶縁された非導電性構成で
ありその表面はパターン描画のための絶縁性レジ
スト膜が塗布されている。このため電子ビーム光
学系からの加速電子7はその一部が図のように帯
電し、基板3の上面及び絶縁層内に蓄積され負
(マイナス)の帯電電位8を生ずる。このため加
速電子7は帯電電位8により干渉を受け、描画精
度例えば位置ずれ及び解像度の低下をもたらす。
このためホルダー6のクランププレート9内にり
ん青銅等でなる導電ピンを設けてレジスト膜、絶
縁層に加圧挿入し帯電電位を接地放電させるが硬
い絶縁層に対しては効果がなく接地構成が十分と
れない欠点があつた。
(d) 考案の目的 本考案は上記の欠点に鑑み、基板上に形成され
る絶縁層の接地が容易にとれる有効な基板支持機
構の提供を目的とする。
(e) 考案の構成 上記目的を達成するために本考案は試料上に被
着された絶縁膜に塑性流動を起すに充分な硬度を
持つ先端部を有する導電ピンが該試料を保持する
ホルダーに設けられ、該導電ピンは該絶縁膜を貫
通して該試料に接触させることにより該絶縁膜に
照射される電子を該導電ピンを介して逃すことに
よつて達せられる。
(f) 考案の実施例 第3図は本考案の一実施例であるホルダーを示
す断面図、第4図は本考案の一実施例である導電
ピンの形状を示す斜視図である。
図においてホルダー12に取付けられる基板1
1は板ばね13により上方に押上げられクランプ
プレート14の端面14aに突当り位置決め固定
される。クランププレート14には導電ピン15
を設け基板11上に施されたレジスト膜や、絶縁
膜16の表面に塑性流動を起させ導電ピン15及
びホルダー12を介して絶縁膜16は接地され
る。これにより電子ビームの照射による電荷の蓄
積は起らない。一方導電ピン15にコイル状のス
プリング17を取付け一定圧の弾性となるよう予
じめ調整する。例えばレジスト−クローム膜−石
英で構成されるマスク基板等には約20gVの圧力
でレジスト層を破りクローム層に達する。またレ
ジスト−二酸化シリコン−シリコンで構成される
基板11では約250gVでレジスト、二酸化シリコ
ン層に塑性流動を起こし、シリコンと接触して良
好な導通を得ることができる。
導電ピン15の先端形状は第4図で示すように
ベリリウム青銅又はりん青銅等の導電材の先端に
耐磨耗性に優れた超硬合金例えばタングステンカ
ーバイト(WC)又は導電性金属例えばクローム
又はモリブデン等をコーテイングしたダイヤモン
ドのチツプ18を円錐形もしくは四角錐に形成し
て、導電ピン15の先端に取付けたものである。
超硬合金タングステンカーバイトは破砕しても鋭
利なエツゲが形成されるために導電ピン15の先
端材料として優れている。
またチツプ18の先端部分の形成寸法は約10μ
m×10μm以下に形成することにより絶縁層には
鋭利なエツヂが得られ良好な導通状態が得られ
る。
(g) 考案の効果 以上詳細に説明したように本考案の導電ピンを
組込んだ基板支持構造とすることにより硬い絶縁
膜例えば窒化シリコン膜にも良好な塑性流動を起
させ、良好な接地面が得られるから、電子ビーム
光学系から加速電子を阻害する帯電電位を減小さ
せパターン精度が向上する大きな効果がある。
【図面の簡単な説明】
第1図は電子ビーム露光装置の概要を示す構成
図、第2図は従来例である絶縁性基板の上面及び
絶縁層に生ずる帯電電位の発生を説明するための
図、第3図は本考案の一実施例であるホルダーを
示す断面図、第4図は本考案の一実施例である導
電ピンの形状を示す斜視図である。 図中11……基板、12……ホルダー、13…
…板ばね、14……クランププレート、15……
導電ピン、16……絶縁膜、17……スプリン
グ、18……チツプ。

Claims (1)

    【実用新案登録請求の範囲】
  1. 試料上に被着された絶縁膜に塑性流動を起すに
    充分な硬度を持つ超硬合金をコーテイングしたダ
    イヤモンドのチツプを先端に取付けた導電材から
    なる導電ピンが該試料を保持するホルダーに設け
    られてなることを特徴とする電流ビーム露光装
    置。
JP15999882U 1982-10-22 1982-10-22 電子ビ−ム露光装置 Granted JPS5965530U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15999882U JPS5965530U (ja) 1982-10-22 1982-10-22 電子ビ−ム露光装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15999882U JPS5965530U (ja) 1982-10-22 1982-10-22 電子ビ−ム露光装置

Publications (2)

Publication Number Publication Date
JPS5965530U JPS5965530U (ja) 1984-05-01
JPS6317246Y2 true JPS6317246Y2 (ja) 1988-05-16

Family

ID=30352045

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15999882U Granted JPS5965530U (ja) 1982-10-22 1982-10-22 電子ビ−ム露光装置

Country Status (1)

Country Link
JP (1) JPS5965530U (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008058809A (ja) * 2006-09-01 2008-03-13 Nuflare Technology Inc 基板カバー、荷電粒子ビーム描画装置及び荷電粒子ビーム描画方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57170547U (ja) * 1981-04-20 1982-10-27

Also Published As

Publication number Publication date
JPS5965530U (ja) 1984-05-01

Similar Documents

Publication Publication Date Title
US5047649A (en) Method and apparatus for writing or etching narrow linewidth patterns on insulating materials
JPS596506B2 (ja) 電子写真製版方法
US4785189A (en) Method and apparatus for low-energy scanning electron beam lithography
EP0478215B1 (en) Reflection mask and electrically charged beam exposing apparatus using the reflection mask
US4539089A (en) Method for depositing material with nanometer dimensions
EP0980541A1 (en) Method and apparatus for direct writing of semiconductor die using microcolumn array
US6017658A (en) Lithographic mask and method for fabrication thereof
Broers Combined electron and ion beam processes for microelectronics
US6051346A (en) Process for fabricating a lithographic mask
US5669800A (en) Process of forming holes in a photosensitive resin layer to produce cathodes with microtips
US4467026A (en) Process for drawing patterns with extremely fine features in the production of VLSI, LSI and IC systems
US6972417B2 (en) Apparatus and methods for patterning a reticle blank by electron-beam inscription with reduced exposure of the reticle blank by backscattered electrons
JPS6317246Y2 (ja)
US5004927A (en) Process for forming a fine pattern having a high aspect ratio
JP2843249B2 (ja) デバイスを製造する方法および装置
US5936252A (en) Charged particle beam performance measurement system and method thereof
EP0200083B1 (en) Apparatus for low-energy scanning electron beam lithography
JPS6246976B2 (ja)
JP3004240B2 (ja) 貫通孔および埋め込みパターンの形成方法、ビーム調整方法、ならびに荷電ビーム露光方法
JPS6148772B2 (ja)
JPS6252850B2 (ja)
JP2607460B2 (ja) 露光方法
JP3161416B2 (ja) パターン描画方法
DE2852961C2 (ja)
KR100238237B1 (ko) 전자빔 셀 투영 리소그래피용 마스크 및 그 제조방법