JPS6316973Y2 - - Google Patents

Info

Publication number
JPS6316973Y2
JPS6316973Y2 JP9640681U JP9640681U JPS6316973Y2 JP S6316973 Y2 JPS6316973 Y2 JP S6316973Y2 JP 9640681 U JP9640681 U JP 9640681U JP 9640681 U JP9640681 U JP 9640681U JP S6316973 Y2 JPS6316973 Y2 JP S6316973Y2
Authority
JP
Japan
Prior art keywords
signal
converter
switch
amplifier
offset
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP9640681U
Other languages
English (en)
Other versions
JPS582623U (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP9640681U priority Critical patent/JPS582623U/ja
Publication of JPS582623U publication Critical patent/JPS582623U/ja
Application granted granted Critical
Publication of JPS6316973Y2 publication Critical patent/JPS6316973Y2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Recording Measured Values (AREA)
  • Arrangements For Transmission Of Measured Signals (AREA)

Description

【考案の詳細な説明】
本考案は、記録ペン位置を任意に設定すること
ができ、かつ入力の被測定信号の値を表示する表
示器を備えたレコーダに関するものである。 第1図は、通常のレコーダを示す図である。第
1図において、R1〜R3は抵抗、VR1はボリユー
ム、A1は増幅器、B1は記録部である。抵抗R2
ボリユームVR1はオフセツト調整器を構成する。
このボリユームVR1により増幅器A1の入力端子
へオフセツト信号を加え、そのオフセツト信号に
従つて記録部のペンは任意の位置に設定されるこ
とになる。 このような第1図のレコーダの増幅器A1へ電
圧計等を接続して、記録部B1で被測定の信号波
形を描くとともに、その値も読み取ることができ
れば便利である。しかしながら、増幅器A1の出
力段へ電圧計などを接続しても、被測定の信号を
正しく測定することはできない。その理由は、増
幅器A1の入力端には、被測定の信号の他にオフ
セツト信号が印加されているからである。 従つてこのような点を改善すべく一般的に行な
われる手段を第2図に示す。第2図においては、
オフセツト調整器へスイツチS1を設け、このスイ
ツチS1が図に示す如く接点a側にあるときは、オ
フセツト信号が増幅器A1へ加えられ、一方接点
b側へ切換えた場合には、オフセツト機能を除去
した効果を生ずる。更に第2図においては、スイ
ツチS2を増幅器A1の出力部へ設け、スイツチS2
の接点aを介して記録部B1へ増幅器A1の出力信
号を加える。またスイツチS2の接点をb側へ切換
えることにより増幅器A1の信号をA・D変換器
C1へ導入する。このA・D変換器C1は、アナロ
グ信号をデイジタル信号へ変換する機能を有し次
段の表示器E1へこのデイジタル信号を伝える。
表示器E1は被測定の信号をデイジタル的に表示
する機能を有する。 このような第2図のレコーダにおいては、スイ
ツチS1とS2の接点をともにa側とした場合には、
第1図と同一の構成となり、オフセツト調整され
た信号を記録部B1で描くことができる。 一方スイツチS1とS2の接点をともにb側とした
場合には、表示器E1へオフセツト信号を含まな
い被測定の信号値のみを表示することができる。 しかしながら第2図のようなレコーダにおいて
は、A・D変換器C1の分解能はみかけ上小さく
なる欠点を有している。これを第5図と第6図を
用いて説明する。第5図は端子1に加えられる被
測定の信号波形を示したものである。通常被測定
の信号波形は、直流分と交流分を有しており、こ
の被測定の信号をViとすると、Viは例えば次式
で表わされるものとする。 Vi=Vd sinωt+Vd なお、交流分をVa(=Vd sinωt)と記す。こ
こで実際のレコーダでは交流分Vaを精度良く記
録するため被測定の信号Viの最大振幅±Vdが記
録紙に丁度おさまるようにその波形記録を行な
う。即ち第2図のスイツチS1,S2を接点aとしボ
リユームVR1からなるオフセツト調整器を用い
て、Vb=−Vdなるオフセツト信号Vbを発生さ
せ、直流分Vdを消去して、交流分Va=Vd
sinωtのみを描いている。従つて、記録部B1
A・D変換器(図示せず)を内蔵しているとすれ
ば、このA・D変換器には第6図に示すように
Ovをセンターとして最大値Vdの交流分Vaが加
わる。従つて、Vdのフルスケールを持つA・D
変換器により導入した信号をデイジタル信号へ変
換することができる。 一方、第2図のスイツチS1,S2を接点bとした
場合には、第2図のA・D変換器C1には、第5
図のViが加わる。即ち、Ovを起点として、最大
値2Vdの信号がA・D変換器C1に加わる。従つ
て、この場合は、2Vdのフルスケールを持つA・
D変換器C1により導入した信号をデイジタル信
号へ変換することになる。 2Vdのフルスケールを持つA・D変換器の分解
能は、Vdのフルスケールを持つA・D変換器の
分解能の半分である。即ち第2図の記録部B1
描かれる波形の分解能と比べて、表示器E1で表
示される測定対象の信号の分解能は1/2となる問
題を有している。 本考案の目的は、第2図と比べて2倍の分解能
の精度で被測定の信号を表示器E1に表示できる
レコーダを提供しようとするものである。 第3図は本考案に係るレコーダの構成を示す図
である。第3図において、R5〜R8は抵抗、VR2
はボリユーム、A2は増幅器を表わしている。S3
はスイツチを示し本考案により新たに設けられた
ものである。C1はアナログ信号をデイジタル信
号へ変換するA・D変換器、D1はコントローラ
を表わしたとえばマイクロコンピユータのような
もので構成される。B2はプロツタを表わしコン
トローラD1の制御に従つて被測定の信号を図形
化する機能を有するものである。E1は被測定の
信号値をデイジタルで表示する表示器である。入
力端子2はスイツチS3の接点aを介して抵抗R5
へ接続される。スイツチS3の接点bは抵抗R8
介して回路アースに接続される。増幅器A2は入
出力間に帰還抵抗R7が設けられており、入力端
には抵抗R5と抵抗R6が接続される。抵抗R6の他
端は、ボリユームVR2の可動端子へ接続される。
ボリユームVR2の両端には±Vの電圧が加えられ
ている。なお第1図及び第2図の場合と同様、抵
抗R6とボリユームVR2とはオフセツト調整器を
構成するが、オフセツト調整器の構成は第3図に
限定するものではなく、一般にオフセツトの信号
を増幅器へ印加できるものであればどのような構
成でもよい。増幅器A2の出力はA・D変換器C1
を介してコントローラD1に導入され、これらの
信号は、コントローラD1を経由してプロツタB2
と表示器E1へ加えられる。またコントローラD1
はスイツチS3の駆動も制御する。 このように構成された第3図のレコーダは以下
の如く動作する。スイツチS3がコントローラD1
からの信号により接点aへ接続している場合、入
力端子2に加えられた被測定の信号は、オフセツ
ト信号とともに増幅器A2にて増幅され更にA・
D変換器C1においてデイジタル信号へ変換され
る。具体的に説明する。例えば入力端子2に交流
分と直流分とが重畳された被測定の信号Vi(V=
Vd sinωt+Vd)が印加されたとする。第3図に
示すオフセツト調整器(VR2と抵抗R6)は、被
測定の信号Viの直流分Vdを消去するためのもの
であるから、増幅器A2に加えるオフセツト信号
Vb=−Vdとしている。即ち、増幅器A2の出力を
導入するA・D変換器C1へは次式の信号が加え
られることになる。 Vi+Vb=Vd sinωt+Vd+Vb =Vd sinωt=Va 即ちA・D変換器C1には第6図に示す信号Va
が加えられる。第3図のA・D変換器C1は信号
Vaを時々刻々とデイジタル信号へ変換する。こ
のデイジタル信号を以下、デイジタル信号Vaと
記す。このデイジタル信号VaはコントローラD1
に内蔵されている記憶手段(図示せず)に一旦格
納され、その後コントローラD1を介してプロツ
タB2の記録面上に描かれる。コントローラD1
用いるマイクロコンピユータは、普通、記憶手段
を内蔵しているがここで言う記憶手段はマイクロ
コンピユータに内蔵している記憶手段に限らず、
マイクロコンピユータへ外付した記憶手段を用い
るようにしてもよい。すなわちプロツタB2にお
いては、オフセツト信号の働きにより適切な画面
の位置へ被測定の信号波形を描くことができる。 一方表示器へ表示する被測定の信号の値は以下
の動作により行なわれる。コントローラD1によ
りスイツチS3が接点b側へ切換えられると、増幅
器A2にはオフセツト信号分Vbのみが加えられ
る。従つて、この時のA・D変換器C1の出力値
はオフセツト信号分Vbのみに基づく値となる。
ここでオフセツト信号分はVb=−Vdである。一
方、被測定の信号ViはVi=Va+Vdであるから、
コントローラD1は、前記記憶手段に格納されて
いる信号Vaを読み出し、これと新たに導入した
オフセツト信号分Vbとを用いて(1)式の演算をす
れば、被測定の信号の値Viは容易に得ることが
できる。 Vi=Va−Vb (1) 従つて(1)式のViを表示器で表わせば、その値
は被測定の信号を正確に表わしたものとなる。即
ち、第3図の装置においては、被測定の信号Vi
を交流分Vaと、直流分Vd(=−Vb)に分けてそ
れぞれA・D変換器C1によりデイジタル信号へ
変換している。そして、A・D変換器C1は、交
流分Vaをデイジタル信号へ変換する時も、直流
分Vdをデイジタル信号へ変換する時もフルスケ
ールがVdの機能で変換することができる。従つ
て(1)式から明らかなように、被測定の信号Viも
フルスケールがVdでデイジタルに変換されたも
のとなるから、表示器E1に表示される被測定の
信号Viの分解能はフルスケールが2Vdの第2図
の装置に比べて、2倍の分解能を持つ。 以上に説明した第3図のレコーダにおいては、
増幅器A2及びA・D変換器C1を理想的な回路素
子として説明したが、実用面においては、増幅器
A2やA・D変換器C1にゼロオフセツトなどの好
ましくない要因が有り、これらが被測定信号の測
定誤差の原因となつている。 第4図は、この誤差要因を改善すべくなされた
レコーダの1例を示す図である。第4図と第3図
の構成で異なる点は、オフセツト調整器へスイツ
チS4を設け、このスイツチS4の切換えをコントロ
ーラD1により行なつていることである。すなわ
ち、抵抗R6は、スイツチS4の接点aを介してボ
リユームVR2の可動端子へ接続される。またスイ
ツチS4の接点bは回路アースに接続される。 このように構成された第4図のレコーダにおい
て、スイツチS3及びS4が接点bに接続されている
場合のA・D変換器C1の出力をVcとすると、こ
のVcは増幅器A2とA・D変換器C1のゼロオフセ
ツトを表わすものである。従つて、ゼロオフセツ
トの影響を除いた信号Vjは、前記記憶手段に格
納されている信号VaとゼロオフセツトVcとを用
いコントローラD1で、(2)式の演算を行うことに
より得られる。 Vj=Va−Vc (2) 以上の結果、プロツタB2へは、(2)式で示す信
号Vjを加え、表示器E1へは、(1)式で示す信号Vi
を加えるようにすれば、どちらも正確な測定を得
ることができる。なお、表示器E1へ加える(1)式
で示された信号Viにおいては、信号Vaと信号Vb
の双方にゼロオフセツトによる信号Vcが含まれ
ているため信号Viには、ゼロオフセツトの影響
は無い。 なお第4図においてスイツチS3,S4の各接点の
組み合せによりA・D変換器C1で得られる信号
は、表−1に示す内容の意味を有する。
【表】
【表】 以上のように本考案によれば、被測定の信号を
高精度で表示することができるだけでなく、増幅
器やA・D変換器のゼロオフセツトの影響も防ぐ
ことができ、大きな効果を有する。
【図面の簡単な説明】
第1図及び第2図は、従来のレコーダを示す
図、第3図、及び第4図は本考案に係るレコーダ
の構成を示す図、第5図と第6図は被測定の信号
Viの構成成分を描いた図である。 R5〜R8……抵抗、VR2……ボリユーム、A2
…増幅器、C1……A・D変換器、D1……コント
ローラ、B2……プロツタ、E1……表示器、S3
S4……スイツチ。

Claims (1)

  1. 【実用新案登録請求の範囲】 (1) オフセツト調整器を有した増幅器と、 該増幅器のアナログ出力をデイジタル信号へ
    変換するA・D変換器と、 入力信号を図形化するプロツタと、 前記入力信号の値をデイジタルで表示する表
    示器と、 前記入力信号と回路アースの電位とを切換え
    て前記増幅器へ導入する第1のスイツチと、 前記第1のスイツチの切換えを制御し、該第
    1のスイツチが入力信号を選択した時の前記
    A・D変換器の出力Vaを記憶手段に導入して
    記憶しこのA・D変換器の出力Vaに基づく信
    号を前記プロツタへ加え、更に前記第1のスイ
    ツチが回路アースの電位を選択した時の前記
    A・D変換器の出力Vbを導入しVa−Vbに基
    づく信号を前記表示器へ加えるようにしたコン
    トローラと、 を備えたことを特徴とするレコーダ。 (2) オフセツト信号と回路アースの電位とを切換
    えて前記増幅器へ導入する第2のスイツチを設
    け、該第2のスイツチの切換えを前記コントロ
    ーラで制御し、更に前記第1及び第2のスイツ
    チが回路アースの電位を選択した時の前記A・
    D変換器の出力Vcを該コントローラに導入し
    Va−Vcに基づく信号を前記プロツタへ加える
    ようにした実用新案登録請求の範囲第1項記載
    のレコーダ。
JP9640681U 1981-06-29 1981-06-29 レコ−ダ Granted JPS582623U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9640681U JPS582623U (ja) 1981-06-29 1981-06-29 レコ−ダ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9640681U JPS582623U (ja) 1981-06-29 1981-06-29 レコ−ダ

Publications (2)

Publication Number Publication Date
JPS582623U JPS582623U (ja) 1983-01-08
JPS6316973Y2 true JPS6316973Y2 (ja) 1988-05-13

Family

ID=29891270

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9640681U Granted JPS582623U (ja) 1981-06-29 1981-06-29 レコ−ダ

Country Status (1)

Country Link
JP (1) JPS582623U (ja)

Also Published As

Publication number Publication date
JPS582623U (ja) 1983-01-08

Similar Documents

Publication Publication Date Title
US4829239A (en) Multimeter
JPS6316973Y2 (ja)
JPS6311675Y2 (ja)
JPH0373822B2 (ja)
US5119096A (en) Analog to frequency converter with balancing compensation cycles
JPH0537248Y2 (ja)
JP2926848B2 (ja) 土壌特性測定装置
JP3129005B2 (ja) 信号変換器
JPS5937733Y2 (ja) デイジタル・アナログ計器
JPS63231272A (ja) 力率計
JPS5842940Y2 (ja) Ph測定装置
JPS6231849Y2 (ja)
JPH0313741Y2 (ja)
JPH0519951B2 (ja)
JP2607892B2 (ja) 変換データ書込装置
JPH0754829Y2 (ja) 測温抵抗体回路
SU1408237A1 (ru) Виброметр
JPH0334163Y2 (ja)
JP2684917B2 (ja) レコーダ回路
JPH0743624Y2 (ja) 温度測定装置
RU2157586C1 (ru) Автоматический корректор нулевого уровня аналогового прибора
JPS5829443B2 (ja) ヒズミソクテイキ
JPH0349072B2 (ja)
JPS6123811Y2 (ja)
JPH0241546Y2 (ja)