JPS63168553U - - Google Patents
Info
- Publication number
- JPS63168553U JPS63168553U JP5755387U JP5755387U JPS63168553U JP S63168553 U JPS63168553 U JP S63168553U JP 5755387 U JP5755387 U JP 5755387U JP 5755387 U JP5755387 U JP 5755387U JP S63168553 U JPS63168553 U JP S63168553U
- Authority
- JP
- Japan
- Prior art keywords
- microprocessor
- interrupt processing
- data transfer
- data
- series
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 2
- 230000004044 response Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 4
Landscapes
- Multi Processors (AREA)
- Bus Control (AREA)
Description
第１図はこの考案の機能ブロツク図、第２図〜
第６図はこの考案の一実施例を示し、第２図はこ
の考案を適用したワードプロセツサの基本的な構
成を示すブロツク回路図、第３図はタイマ割込に
応答して実行される処理過程を示すタイムチヤー
ト、第４図は第２図で示した印刷バツフアＰＢの
記憶状態を説明する為の図、第５図は第２図に示
した印刷用プロセツサ１２の全体動作を示すフロ
ーチヤート、第６図はタイマ割込処理を示すフロ
ーチヤート、第７図は従来のデータ転送装置の構
成を示すブロツク回路図である。 １１…編集用プロセツサ、１２…印刷用プロセ
ツサ、１３…メモリ、１４…ＤＭＡコントローラ
、１５…タイマ回路、１６…プリンタ、１７…テ
キストメモリ、１８…入力バツフア、１９…キヤ
ラクタパターンメモリ。
第６図はこの考案の一実施例を示し、第２図はこ
の考案を適用したワードプロセツサの基本的な構
成を示すブロツク回路図、第３図はタイマ割込に
応答して実行される処理過程を示すタイムチヤー
ト、第４図は第２図で示した印刷バツフアＰＢの
記憶状態を説明する為の図、第５図は第２図に示
した印刷用プロセツサ１２の全体動作を示すフロ
ーチヤート、第６図はタイマ割込処理を示すフロ
ーチヤート、第７図は従来のデータ転送装置の構
成を示すブロツク回路図である。 １１…編集用プロセツサ、１２…印刷用プロセ
ツサ、１３…メモリ、１４…ＤＭＡコントローラ
、１５…タイマ回路、１６…プリンタ、１７…テ
キストメモリ、１８…入力バツフア、１９…キヤ
ラクタパターンメモリ。
Claims (1)
- 【実用新案登録請求の範囲】 第１のマイクロプロセツサから送られて来るデ
ータを第２のマイクロプロセツサ側のメモリへ転
送するデータ転送装置において、 一定時間毎に割込信号を発生して前記第２のマ
イクロプロセツサに一定時間毎に前記メモリ内の
データに基づいた割込処理を実行させるタイマ回
路と、 前記第２のマイクロプロセツサで一定時間毎に
実行される一連の割込処理中に前記第１のマイク
ロプロセツサから送られて来るＤＭＡ（ダイレク
トメモリアクセス）転送要求信号を取り込んで一
時保持する保持回路と、 前記第２のマイクロプロセツサで一連の割込処
理を行つていないときに前記第１のマイクロプロ
セツサから送られて来るＤＭＡ転送要求信号に応
じて当該第１のマイクロプロセツサからのデータ
をＤＭＡ転送方式にしたがつて前記メモリに直接
書き込む第１のデータ転送手段と、 前記第２のマイクロプロセツサが一連の割込処
理を実行しているときに前記保持回路にＤＭＡ転
送要求信号があれば前記タイマ回路から次の割込
信号が来るまでの間に前記第１のマイクロプロセ
ツサからのデータを前記第２のマイクロプロセツ
サの制御下で前記メモリに書き込む第２のデータ
転送手段と、 を備え前記第２のデータ転送手段によるデータ
転送を一定時間毎に実行される割込処理の合間を
利用して行うようにしたことを特徴とするデータ
転送装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5755387U JPS63168553U (ja) | 1987-04-17 | 1987-04-17 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5755387U JPS63168553U (ja) | 1987-04-17 | 1987-04-17 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63168553U true JPS63168553U (ja) | 1988-11-02 |
Family
ID=30887364
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5755387U Pending JPS63168553U (ja) | 1987-04-17 | 1987-04-17 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63168553U (ja) |
-
1987
- 1987-04-17 JP JP5755387U patent/JPS63168553U/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63168553U (ja) | ||
| JPS6159920B2 (ja) | ||
| JPS61258756A (ja) | ペンタイププリンタ | |
| JP3027849B2 (ja) | 印字装置 | |
| JPS617922A (ja) | イメ−ジデ−タの処理方法 | |
| JPS6163461A (ja) | プリンタバツフア | |
| JPS62152040A (ja) | シリアルプリンタのデ−タ転送方式 | |
| JPS61168945U (ja) | ||
| JPS62180452A (ja) | デ−タ転送回路 | |
| JPS61170552U (ja) | ||
| JPH05138956A (ja) | プリンタ内画像データ制御方式 | |
| JPH0615884A (ja) | プリンタ | |
| JPS6446840U (ja) | ||
| JPS63182130U (ja) | ||
| JPS6194951U (ja) | ||
| JPS639645U (ja) | ||
| JPS63183630U (ja) | ||
| JPS6170044U (ja) | ||
| JPS59100337U (ja) | Ｄｍａ制御回路 | |
| JPS60200353A (ja) | 入出力装置制御方式 | |
| JPS589744U (ja) | インパクトドツトプリンタ− | |
| JPS61196344U (ja) | ||
| JPS62186555U (ja) | ||
| JPS613771A (ja) | 改行制御バツフア内蔵印字装置 | |
| JPS6012457U (ja) | タイプライタの駆動制御装置 |