JPS63159986A - Multiplier - Google Patents

Multiplier

Info

Publication number
JPS63159986A
JPS63159986A JP30640386A JP30640386A JPS63159986A JP S63159986 A JPS63159986 A JP S63159986A JP 30640386 A JP30640386 A JP 30640386A JP 30640386 A JP30640386 A JP 30640386A JP S63159986 A JPS63159986 A JP S63159986A
Authority
JP
Japan
Prior art keywords
current
transistors
transistor
output
carrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP30640386A
Other languages
Japanese (ja)
Other versions
JPH0685188B2 (en
Inventor
Tetsuo Sato
哲雄 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP30640386A priority Critical patent/JPH0685188B2/en
Publication of JPS63159986A publication Critical patent/JPS63159986A/en
Publication of JPH0685188B2 publication Critical patent/JPH0685188B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Amplitude Modulation (AREA)

Abstract

PURPOSE:To reduce a carrier by constituting the titled multiplier so that even if a difference is generated in an output current, its difference is detected by a current detecting part, and corrected and corrected by a current correcting part. CONSTITUTION:To transistors Q1, Q2 for executing a differential amplification, an input signal Vin is supplied,and to each collector, output current I1, I2 flow. For instance, in case of I1>I2, a voltage drop portion of a resistance R1 becomes larger than a voltage drop portion of a resistance R2, a transistor Q11 of a current detecting part 2 operates to an ON state, and a current I3 increased. When the current I3 increases. When the current I3 increases, a suction quantity of the current I2 by a transistor Q14 of a current correcting part 3 becomes large, and the current I2 for driving the transistors Q6, Q7 of a multiplying part 1 is controlled so as to become large, and becomes the same current as the driving current I1 of the transistors Q4, Q5. In this state, the transistors Q4-Q7 to which a carrier signal f1 is supplied operate under the same condition, and a carrier leak is reduced.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、2の入力信号の積に比例する出力信号を得る
掛算器に関するものであり、%に変調器等におけるキャ
リアリークな低減する場合に適用して有効な回路技術に
関する。
[Detailed Description of the Invention] [Industrial Application Field] The present invention relates to a multiplier that obtains an output signal proportional to the product of two input signals. Concerning circuit technology that is effective when applied to.

〔従来の技術〕[Conventional technology]

アナログ掛算器は、当業者間においてアナログ・マルチ
プライヤ−とも呼ばれ、よく知られたものであり、ステ
レオ復調回路、各種映像機器等に広く使用されている。
Analog multipliers, also called analog multipliers, are well known among those skilled in the art, and are widely used in stereo demodulation circuits, various video equipment, and the like.

上記掛算器の一例は、「アナログ集積回路」(昭和57
年2月1日第4刷発行、発行所近代科学社、pp236
〜237)に記載されている。その概要は、第1の入力
信号な差動対に接続された一対のトランジスタのベース
に供給し、更に上記一対のトランジスタの各コレクタに
第2の入力信号が共通に供給される差動回路を設けたも
のである。
An example of the above-mentioned multiplier is the "analog integrated circuit" (Showa 57
4th edition published on February 1st, Publisher: Kindai Kagakusha, pp236
~237). The outline is that a differential circuit is constructed in which a first input signal is supplied to the bases of a pair of transistors connected to a differential pair, and a second input signal is commonly supplied to the collectors of each of the pair of transistors. It was established.

本発明者は、上記掛算器の出力信号に表れるキャリアリ
〒りを低減すべく検討を行った。以下は、公知とされた
技術ではないが本発明者によって検討された技術であり
、その概要は次のとおりである。
The inventor of the present invention conducted studies to reduce the carrier drift appearing in the output signal of the multiplier. The following is a technology considered by the present inventor, although it is not a publicly known technology, and its outline is as follows.

すなわち、上記公知例について述べると、■1がキャリ
ア信号、■、が掛算する入力信号である場合が多く、出
力信号Voにキャリア成分が漏洩(キャリアリーク)し
やすいことが本発明者の検討により明らかになった。
That is, referring to the above-mentioned known example, in many cases, (1) is a carrier signal, and (2) is an input signal to be multiplied, and the inventor's study revealed that the carrier component is likely to leak into the output signal Vo (carrier leak). It was revealed.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

本発明者が上記ヤヤリア信号の漏洩原因を追求したとこ
ろ、その−因が明らかになった。すなわち、上記公知例
について述べると、トランジスタT、 、 T、の出力
電流Is 、Isが1.〆I6になると、出力信号Vo
にキャリアリークが発生するものである。上記工、〆工
6の関係は、トランジスタT6 、Tsの特性のばらつ
き、更に入力抵抗のばらつき等によって発生し、これら
のばらつきを零にすることは困難である。
When the inventor investigated the cause of the leakage of the Yayaria signal, the cause became clear. That is, referring to the above-mentioned known example, when the output currents Is, Is of the transistors T, , T, are 1. 〆When it reaches I6, the output signal Vo
Carrier leak occurs. The relationship between the above-mentioned step and finish 6 occurs due to variations in the characteristics of the transistors T6 and Ts, as well as variations in the input resistance, and it is difficult to eliminate these variations.

そこで本発明者は、回路技術によって工、〆工。Therefore, the inventor of the present invention has developed and completed the construction using circuit technology.

の関係を補正すれば、上記キャリアリークを低減できる
のではないか、と考え1本発明を提案するに至った。
The present invention was proposed based on the idea that the above carrier leakage could be reduced by correcting the relationship.

本発明の目的は、キャリアリークを低減し得る掛算器を
提供することにある。
An object of the present invention is to provide a multiplier that can reduce carrier leakage.

本発明の前記ならびにその他の目的と新規な特徴は、本
明細書および添付図面から明らかになるであろう。
The above and other objects and novel features of the present invention will become apparent from the present specification and the accompanying drawings.

〔問題点を解決するための手段〕[Means for solving problems]

本星にお〜・て開示される発明のうち代表的なものの概
要を簡単に説明すれば、下記のとおりである。
A brief overview of typical inventions disclosed in this book is as follows.

すなわち、第1の差動増幅器を構成する一対のトランジ
スタのそれぞれの出力端子1例えばコレクタに第2およ
び第3の差動増幅器を設け、第1の差動増幅器に第1の
入力信号を供給し、第2および第3の差動増幅器に第2
の入力信号を共通に供給する。更に上記コレクタを流れ
る電流(出力電流)′%:検出しズ、両者の差に対応し
た制御信号を得る電流検出部と、上記制御信号によって
上記コレクタを流れる電流を補正する電流補正部とを設
けたものである。
That is, the second and third differential amplifiers are provided at the output terminals 1, for example, the collectors of each of the pair of transistors constituting the first differential amplifier, and the first input signal is supplied to the first differential amplifier. , the second and third differential amplifiers
input signals are commonly supplied. Furthermore, a current detecting section that obtains a control signal corresponding to the difference between the detected current flowing through the collector (output current) '%' and a current correcting section that corrects the current flowing through the collector based on the control signal is provided. It is something that

〔作 用〕[For production]

上記した手段によれば、第1の差動増幅器を構成する一
対のトランジスタの特性ばらつき等圧よりコレクタ電流
(出力電流)に差が生じても、その差が電流検出部によ
って検出され、電流補正部によって補正されるので、掛
算動作を行う第2および第3の差動増幅器がほぼ同一条
件で駆動され、キャリアリークが発生する一因が解決さ
れることにたり、キャリアリークな低減した掛算器を得
ることができる。
According to the above-mentioned means, even if a difference occurs in the collector current (output current) due to equal voltage characteristic variations of the pair of transistors constituting the first differential amplifier, the difference is detected by the current detection section and the current correction is performed. Since the second and third differential amplifiers that perform the multiplication operation are driven under almost the same conditions, one of the causes of carrier leakage can be solved, and the multiplier can be corrected by reducing carrier leakage. can be obtained.

〔実施例〕〔Example〕

以下、第1図および第2図を参照して本発明を適用した
掛算器の一実施例を説明する。なお、第1図はIC化さ
れた掛算器の回路図、第2図は回路動作を説明する制御
信号の周波数特性図をそれぞれ示すものである。
Hereinafter, one embodiment of a multiplier to which the present invention is applied will be described with reference to FIGS. 1 and 2. Note that FIG. 1 is a circuit diagram of a multiplier integrated into an IC, and FIG. 2 is a frequency characteristic diagram of a control signal for explaining the circuit operation.

掛算部Iにおいて、トランジスタQ1− Qtは差動増
幅を行い、トランジスタQ* −Q*基準電圧Vref
、抵抗Rs −Reは定電流回路を構成する。トランジ
スタQt 、Qtには、本発明でいう1の入力信号Vi
nが供給され、各コレクタには本発明でいう出力電流I
、、I、が流れる。
In multiplication section I, transistors Q1-Qt perform differential amplification, and transistors Q*-Q*reference voltage Vref
, resistor Rs -Re constitute a constant current circuit. The transistors Qt and Qt receive one input signal Vi in the present invention.
n is supplied, and each collector is supplied with an output current I as used in the present invention.
,,I, flows.

抵抗R,、R,は同一抵抗値であり、電流−電圧変換を
行い出力電流X、、I、の電流差を検出するものである
。そして、電流差に対応した電圧は後述する電流検出部
2に供給される。
The resistors R, ,R, have the same resistance value and are used to perform current-voltage conversion and detect the current difference between the output currents X, ,I. Then, a voltage corresponding to the current difference is supplied to a current detection section 2, which will be described later.

一方、トランジスタQ4 * Qs s更にトランジス
タQ・、Qt Kは、キャリア信号f、が供給される。
On the other hand, the transistor Q4*Qss and the transistors Q. and QtK are supplied with the carrier signal f.

そして、負荷回路RLから、入力信号V i nとキャ
リア信号f1との積の出力信号Voutが得られる。
Then, an output signal Vout, which is the product of the input signal V in and the carrier signal f1, is obtained from the load circuit RL.

本実施例に示す掛算器において、最も重要な回路動作は
電流検出部2、電流補正部3によって行われる。
In the multiplier shown in this embodiment, the most important circuit operations are performed by the current detection section 2 and the current correction section 3.

すなわち、出力電流I、、I、が、L>Itの場合を想
定すると、抵抗R8の電圧降下分が抵抗R3の電圧降下
分よりも大になる。この結果、電流検出部2におけるト
ランジスタQttのベース電圧が、トランジスタQ1.
のベース電圧よりも低下する。トランジスタQ11がオ
ン状態に動作し一電流工、が増大する。電流工、は、出
力電流11の増大に対応したものであり、本発明でいう
制御信号に相当する。
That is, assuming that the output currents I, , I, are L>It, the voltage drop across the resistor R8 is greater than the voltage drop across the resistor R3. As a result, the base voltage of the transistor Qtt in the current detection section 2 changes from the base voltage of the transistor Q1.
lower than the base voltage of Transistor Q11 operates in the on state, and the current flow rate increases. The electric current corresponds to an increase in the output current 11, and corresponds to the control signal in the present invention.

電流補正部3のトランジスタQssは基準電圧Vref
によって所定の電圧レベルに保持されているが、トラン
ジスタQszのバイアス電圧とベース電流とは上記電流
工、によって制御される。上記のように、電流工、が増
大すると、トランジスタQt4による電流I、の吸い込
み量が大になる。この結果、掛算部1のトランジスタQ
s = Qyを駆動する電流(出力電流L  )が大に
制御され、トランジスタQ4− Qsの駆動電流、すな
わち出力電流工、と同一電流になる。そしてキャリア信
号f1が供給されるトランジスタQ、〜Q、が同一条件
で動作し、キャリアリークが低減される。
The transistor Qss of the current correction section 3 is connected to the reference voltage Vref.
The bias voltage and base current of transistor Qsz are controlled by the current generator. As described above, as the current I increases, the amount of current I absorbed by the transistor Qt4 increases. As a result, the transistor Q of the multiplier 1
The current that drives s = Qy (output current L) is controlled to a large value and becomes the same current as the drive current of transistors Q4-Qs, that is, the output current. The transistors Q, -Q to which the carrier signal f1 is supplied operate under the same conditions, and carrier leakage is reduced.

上記一連の補正動作が行うに際し、上記電流検出部2は
下記の如き特性で補正動作を良好に行わしめる。
When performing the series of correction operations described above, the current detection section 2 performs the correction operations satisfactorily with the following characteristics.

すなわち、トランジスタQ tt s Q ttのエミ
ッタ抵抗’ 811 e r ellが同一とすると、
トランジスタQll * Qttの相互コンダクタンス
gmは、gm=1/reで決定される。トランジスタQ
ttのコレクタには、周波数特性を決定するコンデンサ
Cが接続されてで大疋さn、尚利得かつコンデンサCで
決定される周波数特性を有するようになる。電流検出部
2が高利得であることは、抵抗R,、R,の電圧降下が
微小であっても、電流補正部3を駆動して上記電流補正
を高精度で行い得ることを意味する。
That is, assuming that the emitter resistances of the transistors Q tt s Q tt are the same,
The transconductance gm of the transistor Qll*Qtt is determined by gm=1/re. transistor Q
A capacitor C that determines frequency characteristics is connected to the collector of tt, so that it has a gain and a frequency characteristic determined by the capacitor C. The fact that the current detection section 2 has a high gain means that even if the voltage drop across the resistors R, , R, is minute, the current correction section 3 can be driven to perform the current correction with high accuracy.

またコンデンサCの容量を選択することにより、周波a
特性を第2図に示すように、キャリア信号f1の周波数
に対し低周波数faK設定することができ、キャリア信
号f、に影響されることなく電流補正を行うことができ
る。
Also, by selecting the capacitance of capacitor C, the frequency a
As the characteristics are shown in FIG. 2, a low frequency faK can be set with respect to the frequency of the carrier signal f1, and current correction can be performed without being influenced by the carrier signal f.

以上のように出力電流11が増大した場合の回路動作を
説明したが、出力電流工、が増大した場合は下記の動作
が行われる。
The circuit operation when the output current 11 increases has been described above, but when the output current 11 increases, the following operation is performed.

すなわち、出力電流工、の増大にともなって、抵抗R1
の電圧降下が大になる。電流検出回路2のトランジスタ
Q、がオン状態に動作し、電流I4が増大する。この電
流工、は、上記出力電流I2に対応したものになり、本
発明でいう制御信号に相当する。トランジスタQ11#
 Qt−はカレントミラーに接続され、トランジスタQ
saKよってトランジスタQtsKバイアス電圧が供給
され、トランジスタQ1sはコンデンサCかも電流吸い
込みを行う。
That is, as the output current increases, the resistance R1
voltage drop becomes large. Transistor Q of current detection circuit 2 operates in an on state, and current I4 increases. This electric current corresponds to the output current I2, and corresponds to the control signal in the present invention. Transistor Q11#
Qt- is connected to the current mirror and transistor Q
The transistor QtsK bias voltage is supplied by saK, and the transistor Q1s also sinks current from the capacitor C.

コンデンサCの端子電圧、すなわちトランジスタQ14
のペース電圧が次第に低下する。
The terminal voltage of capacitor C, i.e. transistor Q14
The pace voltage gradually decreases.

しかし、トランジスタQsaのバイアス電圧は。However, the bias voltage of transistor Qsa is.

Vrefに保持されているので、トランジスタQ14に
よる出力電流工、の吸い込みが低減し、その分トランジ
スタQ□、による出力電流11の吸い込みが増大する。
Since it is held at Vref, the sinking of the output current 1 by the transistor Q14 is reduced, and the sinking of the output current 11 by the transistor Q□ increases accordingly.

以上の回路動作が行われる結果、トランジスタQ4− 
Qs更にQ・、Qyを駆動する電51!(出力電流I、
、I、)の差が補正され、キャリアリークな低減するこ
とができる。この場合も電流検出部2の利得、周波数特
性は上記同様に決定される。
As a result of the above circuit operation, transistor Q4-
The electric current 51 that drives Qs and Q・, Qy! (output current I,
, I,) is corrected, and carrier leakage can be reduced. In this case as well, the gain and frequency characteristics of the current detection section 2 are determined in the same manner as described above.

上記実施例に示した掛算器は、下記の如き効果を奏する
The multiplier shown in the above embodiment has the following effects.

(11第1の入力信号が供給される第1の差動増幅器と
、上記差動増幅器を構成する一対のトランジスタの各コ
レクタに掛算する第2の入力信号が共通に供給される第
2および第3の差動増幅器を設けて掛算部を構成すると
ともに、上記各コレクタを流れる出力電流の電流差を検
出して制御信号を得る電流検出部と、上記制御信号に対
応して上記出力電流の電流差を補正する電流補正部とを
設けたものであるから、出力電流の補正により同一条件
で上記第2および第3の差動増幅器を駆動し得る、とい
う効果が得られる。
(11) A first differential amplifier to which a first input signal is supplied, and a second and 3 differential amplifiers are provided to constitute a multiplication section, and a current detection section that detects the current difference between the output currents flowing through each of the collectors to obtain a control signal, and Since a current correction section for correcting the difference is provided, it is possible to drive the second and third differential amplifiers under the same conditions by correcting the output current.

(2)  上記(1)により、第2および第3の差動増
幅器から得られる出力信号に含まれる上記第2の入力信
号の漏洩分を低減する、という効果が得られる。
(2) The above (1) provides the effect of reducing the leakage of the second input signal contained in the output signals obtained from the second and third differential amplifiers.

(3)上記電流検出部の利得を大になすこと忙より、高
感度かつ高精度で上記電流補正を行うことができる。
(3) Since the gain of the current detection section is increased, the current correction can be performed with high sensitivity and accuracy.

(41上記電流検出部に上記第2の入力信号の周波数成
分を除去し得る周波数特性を形成すること罠より、上記
周波数成分に影響されず上記電流補正を行い得る、とい
う効果が得られる。
(41) By forming a frequency characteristic in the current detection section that can remove the frequency component of the second input signal, an effect can be obtained that the current correction can be performed without being influenced by the frequency component.

(5)第1の差動増幅器を構成するトランジスタの入力
オフセット電圧の許容値が大になるので、入力回路のD
C直結が可能になり、ICの付加価値が大になる。
(5) Since the allowable value of the input offset voltage of the transistors constituting the first differential amplifier becomes large, the input circuit D
It becomes possible to connect directly to C, increasing the added value of IC.

以上に、本発明者によってなされた発明を実施例にもと
づき具体的に説明したが、本発明は上記実施例に限定さ
れるものではなく、その要旨を逸脱しない範囲で種々変
更可能であることはいうまでもない。
Above, the invention made by the present inventor has been specifically explained based on examples, but the present invention is not limited to the above examples, and it is understood that various changes can be made without departing from the gist of the invention. Needless to say.

例えば、負荷R1は特に図示していないが抵抗、 負荷
、或いはトランジスタによる負荷回路等の何れであって
もよい。
For example, although not particularly shown, the load R1 may be a resistor, a load, a load circuit using a transistor, or the like.

以上の説明では、主として本発明者によってなされた発
明をその背景となった利用分野である掛算器に適用した
場合について説明したが、それに限定されるものではな
く、各種オーディオ、テレビジョン受僚機、VTR等の
映像機器に広(利用することができる。本発明は少なく
とも、掛算器を必要とするICE利用することや−でき
る。
In the above explanation, the invention made by the present inventor was mainly applied to a multiplier, which is the field of application that formed the background of the invention. The present invention can be widely used in video equipment such as a VTR.The present invention can be used at least in ICE which requires a multiplier.

〔発明の効果〕〔Effect of the invention〕

本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記のとおりであ
る。
A brief explanation of the effects obtained by typical inventions disclosed in this application is as follows.

すなわち、掛算する第1の入力信号が供給される第1の
差動増幅器と、該第1の差動増幅器の2の出力電流によ
って駆動され、掛算される第2の入力信号が共通に供給
される第2および第3の差動増幅器とくよって掛算部を
構成し、かつ上記出  。
That is, a first differential amplifier is supplied with a first input signal to be multiplied, and a second input signal driven by two output currents of the first differential amplifier is commonly supplied with a second input signal to be multiplied. A multiplication unit is constructed by combining the second and third differential amplifiers, and the above-mentioned output.

力覚流の誤差を検出する電流検出部と、電流検出部から
得られる制御信号により上記2の出力電流の誤差を補正
する電流補正部とを設け、出力電流の補正により上記第
2および第3の差動増幅器を同一条件で駆動し、掛算さ
れた出力信号に漏洩する入力信号の周波数成分を低減す
るものである。
A current detection section that detects an error in the force sensation flow, and a current correction section that corrects the error in the second output current using a control signal obtained from the current detection section, and the second and third output currents are corrected by correcting the output current. The differential amplifiers are driven under the same conditions to reduce the frequency components of the input signal that leak into the multiplied output signal.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明を適用した掛算器の一実施例を示す回路
図、 第2図は回路動作を説明する周波数特性図をそれぞれ示
すものである。 1・・・掛算部、2・・・電流検出部、3・・・電流補
正部、Q1〜Q1s・・・トランジスタ、R1へR8・
・・抵抗、C・・・コンデンサ、■、〜I4・・・電流
、Vin・・・入力信号、第  1wJ L−−−−J 第  2  図
FIG. 1 is a circuit diagram showing an embodiment of a multiplier to which the present invention is applied, and FIG. 2 is a frequency characteristic diagram illustrating the circuit operation. DESCRIPTION OF SYMBOLS 1... Multiplication part, 2... Current detection part, 3... Current correction part, Q1-Q1s... Transistor, R1 to R8.
...Resistance, C...Capacitor, ■, ~I4...Current, Vin...Input signal, 1st wJ L----J Fig. 2

Claims (1)

【特許請求の範囲】[Claims] 1、掛算される2の入力信号のうち、1の入力信号が供
給される一対のトランジスタの出力電流を検出し所望の
周波数特性の制御信号を得る電流検出部と、上記制御信
号により上記出力電流の誤差を補正する電流補正部と、
をそれぞれ具備したことを特徴とする掛算器。
1. A current detection unit that detects the output current of a pair of transistors to which one input signal is supplied among the two input signals to be multiplied and obtains a control signal with a desired frequency characteristic; a current correction section that corrects the error of
A multiplier characterized by each of the following.
JP30640386A 1986-12-24 1986-12-24 Multiplier Expired - Lifetime JPH0685188B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30640386A JPH0685188B2 (en) 1986-12-24 1986-12-24 Multiplier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30640386A JPH0685188B2 (en) 1986-12-24 1986-12-24 Multiplier

Publications (2)

Publication Number Publication Date
JPS63159986A true JPS63159986A (en) 1988-07-02
JPH0685188B2 JPH0685188B2 (en) 1994-10-26

Family

ID=17956595

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30640386A Expired - Lifetime JPH0685188B2 (en) 1986-12-24 1986-12-24 Multiplier

Country Status (1)

Country Link
JP (1) JPH0685188B2 (en)

Also Published As

Publication number Publication date
JPH0685188B2 (en) 1994-10-26

Similar Documents

Publication Publication Date Title
JPS6224975Y2 (en)
US3917991A (en) Differential circuit with improved signal balance
EP0420128B1 (en) Detection circuit for amplitude modulated signals
JPH0770935B2 (en) Differential current amplifier circuit
JPS63159986A (en) Multiplier
JPH0732329B2 (en) Output stage of power amplifier
US4318050A (en) AM Detecting circuit
JPS631454Y2 (en)
JPH0527282B2 (en)
JP3237793B2 (en) Current source circuit
JPS6251077B2 (en)
JPS62161204A (en) Amplifier
JP2902277B2 (en) Emitter follower output current limiting circuit
JPH06169225A (en) Voltage current conversion circuit
JP3029733B2 (en) Pulse analog conversion circuit
JPS5928285B2 (en) phase inversion circuit
JPS5995706A (en) Amplifier
JPH04129409A (en) Semiconductor integrated circuit
JPH0474887B2 (en)
JPH09321558A (en) Differential amplifier
JPS628987B2 (en)
JPS61157175A (en) Pedestal clamping circuit
JPS61210714A (en) Gain control amplifier
JPS6223213A (en) Constant current circuit
JPH0140527B2 (en)