JPS63157203A - Av system - Google Patents

Av system

Info

Publication number
JPS63157203A
JPS63157203A JP30437586A JP30437586A JPS63157203A JP S63157203 A JPS63157203 A JP S63157203A JP 30437586 A JP30437586 A JP 30437586A JP 30437586 A JP30437586 A JP 30437586A JP S63157203 A JPS63157203 A JP S63157203A
Authority
JP
Japan
Prior art keywords
subunits
cpu
unit
main unit
main
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP30437586A
Other languages
Japanese (ja)
Inventor
Hiroshi Sobashima
傍島 拡
Jun Fujita
純 藤田
Hideji Sasai
笹井 秀司
Yutaka Aoki
豊 青木
Masashi Ugajin
宇賀神 昌史
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu General Ltd
Original Assignee
Fujitsu General Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu General Ltd filed Critical Fujitsu General Ltd
Priority to JP30437586A priority Critical patent/JPS63157203A/en
Publication of JPS63157203A publication Critical patent/JPS63157203A/en
Pending legal-status Critical Current

Links

Landscapes

  • Control By Computers (AREA)

Abstract

PURPOSE:To control each subunit by a main unit by connecting these subunits which can work independently of each other and the main unit by a common bus. CONSTITUTION:The subunits 31-3n contain the components 311-31n including the voice amplifier with speakers, television receivers, CD players, video disks, etc., and the slave CPU 321-32n which control those components 311-31n independently of each other. The units 31-3n are connected to a master CPU 41 of a main unit 4 via a common bus 42 which transmits the clocks, data, idents, etc. At the same time, the CPU 41 is always grasping the present states (active or inactive) of the units 31-3n via the bus 42. Thus it is possible to always control the units 31-3n by the unit 4 which functions as a normal unit without using a centralized control unit.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、複数のユニットでなるAVシステムに関する
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to an AV system comprising a plurality of units.

〔従来技術〕[Prior art]

従来のこの種のAVユニットの構成には、第2図に示す
ように、複数の独立動作する例えばスピーカ付き音声増
幅器、テレビレシーバ、CDプレーヤ、ビデオデスクプ
レーヤ、VTR等のユニソ)1+°〜1oを有機的に結
合する集中制御ユニット2を設けることが多かった。こ
の集中制御ユニット2は、入出力信号ラインの切り換え
、接続されているユニットの電源のオン・オフ、外部か
らのリモコン信号に基づくユニットの制御等を行ってい
た。
As shown in FIG. 2, the conventional configuration of this type of AV unit includes a plurality of independently operating audio amplifiers, television receivers, CD players, video desk players, VTRs, etc. In many cases, a centralized control unit 2 was provided to organically combine the two. This centralized control unit 2 switches input and output signal lines, turns on and off the power of connected units, and controls the units based on remote control signals from the outside.

しかし、このシステムでは、特別に集中制御ユニット2
が必要となるという問題があった。
However, in this system, a special central control unit 2
The problem was that it required

〔発明の目的〕[Purpose of the invention]

本発明の目的は、集中制御ユニットを不要とししかもシ
ステム外部からの命令によっても制御できるよにしたA
Vシステムを提供することである。
An object of the present invention is to eliminate the need for a centralized control unit and also to enable control by commands from outside the system.
V system.

〔発明の構成〕[Structure of the invention]

このために本発明は、独立動作可能な複数のサブユニッ
トと、それらサブユニットを制御すると共に独立動作す
るメインユニットと、上記サブユニット及びメインユニ
ットの相互間を接続する共通バスを有するAVシステム
であって、上記メインシステムに外部から指令を与える
ことにより、上記メインシステム内のCPUをマスク或
いは待機状態として、該命令により上記メインユニット
内の要素或いは上記サブユニットを制御するように構成
した。
To this end, the present invention provides an AV system having a plurality of subunits that can operate independently, a main unit that controls the subunits and operates independently, and a common bus that connects the subunits and the main unit. By giving commands to the main system from the outside, the CPU in the main system is put into a masked or standby state, and the commands are configured to control the elements in the main unit or the subunits.

〔実施例〕〔Example〕

以下、本発明の実施例について説明する。第1図はその
一実施例のAVシステムを構成するブロックを示す図で
ある。
Examples of the present invention will be described below. FIG. 1 is a diagram showing blocks constituting an AV system according to one embodiment.

31〜3アはサブユニット1〜nであり、各々コンポー
ネント31.〜31..及びそのコンポーネント31.
〜317を制御するスレーブCPU32、〜321を有
している。コンポーネントとしては、スピーカ付き音声
増幅器、テレビレシーバ、CDプレーヤ、レコードプレ
ーヤー、VTR。
31-3a are subunits 1-n, and each component 31.3a is a subunit 1-n. ~31. .. and its components 31.
It has slave CPUs 32 and 321 that control the CPUs 317 and 317, respectively. Components include an audio amplifier with speakers, a television receiver, a CD player, a record player, and a VTR.

ビデオディスクブレニヤ、キャプテンシステムその他が
ある。
Videodisc Brenya, Captain System, and others are available.

4はメインユニットであり、内部に上記したサブユニッ
ト31〜3nを制御する制御プログラムを有するマスタ
CPU4 L及び1Mバス等でなる共通バス42、デジ
タル画像処理部43.・〜431、及び外部接続用イン
ターフェース44を有している。このメインユニット4
は、AVシステムの中心的役割を果たすCRTモニタ装
置に組み込まれる。共通バス42は、クロック、データ
、アイデント等を伝送するラインで構成され、サブユニ
ット31〜37にも接続されている。インターフェース
44はRS232C等のコネクタで接続される外部CP
U5  (パソコンやモデム等)との信号のやりとりを
行うためのもので、その外部CPU5からの指令を内部
に人力する場合は、マスタCPU41をマスク或いは待
機状態にする。
4 is a main unit, which includes a master CPU 4 having a control program for controlling the above-mentioned subunits 31 to 3n, a common bus 42 consisting of L and 1M buses, and a digital image processing section 43. - 431 and an external connection interface 44. This main unit 4
is incorporated into a CRT monitor device that plays a central role in an AV system. The common bus 42 is composed of lines for transmitting clocks, data, identification, etc., and is also connected to the subunits 31 to 37. The interface 44 is an external CP connected with a connector such as RS232C.
It is used to exchange signals with the U5 (personal computer, modem, etc.), and when commands from the external CPU 5 are manually input to the internal CPU, the master CPU 41 is masked or put into a standby state.

さて、以上において、サブユニット31〜3.1内のc
pu32+〜32.%は、対応する各コンポーネント3
1.〜317を制御する、つまりマスターとして機能し
、また共通バス42を通じて他のサブユニットと相互間
で双方向に制御するが、共通ハス42に接続されている
メインユニット4が能動となると、そのメインユニット
4のマスターCPU41に対してスレーブとして機能す
る。
Now, in the above, c in subunits 31 to 3.1
pu32+~32. % is for each corresponding component 3
1. ~ 317, that is, it functions as a master, and also bidirectionally controls other subunits through the common bus 42, but when the main unit 4 connected to the common bus 42 becomes active, its main It functions as a slave to the master CPU 41 of the unit 4.

よって、この状態では、マスタCPU41は、メインユ
ニット内の各要素はもとより、システムを構成するサブ
ユニットのすべてについて、その各々が現在どのような
状態(動作、不動作等)になっているかをtl!!握す
る。そして、あるサブユニ・ノドと別のサブユニットが
接続されるとき(例えばスピーカ付き音声増幅器とVT
Rの音声信号出力の接続)は、マスタCPU41がその
間に介在することになる。
Therefore, in this state, the master CPU 41 uses a tl to determine the current state (operating, non-operating, etc.) of each element in the main unit as well as all of the subunits that make up the system. ! ! hold it. Then, when one subunit is connected to another subunit (for example, an audio amplifier with a speaker and a VT
(connection of audio signal output of R), the master CPU 41 is interposed between them.

共通ハス42は1個のアドレスに対し読み出し或いは書
込みの1方のみの機能を果たすので、そのアドレシング
方式をスレーブCP U 32 + 〜327に当ては
めるため、1つのスレーブ゛CPUには最低2個のアド
レスが読み出し用、書込み用として割り当てられる。そ
して、各スレーブCPUは、送られてくるアドレスをチ
ェックして、自分に関係ないアドレスか否か、自分を指
定するアドレスであればマスタCPU41側がデータを
読めと命令(データ:マスタースレーブ)しているのか
、或いはデータを送れと命令(データ:スレーブ−マス
ク)としているのかを判定し、要求された動作を行う。
Since the common lot 42 performs only one function of reading or writing for one address, in order to apply the addressing method to the slave CPUs 32 + to 327, one slave CPU must have at least two addresses. are allocated for reading and writing. Then, each slave CPU checks the sent address to see if it is an address that is unrelated to it, and if it is an address that specifies itself, the master CPU 41 instructs it to read the data (data: master slave). It is determined whether there is a slave or a command (data: slave mask) to send data, and the requested operation is performed.

そして、これにより、例えばメインユニット4内のデジ
タル画像処理部43.と特定のサブユニットとの間で、
画像データのやりとりが行われる。
As a result, for example, the digital image processing section 43 in the main unit 4. and a specific subunit,
Image data is exchanged.

また、パソコン等の外部CPU5から制御信号が到来し
た場合には、インターフェース44からの割込み線45
によってマスタCPU41がマスク或いは待機状態に制
御され、そのマスクCPU41に代えて外部CPU5が
マスクとして機能するようになる。つまり、共通バス4
2には外部CPU5からの命令が伝わるようになる。よ
って、この場合は、外部CPU5によってメインユニッ
ト4内のシステムの組替えを自由に行うことができる。
Furthermore, when a control signal arrives from an external CPU 5 such as a personal computer, an interrupt line 45 from the interface 44 is sent.
The master CPU 41 is controlled to be in a mask or standby state, and the external CPU 5 comes to function as a mask instead of the mask CPU 41. In other words, common bus 4
Commands from the external CPU 5 can be transmitted to the CPU 2. Therefore, in this case, the system within the main unit 4 can be freely rearranged by the external CPU 5.

また、第1図に示すように、複数個のメインユニット4
.4′、4“を外部CPU5から制御することにより、
システム相互のシステムアップを自由に行うこともでき
る。
Further, as shown in FIG. 1, a plurality of main units 4
.. By controlling 4' and 4'' from the external CPU 5,
Systems can also be upgraded freely.

〔発明の効果〕〔Effect of the invention〕

以上から本発明によれば、集中制御ユニットを使用せず
とも、通常のユニットとして機能するメインユニットに
より他のユニットを常時制御管理することができる。ま
た、システム外部から例えゝ ばパソコン等によって、
システム内の所望のものを制御することができるように
なる。
As described above, according to the present invention, other units can be constantly controlled and managed by the main unit functioning as a normal unit without using a centralized control unit. Also, from outside the system, for example by a computer,
You will be able to control what you want within the system.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例のAVシステムの構成ブロッ
ク図、第2図は従来のAVシステムの構成ブロック図で
ある。 代理人 弁理士 長 尾 常 明 第1図
FIG. 1 is a block diagram of the configuration of an AV system according to an embodiment of the present invention, and FIG. 2 is a block diagram of the configuration of a conventional AV system. Agent Patent Attorney Tsuneaki Nagao Figure 1

Claims (3)

【特許請求の範囲】[Claims] (1)、独立動作可能な複数のサブユニットと、それら
サブユニットを制御すると共に独立動作するメインユニ
ットと、上記サブユニット及びメインユニットの相互間
を接続する共通バスを有するAVシステムであって、 上記メインシステムに外部から指令を与えることにより
、上記メインシステム内のCPUをマスク或いは待機状
態として、該命令により上記メインユニット内の要素或
いは上記サブユニットを制御するようにしたことを特徴
とするAVシステム。
(1) An AV system having a plurality of subunits that can operate independently, a main unit that controls the subunits and operates independently, and a common bus that connects the subunits and the main unit, The AV is characterized in that by giving a command to the main system from the outside, the CPU in the main system is put into a mask or standby state, and the command controls the elements in the main unit or the subunits. system.
(2)、上記メインシステムが、外部からの命令を受け
取るインターフェースを有し、該インターフェースが外
部命令を受け取ることにより、上記メインシステム内の
CPUをマスク或いは待機状態とすることを特徴とする
特許請求の範囲第1項記載のAVシステム。
(2) A patent claim characterized in that the main system has an interface that receives instructions from the outside, and when the interface receives the external instructions, the CPU in the main system is masked or placed in a standby state. The AV system according to item 1.
(3)、上記外部からの命令が、RS232Cを介して
伝送されるようにしたことを特徴とする特許請求の範囲
第1項記載のAVシステム。
(3) The AV system according to claim 1, wherein the external command is transmitted via RS232C.
JP30437586A 1986-12-20 1986-12-20 Av system Pending JPS63157203A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30437586A JPS63157203A (en) 1986-12-20 1986-12-20 Av system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30437586A JPS63157203A (en) 1986-12-20 1986-12-20 Av system

Publications (1)

Publication Number Publication Date
JPS63157203A true JPS63157203A (en) 1988-06-30

Family

ID=17932261

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30437586A Pending JPS63157203A (en) 1986-12-20 1986-12-20 Av system

Country Status (1)

Country Link
JP (1) JPS63157203A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0257089A (en) * 1988-08-23 1990-02-26 Fujitsu General Ltd Confirmation device for fitting light radiator
EP0608624A2 (en) * 1992-12-28 1994-08-03 Sony Corporation Hierarchical control system for AV equipment and method of setting up such a system
WO1994028674A1 (en) * 1993-05-28 1994-12-08 Sony Corporation Method for connecting av equipment to av system
WO1995003658A1 (en) * 1993-07-19 1995-02-02 Sony Corporation Bus management system

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0257089A (en) * 1988-08-23 1990-02-26 Fujitsu General Ltd Confirmation device for fitting light radiator
EP0608624A2 (en) * 1992-12-28 1994-08-03 Sony Corporation Hierarchical control system for AV equipment and method of setting up such a system
EP0608624A3 (en) * 1992-12-28 1994-09-14 Sony Corp Hierarchical control system for av equipment and method of setting up such a system.
US5796352A (en) * 1992-12-28 1998-08-18 Sony Corporation Audio video equipment system with bus line and method of establishing a connection setting for the audio video equipment system
WO1994028674A1 (en) * 1993-05-28 1994-12-08 Sony Corporation Method for connecting av equipment to av system
WO1995003658A1 (en) * 1993-07-19 1995-02-02 Sony Corporation Bus management system
US5978360A (en) * 1993-07-19 1999-11-02 Sony Corporation Bus management method

Similar Documents

Publication Publication Date Title
JPS59200327A (en) Control system of peripheral device
JPS63157203A (en) Av system
JPS63157202A (en) Av system
US4843289A (en) Digital control bus system
US5436851A (en) System for data communication
US20040073723A1 (en) Data communication controll device with peripheral device
JP2002176456A (en) Electronic device and information update method
EP0482958B1 (en) System for data communication
JP3199084B2 (en) Remote control method of AV system
JP3334797B2 (en) Remote control system and recording / playback equipment
JPH11134283A (en) Information processor
JP3086245B2 (en) Other system access designation device
JP2737916B2 (en) Digital signal connection device
JPH06348378A (en) Register unused bit processing circuit
JP2000010685A (en) Image input/output device and cable for the image input/ output device
JPS5911425A (en) Bus control circuit for system applying microcomputer
JPS6227850A (en) Terminal controller
JPS63180155A (en) Subsystem for multiple writing file
JPS60225958A (en) Information processor
JPH09282243A (en) Memory connection controller capable of coping with bus degradation
JPH064489A (en) Communication system among plural cpu
JPH09330305A (en) System-combined type device
JPS59226933A (en) Communication controller
JPS6314268A (en) Online processing reproducing system
JPS59132025A (en) Interruption control system