JPH11134283A - Information processor - Google Patents

Information processor

Info

Publication number
JPH11134283A
JPH11134283A JP30012797A JP30012797A JPH11134283A JP H11134283 A JPH11134283 A JP H11134283A JP 30012797 A JP30012797 A JP 30012797A JP 30012797 A JP30012797 A JP 30012797A JP H11134283 A JPH11134283 A JP H11134283A
Authority
JP
Japan
Prior art keywords
control
cpu
storage
audio
information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP30012797A
Other languages
Japanese (ja)
Inventor
Akira Ito
亮 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP30012797A priority Critical patent/JPH11134283A/en
Publication of JPH11134283A publication Critical patent/JPH11134283A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide an information processor corresponding to both standards of LEGACY (PC card 16-bit standard) and ZVP(zoom video port standard). SOLUTION: This processor is provided with a host connection means 1 connected to a CPU, a control means 2 accessible by the CPU, a control setting means 3 provided with plural storage areas for storing control information specified by the CPU and setting control to the control means 2, a first storage means 4 provided with the independent plural storage areas controlled by the control means 2 for storing the plural pieces of the control information and a group specifying means 5 for specifying the area group of the control setting means 3 and the first storage means 4. Then, the address area of the CPU and the control means 2 is allocated to a part of the storage areas of the control setting means 3 and at least a part of the storage areas of the first storage means 4 and is made directly accessible by them. By specifying group specifying information to the group specifying means 5 by the CPU and the control means 2 for the other storage areas of the control setting means 3 and at least a part of the storage areas of the first storage means 4, the specified respective areas are made accessible.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、パーソナルコンピ
ュータの周辺装置としてデータ転送処理及び音声・画像
信号処理を行う情報処理装置に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an information processing apparatus which performs data transfer processing and audio / image signal processing as a peripheral device of a personal computer.

【0002】[0002]

【従来の技術】従来においては、たとえば携帯型のパー
ソナルコンピュータ(以下、「パソコン」という。)に
おいてデータ転送処理や画像・音声信号処理を行うため
には、パーソナル・コンピュータ・メモリーカード・イ
ンターナショナル・アソシエーション(以下、「PCM
CIA」という。)及び日本電子工業振興協会(以下、
「JEIDA」という。)の定める仕様に準拠したPC
カード16bit規格(以下、「LEGACY」とい
う。)或いは近年制定されたズームビデオポート規格
(以下、「ZVP」という。)に基づき、パソコンが有
する複数のPCカードスロット(以下、「スロット」と
いう。)にカード型の情報処理装置を装着することが主
流であった。
2. Description of the Related Art Conventionally, a personal computer, a memory card, and an international association have been used to perform data transfer processing and image / audio signal processing in, for example, a portable personal computer (hereinafter referred to as a "personal computer"). (Hereinafter, "PCM
CIA. " ) And the Japan Electronic Industry Development Association (hereinafter
It is called "JEIDA". PC conforming to the specifications specified in)
A plurality of PC card slots (hereinafter, referred to as "slots") of a personal computer based on a card 16-bit standard (hereinafter, referred to as "LEGACY") or a recently established zoom video port standard (hereinafter, referred to as "ZVP"). The mainstream was to attach a card-type information processing device to a computer.

【0003】[0003]

【発明が解決しようとする課題】しかしながら、このよ
うな従来の技術においては、LEGACYとZVPとの
間にメモリ空間及びI/O空間の領域の相違や、データ
バス幅の制御方式の相違があるため、両規格を同時に満
足する情報処理装置を実現するのが困難であった。
However, in such a conventional technique, there is a difference in the area of the memory space and the I / O space between the LEGACY and the ZVP, and a difference in the control method of the data bus width. Therefore, it has been difficult to realize an information processing apparatus that satisfies both standards at the same time.

【0004】そのため、LEGACY対応パソコンユー
ザとZVP対応パソコンユーザに対して相互に仕様の異
なる情報処理装置を用意するる必要があった。
[0004] Therefore, it is necessary to prepare information processing apparatuses having different specifications for LEGACY compatible personal computer users and ZVP compatible personal computer users.

【0005】これでは、当該情報処理装置のコストが高
くなるのみならず、データの互換性がないのでユーザ側
の使い勝手もよくない。
[0005] In this case, not only the cost of the information processing apparatus is increased, but also the usability of the user is not good because of incompatibility of data.

【0006】そこで、本発明は、LEGACY及びZV
Pの両規格に対応した情報処理装置を提供することを目
的とする。
[0006] Accordingly, the present invention relates to LEGACY and ZV.
It is an object of the present invention to provide an information processing apparatus compatible with both P standards.

【0007】[0007]

【課題を解決するための手段】この課題を解決するため
に、本発明の情報処理装置は、外部コンピュータのCP
Uに電気的に接続されるホスト接続手段と、CPUによ
りアクセス可能な制御手段と、CPUにより指定された
制御情報を格納するとともに制御手段に制御の設定を行
う複数の格納領域を有する制御設定手段と、複数の制御
情報を格納するとともに制御手段により制御される独立
した複数の記憶領域を有する第1の記憶手段と、制御設
定手段及び第1の記憶手段の領域群を指定する群指定手
段とを備え、制御設定手段の一部の格納領域及び第1の
記憶手段の少なくとも一部の記憶領域にCPU及び制御
手段のアドレス領域を割り当ててCPU及び制御手段が
直接アクセス可能とし、制御設定手段の他の格納領域及
び第1の記憶手段の少なくとも一部の記憶領域について
CPU及び制御手段が群指定手段に予め群指定情報を指
定することによりそれぞれの指定された領域をアクセス
可能としたものである。
In order to solve this problem, an information processing apparatus according to the present invention uses a CP of an external computer.
A host connection unit electrically connected to U, a control unit accessible by a CPU, and a control setting unit having a plurality of storage areas for storing control information designated by the CPU and setting control in the control unit A first storage unit that stores a plurality of pieces of control information and has a plurality of independent storage areas controlled by the control unit; a group setting unit that specifies an area group of the control setting unit and the first storage unit; And an address area of the CPU and the control means is assigned to a part of the storage area of the control setting means and at least a part of the storage area of the first storage means so that the CPU and the control means can directly access the storage area. The CPU and the control means specify the group designation information in advance to the group designation means for the storage area of at least a part of the storage area of the first storage means. The designated areas respectively is obtained by accessible.

【0008】これにより、単一の情報処理装置でLEG
ACY対応コンピュータとZVP対応コンピュータにお
ける装置属性の自動認識及び装置の自動設定を行うこと
が可能になる。
As a result, the LEG can be performed by a single information processing device.
Automatic recognition of device attributes and automatic setting of devices in the ACY-compatible computer and the ZVP-compatible computer can be performed.

【0009】また、本発明の情報処理装置は、前記した
場合において、音声信号及び画像信号に対して所定の処
理を行う音声・画像信号処理手段と、第1の記憶手段と
は異なるアドレス領域へ配置され、CPU、制御手段及
び音声・画像信号処理手段により制御される第2の記憶
手段とを備え、CPU及び制御設定手段により指定され
た情報に基づき、CPUに対して第2の記憶手段を活性
化或いは非活性化するものである。
Further, in the above-mentioned case, the information processing apparatus of the present invention, in the above-described case, stores the audio / image signal processing means for performing a predetermined process on the audio signal and the image signal, and a different address area from the first storage means. And a second storage unit that is arranged and controlled by the CPU, the control unit, and the audio / image signal processing unit, and stores the second storage unit in the CPU based on the information specified by the CPU and the control setting unit. Activate or deactivate.

【0010】これにより、単一の情報処理装置によりL
EGACY対応コンピュータとZVP対応コンピュータ
における画像処理が可能になる。
[0010] Thus, L can be obtained by a single information processing device.
Image processing can be performed by an EGACY-compatible computer and a ZVP-compatible computer.

【0011】そして、本発明の情報処理装置は、さらに
前記した場合において、CPUから送出される音声・画
像データを格納・置換し、これを音声・画像信号処理手
段へ転送する転送手段を備え、音声・画像データをCP
Uから16ビットリソースとして認識させ、格納された
音声・画像データの伸長処理を音声・画像信号処理手段
により行うものである。
Further, the information processing apparatus of the present invention further comprises a transfer means for storing and replacing the voice / image data sent from the CPU in the above case, and transferring the same to the voice / image signal processing means. CP for audio and video data
U is recognized as a 16-bit resource, and the stored audio / video data is expanded by audio / video signal processing means.

【0012】これにより、音声・画像信号の16ビット
幅によるデータ転送処理ができ、単一の情報処理装置に
よりLEGACY対応コンピュータとZVP対応コンピ
ュータについての音声・画像データの伸長処理を行うこ
とが可能になる。
Thus, data transfer processing of audio / video signals in 16-bit width can be performed, and audio / video data decompression processing can be performed on a LEGACY-compatible computer and a ZVP-compatible computer by a single information processing device. Become.

【0013】[0013]

【発明の実施の形態】本発明の請求項1に記載の発明
は、外部コンピュータのCPUに電気的に接続されるホ
スト接続手段と、CPUによりアクセス可能な制御手段
と、CPUにより指定された制御情報を格納するととも
に制御手段に制御の設定を行う複数の格納領域を有する
制御設定手段と、複数の制御情報を格納するとともに制
御手段により制御される独立した複数の記憶領域を有す
る第1の記憶手段と、制御設定手段及び第1の記憶手段
の領域群を指定する群指定手段とを備え、制御設定手段
の一部の格納領域及び第1の記憶手段の少なくとも一部
の記憶領域にCPU及び制御手段のアドレス領域を割り
当ててCPU及び制御手段が直接アクセス可能とし、制
御設定手段の他の格納領域及び第1の記憶手段の少なく
とも一部の記憶領域についてCPU及び制御手段が群指
定手段に予め群指定情報を指定することによりそれぞれ
の指定された領域をアクセス可能とした情報処理装置で
あり、単一の情報処理装置でLEGACY対応コンピュ
ータとZVP対応コンピュータにおける装置属性の自動
認識及び装置の自動設定を行うことが可能になるという
作用を有する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention according to claim 1 of the present invention provides a host connection means electrically connected to a CPU of an external computer, a control means accessible by the CPU, and a control designated by the CPU. A first storage having a plurality of storage areas for storing information and setting control in the control means, and a first storage having a plurality of independent storage areas for storing a plurality of control information and controlled by the control means Means, and a group designating means for designating an area group of the control setting means and the first storage means, wherein a CPU and a CPU are provided in a partial storage area of the control setting means and at least a partial storage area of the first storage means. An address area of the control means is allocated so that the CPU and the control means can directly access the storage area, and another storage area of the control setting means and at least a part of the first storage means An information processing apparatus in which each specified area can be accessed by the CPU and the control means designating the group designation information in advance to the group designation means, and the LEGACY-compatible computer and the ZVP-compatible computer are constituted by a single information processing apparatus. Has an effect that the automatic recognition of the device attribute and the automatic setting of the device can be performed.

【0014】本発明の請求項2に記載の発明は、請求項
1記載の発明において、音声信号及び画像信号に対して
所定の処理を行う音声・画像信号処理手段と、第1の記
憶手段とは異なるアドレス領域へ配置され、CPU、制
御手段及び音声・画像信号処理手段により制御される第
2の記憶手段とを備え、CPU及び制御設定手段により
指定された情報に基づき、CPUに対して第2の記憶手
段を活性化或いは非活性化する情報処理装置であり、単
一の情報処理装置によりLEGACY対応コンピュータ
とZVP対応コンピュータにおける画像処理が可能にな
るという作用を有する。
According to a second aspect of the present invention, in the first aspect, an audio / image signal processing means for performing predetermined processing on an audio signal and an image signal; Is provided in a different address area and includes a CPU, a control unit, and a second storage unit controlled by the audio / image signal processing unit. Based on information specified by the CPU and the control setting unit, a This is an information processing device that activates or deactivates the second storage means, and has an effect that image processing can be performed on a LEGACY-compatible computer and a ZVP-compatible computer by a single information processing device.

【0015】本発明の請求項3に記載の発明は、請求項
2記載の発明において、CPUから送出される音声・画
像データを格納・置換し、これを音声・画像信号処理手
段へ転送する転送手段を備え、音声・画像データをCP
Uから16ビットリソースとして認識させ、格納された
音声・画像データの伸長処理を音声・画像信号処理手段
により行う情報処理装置であり、音声・画像信号の16
ビット幅によるデータ転送処理ができ、単一の情報処理
装置によりLEGACY対応コンピュータとZVP対応
コンピュータについての音声・画像データの伸長処理を
行うことが可能になるという作用を有する。
According to a third aspect of the present invention, in the second aspect of the present invention, the audio / video data transmitted from the CPU is stored / replaced and transferred to the audio / video signal processing means. Means for converting audio / video data to CP
U is an information processing device that is recognized as a 16-bit resource by U and expands stored audio / video data by audio / video signal processing means.
The data transfer process can be performed by the bit width, and the single information processing device has the effect that the decompression process of the audio / video data for the LEGACY-compatible computer and the ZVP-compatible computer can be performed.

【0016】以下、本発明の実施の形態について、図1
から図3を用いて説明する。なお、これらの図面におい
て同一の部材には同一の符号を付しており、また、重複
した説明は省略されている。
Hereinafter, an embodiment of the present invention will be described with reference to FIG.
This will be described with reference to FIG. In these drawings, the same members are denoted by the same reference numerals, and duplicate description is omitted.

【0017】図1は本発明の一実施の形態による情報処
理装置の内部構成を示す概念図、図2は図1の情報処理
装置の回路構成を示すブロック図、図3は図1の情報処
理装置のアドレスマップを示す説明図である。
FIG. 1 is a conceptual diagram showing an internal configuration of an information processing apparatus according to an embodiment of the present invention, FIG. 2 is a block diagram showing a circuit configuration of the information processing apparatus of FIG. 1, and FIG. FIG. 3 is an explanatory diagram showing an address map of the device.

【0018】本実施の形態の情報処理装置は、カード型
形状をなし、データ転送処理および音声・画像信号処理
を行うものである。
The information processing apparatus according to the present embodiment has a card shape and performs data transfer processing and audio / image signal processing.

【0019】図1に示すように、本実施の形態の情報処
理装置は、外部パソコンの中央演算処理装置(以下、
「CPU」という。」)に電気的に接続されるホスト接
続手段1、CPUからアクセス可能な制御手段2、CP
Uにより指定された制御情報を格納するとともに制御手
段2に制御の設定を行う複数の格納領域を有する制御設
定手段3、複数の制御情報を格納するとともに制御手段
2により制御される独立した複数の記憶領域を有する第
1の記憶手段4、制御設定手段3及び第1の記憶手段4
の領域群を指定する群指定手段5を有している。さら
に、音声信号及び画像信号の処理を行う音声・画像信号
処理手段6、CPU及び音声・画像信号処理手段6によ
り制御及びアクセスされる第2の記憶手段7、CPUか
ら送出される音声・画像データを格納・置換してこれを
音声・画像信号処理手段6へ転送する転送手段8を有し
ている。
As shown in FIG. 1, the information processing apparatus according to the present embodiment is a central processing unit (hereinafter referred to as a central processing unit) of an external personal computer.
It is called “CPU”. )), The host connection means 1 electrically connected to the control means 2, the control means 2 accessible from the CPU,
A control setting means 3 having a plurality of storage areas for storing control information designated by U and setting control in the control means 2, and a plurality of independent control means for storing a plurality of control information and controlled by the control means 2. First storage means 4 having a storage area, control setting means 3, and first storage means 4
Group designation means 5 for designating an area group. Further, audio / image signal processing means 6 for processing audio signals and image signals, CPU and second storage means 7 controlled and accessed by audio / image signal processing means 6, audio / image data sent from CPU Is stored and replaced, and is transferred to the audio / video signal processing means 6.

【0020】図2に示すように、ホスト接続手段1はP
CMCIAコネクタ9から構成されてパソコン内部のホ
ストCPUと接続されており、ホストアドレスの指定の
ためのPCMCIAアドレスバス、ホストとのデータ授
受を行うPCMCIAデータバス及びデータの読み出し
/書き込みや割り込み処理等の各制御を行うPCMCI
A制御バスが接続されている。また、制御手段2はイン
ターフェースコントローラ10からなる。そして、制御
設定手段3はこのインターフェースコントローラ10を
構成するコンフィギュレーションレジスタ(以下、「C
CR」という。)群11から、群指定手段5は同じくイ
ンターフェースコントローラ10を構成するアドレスコ
ンバータ13及びアドレスデコーダ14からなる。さら
に、第1の記憶手段4は不揮発性ランダムアクセスメモ
リ(以下、「RAM」という。)群12からなり、本装
置の機能に関する情報及び制御に必要なI/O空間情報
を格納するようになっている。
As shown in FIG. 2, the host connecting means 1
A PCMCIA connector 9 is connected to the host CPU in the personal computer. The PCMCIA address bus is used to specify a host address. The PCMCIA data bus is used to send and receive data to and from the host. PCMCI that performs each control
A control bus is connected. The control means 2 includes an interface controller 10. Then, the control setting means 3 transmits a configuration register (hereinafter referred to as “C”) configuring the interface controller 10.
CR ”. 1) From the group 11, the group specifying means 5 comprises an address converter 13 and an address decoder 14 which also constitute the interface controller 10. Further, the first storage means 4 includes a nonvolatile random access memory (hereinafter, referred to as "RAM") group 12, and stores information relating to the functions of the present apparatus and I / O space information necessary for control. ing.

【0021】音声・画像信号処理手段6は画像圧縮コン
トローラ15及びMPEG2デコーダ16からなり、音
声・画像データの表示・再生信号の授受を行う画像・音
声信号線が接続されている。また、第2の記憶手段7は
画像メモリ17からなる。さらに、転送手段8はSCS
I−スモール・コンピュータ・システム・インターフェ
ース−プロトコルコントローラ(以下、「SPC」とい
う。)18からなり、カードコネクタ19とデジタルビ
デオディスク(以下、「DVD」という。)プレーヤ2
0とに接続されている。なお、DVDプレーヤ20の代
わりに、CD−ROMやハードディスク装置等の記憶装
置を使用してもよい。
The audio / image signal processing means 6 comprises an image compression controller 15 and an MPEG2 decoder 16, and is connected to an image / audio signal line for transmitting / receiving audio / image data display / reproduction signals. The second storage means 7 comprises an image memory 17. Further, the transfer means 8 uses the SCS
It comprises an I-Small Computer System Interface-Protocol Controller (hereinafter referred to as "SPC") 18, a card connector 19 and a digital video disk (hereinafter referred to as "DVD") player 2.
0. Note that, instead of the DVD player 20, a storage device such as a CD-ROM or a hard disk device may be used.

【0022】以上のように構成された本実施の形態の情
報処理装置について、その動作について説明する。ここ
では、装置属性の自動認識及び装置の自動設定の動作に
ついて、画像処理の動作について、そして音声・画像デ
ータの伸長処理の動作について、順次説明する。
The operation of the information processing apparatus of the present embodiment configured as described above will be described. Here, the operation of automatic recognition of device attributes and the automatic setting of the device, the operation of image processing, and the operation of decompression processing of audio / image data will be sequentially described.

【0023】(1)装置属性の自動認識及び装置の自動
設定の動作 制御手段2(インターフェースコントローラ10)とC
PUとがデータの授受を行う場合のアドレスマップを図
3に示す。
(1) Operation of Automatic Recognition of Device Attributes and Automatic Setting of Device Control means 2 (interface controller 10) and C
FIG. 3 shows an address map when data is exchanged with the PU.

【0024】図3に示すアドレスマップは、直接属性メ
モリ空間、直接コモンメモリ空間、RAM物理空間およ
びCCR格納領域を表している。直接属性メモリ空間の
アドレス0000番地〜FFFF番地はCPUが直接ア
クセス可能なアドレス領域であり、このアドレス領域は
直接属性領域21および直接CCR領域22を有してい
る。同様に、直接コモンメモリ空間のアドレス0000
番地〜FFFF番地はCPUが直接アクセス可能なアド
レス領域であり、直接属性メモリ空間とは別空間に配置
されている。直接コモンメモリ空間は間接アクセス制御
レジスタ23、間接アクセスデータレジスタ24、SP
C−FIFO25及び画像メモリ格納領域26を有して
いる。
The address map shown in FIG. 3 represents a direct attribute memory space, a direct common memory space, a RAM physical space, and a CCR storage area. Addresses 0000 to FFFF in the direct attribute memory space are address regions that can be directly accessed by the CPU. This address region has a direct attribute region 21 and a direct CCR region 22. Similarly, the address 0000 of the direct common memory space is
Addresses to addresses FFFF are address areas directly accessible to the CPU, and are located in a space different from the direct attribute memory space. The direct common memory space includes indirect access control register 23, indirect access data register 24, SP
It has a C-FIFO 25 and an image memory storage area 26.

【0025】そして、直接属性メモリ空間と直接コモン
メモリ空間とはREG信号により識別されるようになっ
ており、REG信号がハイレベル電圧で直接属性メモリ
空間が指定される。
The direct attribute memory space and the direct common memory space are identified by the REG signal, and the REG signal specifies a high-level voltage to directly specify the attribute memory space.

【0026】また、不揮発性RAM群12が配置された
RAM物理空間は、第1属性情報格納領域27、第2属
性情報格納領域29、第3属性情報格納領域30及びZ
VP属性情報領域32の各領域に分割されている。そし
て、第1属性情報格納領域27と第2属性情報格納領域
29とは間接オフセットアドレス28によって分割さ
れ、第3属性情報格納領域30とZVP属性情報領域3
2とはZVPオフセットアドレス31によって分割され
ている。
The RAM physical space in which the nonvolatile RAM group 12 is located includes a first attribute information storage area 27, a second attribute information storage area 29, a third attribute information storage area 30,
It is divided into each area of the VP attribute information area 32. Then, the first attribute information storage area 27 and the second attribute information storage area 29 are divided by the indirect offset address 28, and the third attribute information storage area 30 and the ZVP attribute information area 3
2 is divided by the ZVP offset address 31.

【0027】なお、制御設定手段3(CCR群12)は
制御手段2(インターフェースコントローラ10)内部
のCCR格納領域33に格納されている。
The control setting means 3 (CCR group 12) is stored in the CCR storage area 33 inside the control means 2 (interface controller 10).

【0028】さて、情報処理装置がパソコンに接続され
ると、この情報処理装置によるCPUへの割り込みが発
生する。これにより、CPUは情報処理装置専用のメモ
リ空間を介して第1の記憶手段4(RAM12)に格納
されている情報処理装置の機能に関する情報及び制御に
必要なアドレス空間情報を読み出し、ホストアドレス空
間上の未使用の領域を検出して当該装置が使用可能な領
域の使用を許可する有効化処理を行う。本装置において
は、電源投入後は制御設定手段3(CCR群11)は初
期状態となり、この情報が群指定手段5(アドレスコン
バータ13・アドレスデコーダ14)へと伝達される。
When the information processing apparatus is connected to a personal computer, an interruption to the CPU by the information processing apparatus occurs. As a result, the CPU reads the information relating to the function of the information processing apparatus and the address space information necessary for control stored in the first storage unit 4 (RAM 12) via the memory space dedicated to the information processing apparatus, and reads the host address space. The above unused area is detected, and an activation process for permitting use of an area usable by the device is performed. In this apparatus, after the power is turned on, the control setting means 3 (CCR group 11) is in an initial state, and this information is transmitted to the group specifying means 5 (address converter 13 / address decoder 14).

【0029】アドレスコンバータ13は、この情報に基
づいて、属性情報メモリ空間に対して、ホスト接続手段
1を介して接続されるアドレス線A0〜A15のアドレ
ス情報をそのままアドレスデコーダ14へ伝達する。ア
ドレスデコーダ14は受け取ったアドレス情報をデコー
ドすることにより、図3に示すように、第1属性情報格
納領域27及び第2属性情報格納領域29を連続して直
接属性領域21上に配置し、同様にCCR格納領域33
を直接CCR領域22上に配置する。これにより、CP
Uは直接属性領域21を介して第1属性情報格納領域2
7及び第2属性情報格納領域29に格納されたLEGA
Y対応パソコンに必要な属性情報を読みだし、直接CC
R領域22を介してCCR格納領域33内の制御設定手
段3(CCR群11)に制御設定値を書き込む。そし
て、制御手段2(インターフェースコントローラ10)
は制御設定手段3(CCR群11)に設定された制御設
定値に基づきLEGACY設定状態を認識する。
The address converter 13 transmits the address information of the address lines A0 to A15 connected via the host connecting means 1 to the address decoder 14 in the attribute information memory space based on the information. The address decoder 14 decodes the received address information to arrange the first attribute information storage area 27 and the second attribute information storage area 29 directly and directly on the attribute area 21 as shown in FIG. CCR storage area 33
Are placed directly on the CCR region 22. Thereby, the CP
U is the first attribute information storage area 2 via the attribute area 21 directly.
LEGA stored in the seventh and second attribute information storage areas 29
Read the attribute information necessary for Y-compatible PC and
The control setting value is written to the control setting means 3 (CCR group 11) in the CCR storage area 33 via the R area 22. And control means 2 (interface controller 10)
Recognizes the LEGACY setting state based on the control setting value set in the control setting means 3 (CCR group 11).

【0030】このようにしてLEGAY対応パソコンに
おける有効化処理が完了する。ここで、ZVP規格によ
れば、ZVP設定後はアドレス線A4〜A25はビデオ
系信号として使用されるために、アドレス線が使用でき
ない。このため、図3に示す間接アクセス制御レジスタ
23および間接アクセスデータレジスタ24によりメモ
リ空間へのアクセスが行われる。つまり、間接アクセス
制御レジスタ23にアクセスしたいアドレス空間を指定
した後、間接アクセスデータレジスタ24を介してアク
セスする。
Thus, the activation process in the LEGAY-compatible personal computer is completed. Here, according to the ZVP standard, after the ZVP is set, the address lines A4 to A25 are used as video signals, so that the address lines cannot be used. Therefore, the memory space is accessed by the indirect access control register 23 and the indirect access data register 24 shown in FIG. That is, after designating an address space to be accessed in the indirect access control register 23, access is made through the indirect access data register 24.

【0031】本装置においては、電源投入後、アドレス
コンバータ13は直接コモンメモリ空間に対してホスト
接続手段1を介して接続されるアドレス線A0〜A3の
アドレス情報のみをアドレスデコーダ14へ伝達すると
ともに、残りのアドレス線A4〜A15については全て
ゼロを割り当ててこのアドレス情報をアドレスデコーダ
14へ伝達する。アドレスデコーダ14は、受け取った
アドレス情報をデコードすることにより、間接アクセス
制御レジスタ23および間接アクセスデータレジスタ2
4のみを直接コモンメモリ空間上全てに連続して配置す
る。また、間接アクセス制御レジスタ23に設定された
アドレス情報に間接オフセットアドレス28を加算して
アドレスデコーダ14へ伝達することで、図3に示すよ
うに、第2属性情報格納領域29、第3属性情報格納領
域30及びCCR格納領域33を間接アクセスデータレ
ジスタ24を介して連続して配置する。これにより、C
PUは間接アクセスデータレジスタ23を介して第2属
性情報格納領域29および第3属性情報格納領域30に
格納されたZVP対応パソコンに必要な属性情報を読み
出し、同様に間接アクセスデータレジスタ24を介して
CCR格納領域33内の制御設定手段3(CCR群1
1)に制御設定値を書き込む。
In the present apparatus, after the power is turned on, the address converter 13 transmits only the address information of the address lines A0 to A3 directly connected to the common memory space via the host connecting means 1 to the address decoder 14, and All the remaining address lines A4 to A15 are assigned zero, and this address information is transmitted to the address decoder 14. The address decoder 14 decodes the received address information to form the indirect access control register 23 and the indirect access data register 2.
Only 4 are continuously arranged directly on the common memory space. Further, by adding the indirect offset address 28 to the address information set in the indirect access control register 23 and transmitting it to the address decoder 14, the second attribute information storage area 29, the third attribute information The storage area 30 and the CCR storage area 33 are continuously arranged via the indirect access data register 24. Thereby, C
The PU reads attribute information necessary for the ZVP-compatible personal computer stored in the second attribute information storage area 29 and the third attribute information storage area 30 via the indirect access data register 24, and similarly via the indirect access data register 24. The control setting means 3 (CCR group 1) in the CCR storage area 33
Write the control set value in 1).

【0032】ZVP設定後は、制御設定手段3(CCR
群11)に設定されたZVP制御設定値に基づき、アド
レスコンバータ13は、属性情報メモリ空間に対して
も、ホスト接続手段1を介して接続されるアドレス線A
0〜A3のアドレス情報にZVPオフセットアドレス3
1を加算してアドレスデコーダ14へ伝達する。アドレ
スデコーダ14は受け取ったアドレス情報をデコードす
ることにより、ZVP属性情報格納領域32のみを直接
属性メモリ空間上全てに連続して配置する。これによ
り、制御手段2(インターフェースコントローラ10)
は制御設定手段3(CCR群11)に設定された制御設
定値に基づきZVP設定状態を認識する。
After the ZVP is set, the control setting means 3 (CCR
Based on the ZVP control set value set in the group 11), the address converter 13 sends the address line A connected to the attribute information memory space via the host connection means 1 to the address line A.
ZVP offset address 3 in address information of 0 to A3
1 is added and transmitted to the address decoder 14. By decoding the received address information, the address decoder 14 continuously arranges only the ZVP attribute information storage area 32 directly in the entire attribute memory space. Thereby, the control means 2 (interface controller 10)
Recognizes the ZVP setting state based on the control setting value set in the control setting means 3 (CCR group 11).

【0033】以上により、ZVP対応パソコンにおける
有効化処理が完了する。このように、本実施の形態の情
報処理装置によれば、間接オフセットアドレス28およ
びZVPオフセットアドレス31を制御することによ
り、第1属性情報格納領域27、第2属性情報格納領域
29、第3属性情報格納領域30及びZVP属性情報3
2の格納開始アドレスが任意に設定される。これによ
り、単一の情報処理装置によりLEGAZY及びZVP
規格に対する装置属性の認識及び装置設定を自動的に行
うことが可能になる。
With the above, the activation process in the ZVP-compatible personal computer is completed. As described above, according to the information processing apparatus of the present embodiment, by controlling the indirect offset address 28 and the ZVP offset address 31, the first attribute information storage area 27, the second attribute information storage area 29, and the third attribute Information storage area 30 and ZVP attribute information 3
2 is set arbitrarily. Thereby, LEGAZY and ZVP can be performed by a single information processing device.
It becomes possible to automatically recognize the device attribute for the standard and to set the device.

【0034】なお、本発明においては、第1属性情報格
納領域27にLEGACY対応パソコン使用時に必要な
属性情報を格納し、第2属性情報格納領域29にLEG
ACY対応パソコン及びZVP対応パソコンに必要な属
性情報を格納し、第3属性情報格納領域30にZVP対
応パソコン使用時に必要な属性情報を格納することもで
きる。
In the present invention, the first attribute information storage area 27 stores attribute information required when using a LEGACY-compatible personal computer, and the second attribute information storage area 29 stores LEG information.
Attribute information necessary for the ACY-compatible personal computer and the ZVP-compatible personal computer can be stored, and the attribute information necessary for using the ZVP-compatible personal computer can be stored in the third attribute information storage area 30.

【0035】(2)画像処理の動作 制御手段2(インターフェースコントローラ10)とC
PUがデータの授受を行う場合のアドレスマップを示す
図3において、LEGACY対応パソコンによる有効化
処理の場合、前述のようにCPUにより制御設定手段3
(CCR群11)にLEGACY設定値が書き込まれ
る。すると、アドレスコンバータ13はこの情報に基づ
き、コモンメモリ空間に対してホスト接続手段1を介し
て接続されるアドレス線A0〜A15のアドレス情報を
そのままアドレスデコーダ14へ伝達する。アドレスデ
コーダ14は受け取ったアドレス情報をデコードするこ
とにより、第2の記憶手段7(画像メモリ17)を直接
コモンメモリ空間上の画像メモリ格納領域26に連続し
て配置する。
(2) Operation of Image Processing Control means 2 (interface controller 10) and C
In FIG. 3 showing an address map when the PU exchanges data, in the case of the activation processing by the LEGACY-compatible personal computer, the CPU sets the control setting means 3 as described above.
The LEGACY set value is written to (CCR group 11). Then, based on this information, the address converter 13 transmits the address information of the address lines A0 to A15 connected to the common memory space via the host connection means 1 to the address decoder 14 as it is. By decoding the received address information, the address decoder 14 directly arranges the second storage means 7 (image memory 17) directly in the image memory storage area 26 in the common memory space.

【0036】すると、音声・画像信号処理手段6(画像
圧縮コントローラ15・MPEG2デコーダ16)は配
置された第2の記憶手段7(画像メモリ17)を使用
し、音声・画像データの圧縮・伸長処理を行う。また、
CPUは第2の記憶手段7(画像メモリ17)に格納さ
れた音声・画像データにアクセスし、必要に応じてパソ
コン上の表示装置等にて再生を行う。
Then, the audio / image signal processing means 6 (image compression controller 15 / MPEG2 decoder 16) uses the arranged second storage means 7 (image memory 17) to compress / decompress the audio / image data. I do. Also,
The CPU accesses the audio / image data stored in the second storage means 7 (image memory 17) and reproduces the data on a display device or the like on a personal computer as necessary.

【0037】一方、ZVP対応パソコンによる有効化処
理の場合、前述のようにCPUにより制御設定手段3
(CCR群11)にZVP設定値が書き込まれる。そし
て、アドレスコンバータ13は、この情報に基づき、直
接コモンメモリ空間に対してホスト接続手段1を介して
接続されるアドレス線A4〜A15のアドレス情報をア
ドレスデコーダ14へは伝達しない。これにより、アド
レスデコーダ14は第2の記憶手段7(画像メモリ1
7)を直接コモンメモリ空間上の画像メモリ格納領域2
6に配置しない。この場合、本装置はZVPとして設定
されているため、アドレス線A4〜A25を介して音声
・画像データがパソコン側へ供給され、パソコン上の表
示装置等にて再生が行われる。
On the other hand, in the case of the activation processing by the ZVP-compatible personal computer, the control setting means 3 is controlled by the CPU as described above.
The ZVP set value is written to (CCR group 11). Then, based on this information, the address converter 13 does not transmit the address information of the address lines A4 to A15 directly connected to the common memory space via the host connection means 1 to the address decoder 14. As a result, the address decoder 14 stores the second storage means 7 (the image memory 1).
7) The image memory storage area 2 in the direct common memory space
Do not place in 6. In this case, since the present apparatus is set as a ZVP, audio / image data is supplied to the personal computer via the address lines A4 to A25, and is reproduced on a display device or the like on the personal computer.

【0038】このように、CPUおよび制御設定手段に
指定された情報に基づき、CPUに対して第2の記憶手
段を活性化あるいは不活性化することにより、単一の情
報処理装置によりLEGAZY及びZVP規格に対する
画像処理が可能になる。
As described above, by activating or deactivating the second storage means with respect to the CPU based on the information designated by the CPU and the control setting means, LEGAZY and ZVP can be performed by a single information processing apparatus. Image processing for the standard becomes possible.

【0039】(3)音声・画像データの伸長処理の動作 制御手段2(インターフェースコントローラ10)とC
PUがデータの授受を行う場合のアドレスマップを示す
図3において、CPUとDVDプレーヤ20との間で送
受信される音声・画像データを格納・置換し、また音声
・画像信号処理手段へ転送するファースト・イン・ファ
ースト・アウトメモリ(以下、「FIFO」という。)
は転送手段8(SPC18)内部のSPC−FIFO格
納領域25に格納されている。
(3) Operation of Decompression Processing of Audio / Video Data Control means 2 (interface controller 10) and C
In FIG. 3 showing an address map in the case where the PU exchanges data, the audio / image data transmitted / received between the CPU and the DVD player 20 is stored / replaced and transferred to the audio / image signal processing means. -In-first-out memory (hereinafter referred to as "FIFO")
Are stored in the SPC-FIFO storage area 25 inside the transfer means 8 (SPC 18).

【0040】前述のようにLEGACY対応パソコン及
びZVP対応パソコンによる有効化処理を行うと、群指
定手段5(アドレスコンバータ13・アドレスデコーダ
14)がSPC−FIFO格納領域25を直接コモンメ
モリ空間上に配置する。
When the activation process is performed by the LEGACY-compatible personal computer and the ZVP-compatible personal computer as described above, the group specifying means 5 (the address converter 13 and the address decoder 14) places the SPC-FIFO storage area 25 directly on the common memory space. I do.

【0041】ここで、LEGACY規格の場合、IOI
S16信号をパソコンへ伝達することでワード単位及び
バイト単位のアクセスビット幅が通知される。一方、Z
VP規格の場合、本信号は画像系クロック信号として使
用されるため使用できない。そこで、ZVP時の有効化
処理においては、第3属性情報格納領域30に格納され
た属性情報をCPUが読み出すことで、本装置を16ビ
ットリソースとしてパソコン側へ認識させる。同時にZ
VP時は、CPUがSPC−FIFO格納領域25へ転
送データを格納する際に、制御手段2(インターフェー
スコントローラ14)が上位データD15〜D8と下位
データD7〜D0との交換を行うスワップバッファを配
置するため、CPUからは常にSPC−FIFO格納領
域25に対してワードアクセス命令を実行することが可
能となり、転送手段8(SPC18)からの高速データ
の格納領域として機能される。
Here, in the case of the LEGACY standard, the IOI
By transmitting the S16 signal to the personal computer, the access bit width in word units and byte units is notified. On the other hand, Z
In the case of the VP standard, this signal cannot be used because it is used as an image system clock signal. Therefore, in the activation process at the time of ZVP, the CPU reads out the attribute information stored in the third attribute information storage area 30 to make the personal computer recognize this device as a 16-bit resource. At the same time Z
At the time of VP, when the CPU stores the transfer data in the SPC-FIFO storage area 25, the control means 2 (interface controller 14) arranges a swap buffer for exchanging the upper data D15 to D8 and the lower data D7 to D0. Therefore, the CPU can always execute a word access command to the SPC-FIFO storage area 25, and functions as a storage area for high-speed data from the transfer means 8 (SPC 18).

【0042】これにより、単一の情報処理装置によりL
EGACY及びZVP規格に対するワードアクセスが可
能となる。また、音声・画像信号の16ビット幅による
データ転送処理が可能になり、音声・画像信号処理手段
6に格納された音声・画像データの伸長処理を行うこと
が可能になる。
As a result, L can be
Word access to the EGACY and ZVP standards becomes possible. Further, the data transfer processing of the audio / video signal with a 16-bit width can be performed, and the expansion processing of the audio / video data stored in the audio / video signal processing means 6 can be performed.

【0043】[0043]

【発明の効果】以上のように、本発明によれば、単一の
情報処理装置でLEGACY対応コンピュータとZVP
対応コンピュータにおける装置属性の自動認識及び装置
の自動設定を行うことが可能になるという有効な効果が
得られる。
As described above, according to the present invention, a LEGACY-compatible computer and a ZVP
An effective effect that automatic recognition of the device attribute and automatic setting of the device in the corresponding computer can be obtained is obtained.

【0044】また、単一の情報処理装置によりLEGA
CY対応コンピュータとZVP対応コンピュータにおけ
る画像処理が可能になるという有効な効果が得られる。
Also, LEGA can be performed by a single information processing device.
An effective effect of enabling image processing in the CY-compatible computer and the ZVP-compatible computer is obtained.

【0045】そして、単一の情報処理装置によりLEG
ACY対応コンピュータとZVP対応コンピュータにつ
いての音声・画像データの伸長処理を行うことが可能に
なるという有効な効果が得られる。
Then, the LEG is performed by a single information processing device.
An advantageous effect is obtained in that it is possible to perform audio / image data decompression processing for the ACY-compatible computer and the ZVP-compatible computer.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施の形態による情報処理装置の内
部構成を示す概念図
FIG. 1 is a conceptual diagram showing an internal configuration of an information processing apparatus according to an embodiment of the present invention.

【図2】図1の情報処理装置の回路構成を示すブロック
FIG. 2 is a block diagram showing a circuit configuration of the information processing apparatus of FIG. 1;

【図3】図1の情報処理装置のアドレスマップを示す説
明図
FIG. 3 is an explanatory diagram showing an address map of the information processing apparatus of FIG. 1;

【符号の説明】[Explanation of symbols]

1 ホスト接続手段 2 制御手段 3 制御設定手段 4 第1の記憶手段 5 群指定手段 6 音声・画像信号処理手段 7 第2の記憶手段 8 転送手段 DESCRIPTION OF SYMBOLS 1 Host connection means 2 Control means 3 Control setting means 4 First storage means 5 Group designation means 6 Audio / image signal processing means 7 Second storage means 8 Transfer means

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】外部コンピュータのCPUに電気的に接続
されるホスト接続手段と、 前記CPUによりアクセス可能な制御手段と、 前記CPUにより指定された制御情報を格納するととも
に前記制御手段に制御の設定を行う複数の格納領域を有
する制御設定手段と、 複数の制御情報を格納するとともに前記制御手段により
制御される独立した複数の記憶領域を有する第1の記憶
手段と、 前記制御設定手段及び前記第1の記憶手段の領域群を指
定する群指定手段とを備え、 前記制御設定手段の一部の格納領域及び前記第1の記憶
手段の少なくとも一部の記憶領域に前記CPU及び前記
制御手段のアドレス領域を割り当てて前記CPU及び前
記制御手段が直接アクセス可能とし、前記制御設定手段
の他の格納領域及び前記第1の記憶手段の少なくとも一
部の記憶領域について前記CPU及び前記制御手段が前
記群指定手段に予め群指定情報を指定することによりそ
れぞれの指定された領域をアクセス可能としたことを特
徴とする情報処理装置。
A host connection means electrically connected to a CPU of an external computer; a control means accessible by the CPU; control information designated by the CPU; and control setting in the control means. Control setting means having a plurality of storage areas for performing the following operations: a first storage means storing a plurality of control information and having a plurality of independent storage areas controlled by the control means; the control setting means and the first And a group designation unit for designating an area group of the first storage unit, wherein addresses of the CPU and the control unit are stored in a partial storage region of the control setting unit and at least a partial storage region of the first storage unit. An area is allocated so that the CPU and the control means can directly access the storage area. And also the information processing apparatus is the CPU and the control unit for a part of the storage area characterized by being accessible to each of the specified area and by specifying in advance the group designation information to the group specifying means.
【請求項2】音声信号及び画像信号に対して所定の処理
を行う音声・画像信号処理手段と、 前記第1の記憶手段とは異なるアドレス領域へ配置さ
れ、前記CPU、前記制御手段及び前記音声・画像信号
処理手段により制御される第2の記憶手段とを備え、 前記CPU及び前記制御設定手段により指定された情報
に基づき、前記CPUに対して前記第2の記憶手段を活
性化或いは非活性化することを特徴とする請求項1記載
の情報処理装置。
2. An audio / image signal processing means for performing predetermined processing on an audio signal and an image signal; and an address area different from the first storage means, wherein the CPU, the control means, and the audio A second storage unit controlled by an image signal processing unit; and activating or deactivating the second storage unit with respect to the CPU based on information specified by the CPU and the control setting unit. 2. The information processing apparatus according to claim 1, wherein
【請求項3】前記CPUから送出される音声・画像デー
タを格納・置換し、これを音声・画像信号処理手段へ転
送する転送手段を備え、 音声・画像データを前記CPUから16ビットリソース
として認識させ、格納された音声・画像データの伸長処
理を前記音声・画像信号処理手段により行うことを特徴
とする請求項2記載の情報処理装置。
3. A transfer means for storing and replacing audio / video data sent from the CPU and transferring it to audio / video signal processing means, wherein the audio / video data is recognized as a 16-bit resource from the CPU. 3. An information processing apparatus according to claim 2, wherein said audio / image signal processing means expands the stored audio / image data.
JP30012797A 1997-10-31 1997-10-31 Information processor Pending JPH11134283A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30012797A JPH11134283A (en) 1997-10-31 1997-10-31 Information processor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30012797A JPH11134283A (en) 1997-10-31 1997-10-31 Information processor

Publications (1)

Publication Number Publication Date
JPH11134283A true JPH11134283A (en) 1999-05-21

Family

ID=17881063

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30012797A Pending JPH11134283A (en) 1997-10-31 1997-10-31 Information processor

Country Status (1)

Country Link
JP (1) JPH11134283A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002023891A (en) * 2000-05-01 2002-01-25 Matsushita Electric Ind Co Ltd Module for storing specific use oriented program
JP2007193841A (en) * 2000-05-01 2007-08-02 Matsushita Electric Ind Co Ltd Module having application-specific program stored therein
JP2007220136A (en) * 2000-05-01 2007-08-30 Matsushita Electric Ind Co Ltd Module attachable to data tarminal equipment

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002023891A (en) * 2000-05-01 2002-01-25 Matsushita Electric Ind Co Ltd Module for storing specific use oriented program
JP2007193841A (en) * 2000-05-01 2007-08-02 Matsushita Electric Ind Co Ltd Module having application-specific program stored therein
JP2007220136A (en) * 2000-05-01 2007-08-30 Matsushita Electric Ind Co Ltd Module attachable to data tarminal equipment

Similar Documents

Publication Publication Date Title
KR100589564B1 (en) System signalling schemes for processor & memory module
US7454568B2 (en) Memory card authentication system, capacity switching-type memory card host device, capacity switching-type memory card, storage capacity setting method, and storage capacity setting program
JP2002073522A (en) Memory card bridge
US20060041709A1 (en) Memory card and reproducing apparatus
JP2001266082A (en) Device and method for assigning relative address to digital data player
JPH11134283A (en) Information processor
US6587901B2 (en) Information processing system, portable electronic equipment and information processing apparatus
JPH10268995A (en) Method and device for controlling interface
KR100746364B1 (en) Method and apparatus for sharing memory
JP2983842B2 (en) Computer external storage
JP2004310058A (en) Media processing apparatus
JP4890681B2 (en) Image processing device
JP2938049B1 (en) Hot-swap controller for extended I / O device to computer
KR100658591B1 (en) Method and apparatus for controlling display using shared memory
JP4860811B2 (en) Microcomputer
JP2006065505A (en) Memory card and reproducing apparatus
JPS5812187A (en) Information processor
JPH09179777A (en) Information storage device
JPH11143805A (en) Card device
JPH0431939A (en) External storage device
JPS62187956A (en) Dma control system
JP2002197052A (en) Bus mode switchable communication equipment
JPS5990159A (en) Multi-cpu starting system
JPH09146758A (en) Electronic equipment
JPH07261948A (en) Card type external storage device