JPS63157188A - デイスプレイ装置制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 本発明は、リフレッシュメモリを用いたディスプレイ装
置に係り、リフレッシュメモリに対する表示データの入
出力のアクセス時間に関する問題を、リフレッシュメモ
リに表示データを記憶するランダムアクセスメモリより
、複数の表示データを転送記憶し、該表示データをシリ
アルに送出するシリアルアクセスメモリを用いたことに
より、リフレッシュメモリに対するアクセス許用時間を
増加させ、表示データの処理速度を向上させたものであ
る。

〔産業上の利用分野〕

リフレッシュメモリを備えたディスプレイ装置制御に係
り、リフレッシュメモリに、記憶された表示データを複
数個転送する手段と、該複数個の表示データを記憶しシ
リアルに送出する手段を兼ね備えたメモリを用いたディ
スプレイ装置制御方式に関する。

〔従来の技術〕

第９図に従来のディスプレイ装置ブロック図を示す。

第９図に於てリフレッシュメモリ１２はディスプレイ１
４に画面表示を行う文字データを記憶し、表示制御部１
３は、リフレッシュメモリ１２より文字データを逐次読
み取り、ディスプレイ１４の画面表示を制御するもので
ある。ＣＰＵ１０は、メインメモリ１５に記憶された制
御プログラムに従い、ディスプレイ装置の制御を行うも
のである。

例えば、リフレッシュメモリ１２の構成及び表示画面と
の対応を第１０図リフレッシュメモリ構成図で示される
ものとする。

第１０図に於て、リフレッシュメモリ１２に割り当てら
れた最下位アドレスを例えば１００００　（Ｈ）とし、
このアドレス以下はメインメモリ１５に側端の表示文字
データが記憶されるアドレスを全表示行について示す、
行アドレステーブル（ＬｉｎｅＡｄｄｒｅｓｓ　Ｔａｂ
ｌｅ　：　ＬＡＴ　、以下ＬＡＴと示す）で構成され、
表示画面上の文字表示位置とリフレッシュメモリ１２上
に記憶される文字データのアドレスとが一意に対応する
ものである。

ここで、リフレッシュメモリ１２より文字データを読み
取り、ディスプレイ１４にて表示するシーケンスについ
て説明する。

第１１図は、従来の制御シーケンス図である。

第１１図に於て、同期クロックＣＨＣＫは、文字データ
をディスプレイ１４に表示する同期クロックであり、「
τＴＴｒはリフレッシュメモリ１２より、目的とする表
示行のＬＡＴデータをアクセスするタイングを示し、Ａ
ＤＳＬは、リフレッシュメモリ１２に対する制御をＣＰ
ＵＩ　Ｏと表示制御部１３とのいずれにするか選択する
ものである。

第１１図図示１水平表示すイクルにて、ＬＡＴアクセス
サイクル並びに文字表示すイクルでは、ＡＤＳＬが“０
″となり、リフレッシュメモリ１２は表示制御部１３の
制御となる。ＬＡＴアクセスサイクルでは、表示行のＬ
ＡＴデータの読み取りが行われ、文字表示すイクルでは
、ＬＡＴデータに基き、表示文字データのアドレスの算
出が行われ、１行分の文字コードがリフレッシュメモリ
１２より逐次読み取り表示される。これに対し帰線サイ
クルでは文字表示が行れす、リフレッシュメモリ１２は
ＣＰＵｌ０の制御となり、文字コードの書き換え、移動
を可能とするサイクルとなる。

〔発明が解決しようとする問題点〕

上記、従来技術によれば、ＣＰＵｌ０がリフレッシュメ
モリ１２をアクセスしようとすると、第１１図に示すよ
う、帰線サイクル以外のアクセスができなくなる。この
サイクルは、ビデオ信号の水平・垂直帰線サイクルに当
るものだが文字表示すイクルに比らべ非常に短かい期間
となる。つまり、Ｃ，ＰＵはリフレッシュメモリの表示
データを書き換えることによって画面スクロール、画面
切り換え等を行うが、そのときのスピードが水平・垂直
帰線サイクルが短かい為に遅くなる。また、もし表示す
イクルに、リフレッシュメモリ１２を間バスはＣＰＵが
占有してしまい、他のＤＭＡチャネルが使用できなくな
り、システムの性能ダウン、オーバーラン、アンダーラ
ンの発生を招くことになる。

〔問題を解決するための手段〕

第１図に本発明のディスプレイ制御方式原理ブロック図
を示す。

第１図に於て、リフレッシュメモリ１２は、データをラ
ンダムにアクセスするポートを備えたランダムアクセス
メモリ１７　（以下ＲＡＭとする）及び、データをシリ
アルにアクセスするポートを備えたシリアルアクセスメ
モリ１８（以下ＳＡＭとする）にて構成され、ＲＡＭ１
７にてマトリクス状に記憶されるデータを、行単位で複
数のデータを同時にＳＡＭｌＢに転送、記憶させる転送
手段２５を具備し、ＳＡＭｌＢは記憶したデータを、シ
リアルに送出する機能を持つものである。第１図図示Ｒ
ＡＭ１７は、画面表示を行う表示文字について、そのデ
ータを予め記憶するものである。

表示制御部１３は、リフレッシュメモリ１２のＲＡＭ１
７に記憶した表示文字のデータを、ディスプレイ１４に
画面表示するものあり、ディスプレイ１４のあるラスク
走査にて、画面表示に係る行単位の文字データについて
、−行分の文字データをＲＡＭ１７よりＳＡＭｌＢに転
送させ、ラスク走査に同期してＳＡＭｌＢよりシリアル
に送出し、画面表示を行うものである。

ＣＰＵｌ０は、ＲＡＭ１７に記憶する表示文字データの
書き換え、移動を行い、画面表示を制御するものであり
、ＣＰＵｌ０の制御プログラムは、例えば、ＲＡＭ１７
に表示文字データと共に記憶されるものである。

Ｃ作用〕 第２図に動作説明図、第３図に動作タイムチャートを示
す。第２図に於て、ＲＡＭ１７には、ＣＰＵｌ０の制御
プログラムデータ領域を有す以外、第１０図図示リフレ
ッシュメモリ１２と、同一の構成とする。

送する同期クロックであり、ＬＡＴＨは、ＲＡＭ１７に
記憶されたＬＡＴデータを読み取り、目的とする行単位
の文字データのアドレス即ち行アドレス読み取りサイク
ルを示し、ｆπは行アドレス読み取りサイクルで得られ
た行アドレスが示す行単位のデータを、ＲＡＭ１７より
ＳＡＭｌＢに転送するデータ転送サイクルである。第２
図に於て、ＲＡＭ１７内のＬＡＴより、画面表示２５行
目の行アドレスを、行アドレス読み取りサイクルにて表
示制御部１３に読み取る。続いて、この行アドレスが示
す一行単位の文字データを、データ転送サイクルにてＲ
ＡＭ１７よりＳＡＭｌＢに転送する。ここで、この行ア
ドレス読み取りサイクル、及びデータ転送サイクルのみ
が、ＣＰＵｌ０からＲＡＭ１７のアクセスが禁止され、
以降は、自由にＣＰＵＩ　ＯよりＲＡＭ１７をアドレス
することが可能となる。最後に、ＳＡＭｌＢに転送され
た文字データを、ＳＡＭｌＢより表示制御部１３に対し
シリアルに送出し、ディスプレイ１４での画面表示を行
うものである。

この結果、ＣＰＵｌ０よりリフレッシュメモリ１２のＲ
ＡＭ１７に対するアクセス許用時間を大幅に増化させる
ことが可能となる。

〔実施例〕

第４図に本発明の一実施例を示す。第４図に於て第１図
と同一符号のものは同等機能ブロックである。

リフレッシメモリ１２はランダムアクセスポート及びシ
リアルアクセスポートを兼ね備えたデュ制御プログラム
、画面表示を行う文字データ及び行アドレステーブル（
ＬＡＴ）を記憶し、文字データは、例えば、１ワード当
り１６ビツトで構成され、下位８ビツトを文字コード番
号、上位８ビツトを文字の表示属性に充当させるものと
する。

表示制御部１３は、ＬＡＴラッチ１９．アクビレマルチ
プレクサ２０．属性コントローラ２１゜ＬＡＴアドレス
レジスタ２２．垂直カウンタ２３゜パターンメモリ２４
より構成される。例えば、１表示行が１６ラインで、１
文字当り、８Ｘ１６ドツトのドツトマトリクスで表示さ
れるものとすると、垂直カウンタ２３は同期クロック　
（ＣＨＣＫ）に従い、−行１６ラインを１ライン目の初
期値を０とし、１水平ライン毎にカウントアツプしてい
くラスクアドレス（ＬＡＯ〜３）を出力するカウンター
と、１行目の初期値をＯとして、１行毎にカラトンアッ
プしていく行（ＲＯＷＯ〜７）を出力するカウンターと
で構成されている。

第５図に垂直カウンタ動作説明図を示す。

ＬＡＴ、　アドレス・レジスタ２２は、ＲＡＭ１７にて
ＬＡＴデータが記憶されているアドレスの、上位バイト
を記憶し、ＬＡＴ・アドレス・レジスタ２２の出力を上
位バイト（ＲＯＷ０８〜１５）とし、垂直カウンターの
出力する〆行アドレス（ＲＯＷＯＯ〜０７）下位バイト
とする、ＬＡＴデータのアドレス（ＲＯＷＯＯ〜１５）
作成するものである。このＬＡＴアドレスレジスタ２２
はＬＡＴデータを、ＲＡＭ１７内に柔軟に配置できるよ
うに考慮したものであり、複数画面の画面データがＲＡ
Ｍ１７に置かれている場合、このイウサアドレスレジス
タ２２の内容を換えるだけで、別のＬＡＴデータが選択
さ、瞬時にして、別の画面を表示させることが可能とな
る。

ＬＡＴ・ラッチ１９は、ＲＡＭ１７が出力するＬＡＴデ
ータ（ＬＡＴＯＯ〜１５）をランチし、出力するもので
ある。ＬＡＴ・ラッチ１９から出力するＬＡＴデータ（
ＬＡＴＯＯ〜１５）は、υものである。

アドレスマルチプレクサ２０は、リフレッシュメモリ１
２のＲＡＭ１７に与えるアドレスを、ＬＡＴランチ１９
から出力される（ＬＡＴＱＱ〜１５）、垂直カウンター
から出力される（ＲＯＷＯ〜１５）、またはｃｐｕｉｏ
から出力される（ＡＤＯＯ〜１０）に選択するマルチプ
レクサである。

パターンメモリ２４は、リフレフシュメモリ１２のＳＡ
Ｍ１８から出力される文字データについて、下位８ビツ
トの文字コード番号（ＲＦＤＯＯ〜０８）をアドレス上
位ビット、垂直カウンタ２３から出力されるラスクアド
レス（ＬＡＯ〜３）をアドレス下位ビットとし、第６図
パターンメモリ動作説明図に示すよう文字パターンを出
力するものであり、８ビツトの文字コードによって識別
される文字数は２５６種である。

属性コントローラ２１は、リフレッシュメモリ１２のＳ
ＡＭ１８から出力される文字データについて、上位８ビ
ツトの表示属性データ（ＲＦＤＯＩセナパターンのデー
タを入力し、文字パターンのデータを表示属性データで
加工し、例えば、ＲｌＧ、Ｂに対応したビデオ信号を出
力するものである。

ゲート１６は、ＲＡＭ１７のデータバスをＣＰＵ１０の
システムバス１１への接続を制御し、ＣＰＵ１０よりＲ
ＡＭ１７をアクセスする場合に双方のデータバスを接続
するものである。

第７図にディスプレイ装置制御シーケンス図を示す。

第７図に於て、同期クロックＣＨＣＫはディスプレイ１
４の文字表示に同期するクロック信号であり、Ｌ　Ａ　
ＴＨはＲＡＭ１７より目的とする表示行のＬＡＴデータ
を読み取り、ＬＡＴラッチ１９にて記憶するタイミング
を示す信号であり、下πはりフレッシュメモリ１２内の
ＲＡＭ１７よりＳＡＭ１８に対し、−行分の字データを
転送するタイミングを示し）ＡＤＳＬはＲＡＭ１７に対
する制御を、ＣＰｔＪｌｏと表示制御部１３とのいずれ
のものとするかを選択する信号である。

ここで、第４図図示アドレスマルチプレクサ２０の動作
を、第８図アドレスマルチプレクサ動作図で示すものと
し、第７図図示制御シーケンスを説明する。

ＬＡＴデータ転送サイクルでは、ＬＡＴＨ，ＡＤＳＬと
も０″となり、アドレスマルチプレクサ２０は、ＬＡＴ
アドレスレジスタ２２が出力するアドレス（ＲＯＷ８〜
１５）と垂直カウンタ２３が出力するアドレス（ＲＯＷ
ＯＯ〜０７）と全選択し、ＲＡＭ１７に出力する。続い
てこのアドレスで指定したＬＡＴデータを、ＲＡＭ１７
よりＬＡＴラッチ１９に転送し記憶させる。

ＲＡＭ／ＳＡＭデータ転送サイクルは、ゴ］が“１”、
ＡＤＳＬがＯ”となり、ＬＡＴラッチ１９に記憶したＬ
ＡＴデータ、即ちディスプレイ１４のラスク走査に係り
゛、画面表示を行う表示行の行アドレスを、アドレスマ
ルチプレクサ２０を介してＲＡＭ１７に与え、行単位の
表示データをＲＡＭ１７よりＳＡＭ１８に転送するもの
である。

この２つのサイクル、即ちＬＡＴデータ転送サイクル並
びにＲＡＭ／ＳＡＭデータ転送サイクルのみが、ＣＰＵ
ｌ０からのＲＡＭ１７のアクセス文字データをＳＡＭ１
８より逐次読み出し、垂直カウンタ２３が示すラスクア
ドレス（ＬＡＯＯ〜０３）に従い、１水平ライン毎に画
面出力するものである。例えば、−行当り１６ラインで
構成されるものとすると、一連の動作を１６回繰り返す
ことで一行の画面表示が行われる。

帰線サイクルはディスプレイ１４の水平、垂直サイクル
に当るものである。

このように本、些明に於ては、文字表示すイクル並びに
帰線サイクルでの、ＣＰＵｌ０からのＲＡＭ１７へのア
ドレスが可能となった。

〔発明の効果〕

以上許細に説明したように、本発明に於ては、リフレッ
シュメモリ１２にてＲＡＭ１７及びＳＡＭ１８を具備し
、ＲＡＭ１７からＳＡＭ１８へ複数のデータを転送する
手段を備えたメモリを用いることにより、ＣＰＵＩ　Ｏ
からリフレッシュメモリ１２へのアドレス許用時間の割
合が、１画面表示に要する時間に対し、従来は２５％前
後であったのに対し）本発明では、９６％もの高率を実
現した。このため、表示データをＣＰＵｌ０がアクセス
できる期間が大幅に増えたことにより、画面書き換えの
速度が飛躍的に速くなり、表示期間中にもＲＡＭ１７を
アクセスできるので、従来のように表示期間中にアクセ
スしたときシステムバス１１をＣＰＵｌ０が占有すると
いうことがないので、他のＤＡＭチャネルのシステムバ
スの使用効率を向上させる効果を有するものである。

【図面の簡単な説明】

第１図は、本発明のディスプレイ装置制御方式原理ブロ
ック図 第２図は、本発明の動作説明図 第３図は、本発明の動作タイムチャート第４図は、本発
明の一実施例 第５図は、垂直カウンタ動作説明図 第６図は、パターンメモリ動作説明図 第７図は、ディスプレイ装置制御シーケンス図°　　第
８図は、アドレスマルチプレクサ動作図第９図は、従来
のディスプレイ装置ブロック図第１０図は、従来のリフ
レッシュメモリ構成図第１１図は、従来の制御シーケン
ス図である。 図面において、 １０は、ＣＰＵ １１は、システムバス １２はリフレッシュメモリ １３は、表示制御部 １４は、ディスプレイ １５は、メインメモリ １６は、ゲート １７は、ランダムアクセスメモリ　（ＲＡＭ）１８は、
シリアルアクセスメモリ　（ＳＡＭ）１９は、ＬＡＴラ
ッチ ２０はアドレスマルチプレクサ ２１は、属性コントローラ ２２は、ＬＡＴアドスレジスタ ２３は、垂直カウンタ ２４はパターンメモリ ２５は、転送手段とそれぞれ示す。 テ′イス７°レイ装厘峙制御方式虎理グＤツ７囚辱１　
ｍ 文１丁］−ｖ′−ｖ号　テスタ７１″レスハｏ７−ンメ
モリ吻イケ套凭朗図 アドレスマルナフ゛し７す奢りイ乍凶 玲８０ 従事のテ′イスプレイ装ヌ　　フ′ロツフ囚矩　ｑ　口

Claims (1)

1. 【特許請求の範囲】 リフレッシュメモリを備え、該リフレッシュメモリに記
   憶された表示データを、逐次読み取り、該表示データの
   示す文字を表示画面上に表示するディスプレイ装置に於
   て、 上記リフレッシュメモリとして、 データをランダムにアクセスするポートを備え、該表示
   データを記憶するランダムアクセスメモリ（ＲＡＭ）部
   （１７）と、 データをシリアルにアクセスするポートを備えたシリア
   ルアクセスメモリ（ＳＡＭ）部（１８）と、 該ランダムアクセスメモリ（１７）の複数データを該シ
   リアルアクセスメモリ（１８）に転送する手段（２５）
   を備えたメモリを使用し、 上記ランダムアクセスメモリ（１７）に記憶された表示
   データを行単位で上記シリアルアクセスメモリ（１８）
   に転送し、該シリアルアクセスメモリ（１８）より該表
   示データをシリアルに送出し、表示画面上に表示するこ
   とを特徴とするディスプレイ装置表示方式。