JPS6314247A - Scan path control system - Google Patents
Scan path control systemInfo
- Publication number
- JPS6314247A JPS6314247A JP61158217A JP15821786A JPS6314247A JP S6314247 A JPS6314247 A JP S6314247A JP 61158217 A JP61158217 A JP 61158217A JP 15821786 A JP15821786 A JP 15821786A JP S6314247 A JPS6314247 A JP S6314247A
- Authority
- JP
- Japan
- Prior art keywords
- scan
- data
- canvas
- buffer
- bit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 7
- 208000018747 cerebellar ataxia with neuropathy and bilateral vestibular areflexia syndrome Diseases 0.000 claims description 5
- 238000012423 maintenance Methods 0.000 abstract description 8
- 238000003745 diagnosis Methods 0.000 description 8
- 238000012545 processing Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 244000025254 Cannabis sativa Species 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000013480 data collection Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上のオ11用分野〕
本発明はデータ処理装置に使用さnるスキャンバスの制
御方式に関するものである。DETAILED DESCRIPTION OF THE INVENTION [Industrial Field] The present invention relates to a control method for a scan canvas used in a data processing device.
スキャンバスは、周知のように、データ処理装置におい
て広く採用され大変重要な役割を果している。スキャン
バスが担う代表的な機能には、■装置の初期設定、■装
置故障時のログアウトデータ採取、■装置の診断や試験
および■装置のデバグ等が挙げられ、この他にも多くの
有効な活用が考えられる。As is well known, scanvases are widely used in data processing devices and play a very important role. Typical functions that Scanvasse performs include: ■ device initial settings, ■ logout data collection in the event of device failure, ■ device diagnosis and testing, and ■ device debugging. It can be used.
従ってスキャンバスが故障すると多大な支障をきたすこ
とになる。特に、装置の内部状態を読出すという上記■
、■および■に共通するスキャンバス機能は最も重要で
ある。Therefore, if the scan canvas breaks down, it will cause a great deal of trouble. In particular, the above ■ to read the internal state of the device
The scan canvas function common to , ■, and ■ is the most important.
従来、スキャンバスはフリップフロップを直列に接続し
て構成し、このフリップフロップ列の入力端に設けられ
たスキャンインデータ線からビットシリアルにデータを
入力し、またフリップフロップ列の出力端に設けられた
スキャンアウトデータ線からビットシリアルにデータを
出力している。Conventionally, a scan bus is constructed by connecting flip-flops in series, and data is bit-serially inputted from a scan-in data line provided at the input end of the flip-flop row, and a scan-in data line provided at the output end of the flip-flop row. Data is output bit serially from the scan-out data line.
上述した従来のスキャンバス制御方式では、スキャンバ
スの途中で故障が生じると、スキャンアウトの場合、故
障箇所以降のデータがすべて失なわれてしまうという問
題点がある。つまり、第4図のスキャンバスでX印の箇
所が故障した場合、それ以降の斜線を施した部分のデー
タがすべて失なわれてしまうことになる。The conventional scan canvas control method described above has a problem in that if a failure occurs during the scan canvas, all data after the failure point will be lost in the case of scan out. In other words, if a failure occurs in the area marked with an X in the scan canvas of FIG. 4, all data in the shaded area after that point will be lost.
本発明の方式は、それぞれが同数の直列接続されたフリ
ップ70ツブから成り該フリップフロップに格納された
データをクロックに応答して上記直列接続の順にシフト
する複数スキャンバスと、外部またはスキャンバスから
のデータを保持しビット並列に出力するスキャンバス対
応の書込レジスタと、
書込レジスタのうちの一つを所定の規則により選択する
選択回路と、
選択回路から出力されるデータを順次に格納するスキャ
ンデータバッファと、
スキャンデータバッファから読出されるデータを保持し
スキャンバス群の最初のスキャンバスにはビット直列に
また外部にはビット並列に出力するための読出レジスタ
とを有し、スキャンイン時には外部から前記スキャンデ
ータバッファに書込んだスキャンインデータをスキャン
バス群に順次に書込み、また、スキャンアウト時にはス
キャンバスのそれぞれからスキャンデータバッファに読
出されたスキャンアウトデータを外部に読出すように構
成する。The system of the present invention consists of a plurality of scan canvases each consisting of the same number of 70 flip-flops connected in series and shifting the data stored in the flip-flops in the order of the series connection in response to a clock; a scan canvas-compatible write register that holds and outputs data in bit parallel; a selection circuit that selects one of the write registers according to a predetermined rule; and a selection circuit that sequentially stores the data output from the selection circuit. It has a scan data buffer and a read register that holds data read from the scan data buffer and outputs it in bit series to the first scan canvas of the scan canvas group and in bit parallel to the outside. Scan-in data written to the scan data buffer from the outside is sequentially written to a group of scan canvases, and scan-out data read from each scan canvas to the scan data buffer is read out to the outside during scan out. do.
次に、本発明について図面を参照して説明する。 Next, the present invention will be explained with reference to the drawings.
第1図は本発明の一実施例を示すブロック図である。FIG. 1 is a block diagram showing one embodiment of the present invention.
第1図において、1はデータ処理装置であって、スキャ
ンバス11および12を含んでいる。2はスキャンバス
制御装置、3はスキャンデータを処理するための保守診
断装置である。In FIG. 1, 1 is a data processing device, which includes scan canvases 11 and 12. 2 is a scan canvas control device, and 3 is a maintenance diagnosis device for processing scan data.
スキャンバス制御装置2において、21はスキャンイン
データとスキャンアウトデータとを保持するためのスキ
ャンデータバッファであシ、例えば8データビツトで構
成したワードを複数個保持できるものである。スキャン
データバッファ21は従来と同様なRAMにより構成す
ることができる。In the scan canvas control device 2, 21 is a scan data buffer for holding scan-in data and scan-out data, and is capable of holding a plurality of words each consisting of, for example, 8 data bits. The scan data buffer 21 can be constructed from a conventional RAM.
22はスキャンデータバッファ21に対するワードアド
レスを指示するためのアドレスカウンタであシ、スキャ
ンデータバッファ21が書込みあるいは読出しを行うと
とべ歩進する機能を有している。22 is an address counter for instructing a word address to the scan data buffer 21, and has a function of incrementing whenever the scan data buffer 21 performs writing or reading.
23および24はスキャンデータバッファ21への書込
みデータを一時的に保持するためのレジスタであり、保
守診断装置3から送出される1ワ一ド分のデータ31を
保持する機能(23のみ)と、スキャンバス11.12
からのスキャンアウトデータ111.121を1ビツト
づつシフトアウト頴にシフトし万から1ワ一ド分を保持
する機能とを有する。レジスタ23はパラレル入出力と
シリアル入力が可能なレジスタの一種である。23 and 24 are registers for temporarily holding data written to the scan data buffer 21, and have a function (only 23) of holding one word worth of data 31 sent from the maintenance diagnosis device 3; Scanvas 11.12
It has a function of shifting scan-out data 111 and 121 from 1 bit at a time to the shift-out area and holding 1 word from 10,000. The register 23 is a type of register capable of parallel input/output and serial input.
選択回路25はレジスタ23.24の一方を選択しスキ
ャンデータバッファ21への書込ミデータを送出するた
めのものである。The selection circuit 25 is for selecting one of the registers 23 and 24 and sending the write data to the scan data buffer 21.
26はスキャンデータバッファ21からの読出しデータ
を1ワ一ド分保持するだめのもので保守診断装置3に対
してワード単位にデータを送出するための機能と、スキ
ャンデータ261を1ビツトづつスキャンバス11.1
2に送出するための機能を有するパラレル入出力とシリ
アル出力が可能なレジスタである。26 is for holding one word of data read from the scan data buffer 21, and has a function for sending data in word units to the maintenance diagnosis device 3, and a function for scanning the scan data 261 one bit at a time. 11.1
This register is capable of parallel input/output and serial output, and has the function of sending data to the 2nd line.
27はスキャン動作とスキャンアウト動作とを制御する
ためのスキャン制御回路でシフトクロックの供給や上記
レジスタ23および26のパラレル入出力/シリアル入
力出力並びに選択回路25における選択動作等の制御を
行う機能が含まれる。Reference numeral 27 is a scan control circuit for controlling the scan operation and the scan-out operation, and has the function of supplying a shift clock, controlling the parallel input/output/serial input/output of the registers 23 and 26, and the selection operation of the selection circuit 25. included.
次に、まずスキャンイン動作について説明する。Next, the scan-in operation will be explained first.
アドレスカウンタ22を初期設定した後に、保守診断装
置3からスキャンインすべきデータが1ワ一ド単位にレ
ジスタ23にセットされる。レジスタ23の内容はアド
レスカウンタ22により指示されるスキャンデータバッ
ファ21のアドレスに対して書込まれ、アドレスカウン
タ22が歩進される。After the address counter 22 is initialized, the data to be scanned in from the maintenance diagnosis device 3 is set in the register 23 in units of one word. The contents of the register 23 are written to the address of the scan data buffer 21 indicated by the address counter 22, and the address counter 22 is incremented.
このようにしてスキャンインデータがすべてセットされ
ると、次にスキャンバス11.12に対するシフトイン
動作が実行される。再びアドレスカウンタ22が初期設
定されてスキャンデータバッファ21の内容が1ワード
づつレジスタ26に読出されると共にアドレスカウンタ
22の歩進が行われる。レジスタ26に読出されたデー
タは1ビツトづつ順次、スキャンバス12の入力端子に
シフトインデータとして送出される。Once all the scan-in data has been set in this way, a shift-in operation for the scan canvases 11 and 12 is then executed. The address counter 22 is initialized again, and the contents of the scan data buffer 21 are read word by word to the register 26, and the address counter 22 is incremented. The data read into the register 26 is sequentially sent one bit at a time to the input terminal of the scan canvas 12 as shift-in data.
スキャンバス11.12にシフトクロックが供給される
ごとにシフトインデータが1ビツトづつシフトされ、8
ビツトだけシフトされるごとにスキャンデータバッファ
21から新たなシフトインデータがレジスタ26に読出
される。Each time a shift clock is supplied to the scan canvas 11 and 12, the shift-in data is shifted one bit at a time.
New shift-in data is read out from the scan data buffer 21 to the register 26 every time a bit is shifted.
次にスキャンアウト動作について説明する。Next, the scan-out operation will be explained.
アドレスカウンタ22を、初期設定すると、シフトパス
11.12からその内容がシフトクロックに応答して1
ビツトづつシフトされ、スキャンバス11の先頭からと
スキャンバス12の先頭からそれぞれシフトアウトデー
タ111と121が出力される。シフトアウトデータ1
11と121は、レジスタ23.24にそれぞれシリア
ルに入力される。When the address counter 22 is initialized, its contents are changed to 1 from the shift path 11.12 in response to the shift clock.
The bits are shifted bit by bit, and shift-out data 111 and 121 are output from the beginning of the scan canvas 11 and the beginning of the scan canvas 12, respectively. Shift out data 1
11 and 121 are serially input to registers 23 and 24, respectively.
レジスタ23.24にスキャンアウトデータが8ビツト
tで出揃うとスキャンデータバッファ21に対して、選
択回路25を介して書込みが行われる。書込みワード指
定はアドレスカウンタ22により行われるがレジスタ2
3及びレジスタ24の書込ワード指定は異なるように制
御される。このワードアドレス指定の方法は、種々の方
式が考えられる。例えば偶数番地をレジスタ23用、つ
まシスキャンバス11の内容を偶数番地に、奇数番地を
レジスタ24用つまり、スキャンバス12の内容を奇数
番地に格納するやυ方が考えられる。When the scan out data of 8 bits t appears in the registers 23 and 24, writing is performed to the scan data buffer 21 via the selection circuit 25. The write word is specified by the address counter 22, but the register 2
The write word designations of register 3 and register 24 are controlled differently. Various methods can be considered for this word addressing method. For example, it is conceivable to store the contents of the scan canvas 12 in the even addresses for the register 23, the contents of the system canvas 11 in the even addresses, and the odd addresses for the register 24, that is, the contents of the scan canvas 12 in the odd addresses.
レジスタ23.24の内容をスキャンデータバッファに
書込毎にアドレスカウンタ22が歩進して次のワードに
移る。Each time the contents of the registers 23 and 24 are written to the scan data buffer, the address counter 22 increments and moves to the next word.
このようにして、8ビツト(1ワード)ごとにスキャン
データバッファ21に対するデータの書込み動作と、ス
キャンバス11.12に対するシフトアウト動作との完
了後にスキャンデータバッファ21の内容が保守診断装
置3に対して読出さnる。すなわち、再びアドレスカウ
ンタ22を初期設定し、スキャンデータバッファ21の
内容をレジスタ26に対して1ワードだけ読出し、次に
保守診断装置3へ送出する。読出し毎にアドレスカウン
タ22の歩進が行われる。以上説明したようにして、l
ワードづつ順次データが読出されるわけである。In this way, the contents of the scan data buffer 21 are sent to the maintenance diagnosis device 3 after the data write operation to the scan data buffer 21 for every 8 bits (1 word) and the shift out operation to the scan canvas 11.12 are completed. and read out. That is, the address counter 22 is initialized again, the contents of the scan data buffer 21 are read out to the register 26 by one word, and then sent to the maintenance diagnosis device 3. The address counter 22 is incremented every time it is read. As explained above, l
Data is sequentially read word by word.
この様に制御されるスキャンアウト動作において、スキ
ャンバスが故障していた場合について説明する。In the scan-out operation controlled in this manner, a case where the scan canvas is out of order will be described.
第3図に示すように、第4図と同一箇所が故障しても、
第2のスキャンアウトデータ線以降のスキャンバスの内
容は正しく読出すことができるため従来に比べ失なわれ
るデータは少なくなる。As shown in Figure 3, even if the same location as in Figure 4 fails,
Since the contents of the scan canvas after the second scan-out data line can be read correctly, less data is lost than in the past.
また第3図は、スキャンアウトデータ線を3本にした場
合の実施例であるが、この場合は第2図におけるよりも
失なわれるスキャンデータは軽減できる。つまり、スキ
ャンアウトデータ線は多い程、故障雌実なわれるデータ
を少なくすることができる。スキャンアウトデータ線の
本数は金物量と信頼度との投資と効果に関連するので適
用時選択可能である。Further, FIG. 3 shows an embodiment in which the number of scan-out data lines is three, and in this case, the amount of lost scan data can be reduced compared to that in FIG. 2. In other words, the more scan-out data lines there are, the less data is lost due to failure. The number of scan-out data lines can be selected at the time of application since it is related to the investment and effect of gold material quantity and reliability.
また、スキャンバスの故障が終端付近にあった場合には
、従来方式でも失なわれるデータ数は少ないので、本発
明はスキャンバスの先頭付近での故障に対してより多く
の効果を発揮する。Furthermore, if the failure of the scan canvas occurs near the end, the amount of data lost even in the conventional method is small, so the present invention is more effective against failures near the beginning of the scan canvas.
以上説明したように本発明は、スキャンアウトデータ線
を複数個設けて選択しながら出力するように構成するこ
とKより少量の金物量で信頼度が改善されたスキャンバ
スが達成できるという効果がある。As explained above, the present invention has the effect that a scan line with improved reliability can be achieved with a smaller amount of metal than by providing a plurality of scan-out data lines and outputting them while selecting them. .
また、本スキャンバス方式を採用することで、スキャン
バス故障箇所の探索を容易化し、スキャンアウト動作を
並行して行うことでスキャンアウト性能を向上させると
いう効果も実現可能である。Furthermore, by employing the present scanvase method, it is possible to facilitate the search for the scancanse failure location, and to improve the scanout performance by performing scanout operations in parallel.
第1図は本発明の一実施例の構成を示すプロ。
り図、第2図、第3図は本発明の詳細な説明する図およ
び第4図は従来のスキャンバス方式を説明する図をそれ
ぞれ示す。
■・・・・・・データ処理装置、2・・・・・・スキャ
ンバス制御装置、3・・・・・・保守診断装置、10,
11,12゜28.29.30・・・・・・スキャンバ
ス、21・・・・・・スキャンデータバッファ、22・
・・・・・アドレスカウンタ、23.24.26・・・
・・・レジスタ、25・・・・・・選択回路、27・・
・・・・スキャンバス制御回路。
〆ど−
代理人 弁理士 内 原 晋 、。
・こノ″
第 2 図
$ 3 凹
茅 4 図FIG. 1 is a diagram showing the configuration of an embodiment of the present invention. 2 and 3 are diagrams explaining the present invention in detail, and FIG. 4 is a diagram explaining the conventional scan canvas method, respectively. ■...Data processing device, 2...Scanvas control device, 3...Maintenance diagnosis device, 10,
11,12゜28.29.30...Scan canvas, 21...Scan data buffer, 22.
...Address counter, 23.24.26...
...Register, 25...Selection circuit, 27...
...Scanvas control circuit. Finally, agent: Susumu Uchihara, patent attorney.・Kono'' Figure 2 $ 3 Concave grass 4 Figure
Claims (1)
成り該フリップフロップに格納されたデータをクロック
に応答して前記直列接続の順にシフトする複数スキャン
バスと、 外部または前記スキャンバスからのデータを保持しビッ
ト並列に出力する前記スキャンバス対応の書込レジスタ
と、 該書込レジスタのうちの一つを所定の規則により選択す
る選択回路と、 該選択回路から出力されるデータを順次に格納するスキ
ャンデータバッファと、 該スキャンデータバッファから読出されるデータを保持
し前記スキャンバス群の最初のスキャンバスにはビット
直列にまた外部にはビット並列に出力するための読出レ
ジスタ とを有し、スキャンイン時には外部から前記スキャンデ
ータバッファに書込んだスキャンインデータを前記スキ
ャンバス群に順次に書込み、また、スキャンアウト時に
は前記スキャンバスのそれぞれからスキャンデータバッ
ファに読出されたスキャンアウトデータを外部に読出す
ようにしたことを特徴とするスキャンバス制御方式。[Scope of Claims] A plurality of scanspaces, each consisting of the same number of series-connected flip-flops, for shifting data stored in the flip-flops in the order of the series connection in response to a clock; a write register compatible with the scan canvas that holds and outputs data in bit parallel; a selection circuit that selects one of the write registers according to a predetermined rule; and a selection circuit that sequentially outputs data from the selection circuit. and a read register for holding data read from the scan data buffer and outputting it to the first scan canvas in bit series and in bit parallel to the outside. During scan-in, the scan-in data written from the outside to the scan data buffer is sequentially written to the scan canvas group, and during scan-out, the scan-out data read from each of the scan canvases to the scan data buffer is written. A scan canvas control method characterized by readout to the outside.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61158217A JPS6314247A (en) | 1986-07-04 | 1986-07-04 | Scan path control system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61158217A JPS6314247A (en) | 1986-07-04 | 1986-07-04 | Scan path control system |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6314247A true JPS6314247A (en) | 1988-01-21 |
Family
ID=15666840
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61158217A Pending JPS6314247A (en) | 1986-07-04 | 1986-07-04 | Scan path control system |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6314247A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0460475A (en) * | 1990-06-28 | 1992-02-26 | Nec Corp | Lsi testing circuit |
-
1986
- 1986-07-04 JP JP61158217A patent/JPS6314247A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0460475A (en) * | 1990-06-28 | 1992-02-26 | Nec Corp | Lsi testing circuit |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4369511A (en) | Semiconductor memory test equipment | |
US3940601A (en) | Apparatus for locating faults in a working storage | |
US7251757B2 (en) | Memory testing | |
JPS63243890A (en) | Semiconductor integrated circuit device | |
JPS6314247A (en) | Scan path control system | |
US4802133A (en) | Logic circuit | |
US6865694B2 (en) | CPU-based system and method for testing embedded memory | |
JPS63148179A (en) | Scan-path circuit | |
JPS63173975A (en) | Test auxiliary circuit of semiconductor device | |
JPS63108747A (en) | Gate array integrated circuit | |
JPS6310458B2 (en) | ||
JPS6144342B2 (en) | ||
JPS6153579A (en) | Tester for function of logical circuit | |
JP2738112B2 (en) | Failure information collection method for information processing equipment | |
JPS629443A (en) | Diagnosis controller | |
JPH02308346A (en) | Information processor | |
JPH01109443A (en) | Device for controlling scan path | |
JPH06223597A (en) | Semiconductor device | |
JPH01109442A (en) | Scan path controller | |
JPH04241635A (en) | Multiple scan path control system | |
JPH06295596A (en) | Memory test circuit device | |
JPS63265340A (en) | Scan path controller | |
JPH06295597A (en) | Memory test circuit device | |
JPH0566971A (en) | Trace executing semiconductor device and diagnostic system for tracing plural semiconductor devices | |
JPH06148290A (en) | Boundary scanning register |