JPS6314239A - 計算機システムの命令作成ユニット - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は汎用計算機システムに関し、特に、パイプライ
ン計算機システムにおけろ可変長命令の命令解読（Ｉｎ
５ｔｒｕｃｔｉｏｎ　］）ｅｃｏｄｉｎｇ　）の高速化
を図る装置と方法に関する。

背　　　景 計算機の情報処理速度を高速化する技術は幾通りもの方
法で達成されている。ある方面では、高いり凸ツク速度
を得るのにエミッタ結合ロジック（ＥＣＬ）のような高
速回路が使用されてきた。

並列プロセッサによるタスクの高速処理も行われてきた
。擬似並列処理システムでは、多数のマイクロエンジン
（Ｍｉｃｒｏｅｎｇｉｎｅ　）がパイプラインのアーキ
テクチャ−によって情報を遂次処理していく。個々のマ
イクロエンジンはタスクの一部分ヲ実行し、その結果を
次のマイクロエンジン手段き渡し、タスクの続きがそこ
で行われる。このアプローチはプロセッサの総合的なス
ループットヲ増大させるものではあるが、タスクの開始
から終了までの全体の処理時間（遅れ）は減少しないし
、個々のマイクロエンジン内部の処理時間も短くならな
い。

１台のマイクロエンジンで、オペコード（０ｐ−ｃｏｄ
ｅ　、　命令コード）と１以上のスペシファイア（５ｐ
ｅｃｉｆｉｅｒ　、規制側）より成る命令（インストラ
クション）を処理するためには、各々のオペコード／ス
ペシファイア組合せ命令に対し、その複数バイト命令を
分解して固有の開始アドレスを生成する能力が必要であ
り、このことが２つの問題を引き起こす。１つは、オペ
コードとスペシファイアとの組合せが幾通りもあるため
に、制御記憶部（Ｃｏｄｔｒｏｌ　５ｔｏｒｅ、　コン
トロールストア）のマイクロコードへの入口点（Ｅｎｔ
ｒｙ　Ｐｏ１ｎｔｓ。

エントリ・ポイント）が非常に多くなり、実際のマイク
ロコードのライン数はこれよりさらに多くなる、という
問題である。２番目の問題はさらに深刻であり、それは
、開始アドレスを容易に生成するのに必要なビット数に
対応できるだけのファンイン能力を既存の集積回路がも
ちあわせていない、ということである。

発明の概要 本発明によれば、可変長命令をローカル計算機命令（Ｌ
ｏｃａｌ　（：ｏｍｐｕｔｅｒ　Ｉｎ５ｔｒｕｃｔｉｏ
ｎ　）に変換するために、パイプライン計算機システム
の命令作成ユニット（Ｉｎ５ｔｒｕｃｔｉｏｎ　ｐｒｅ
ｐａｒａｔｉｏｎｌｎｉｔ　）が使用される。この命令
作成ユニットは、可変長命令を記憶するためのレジスタ
手段と、可変長命令を解読するための２台の相互接続さ
れたマイクロエンジンを備えている。各マイクロエンジ
ンは、可変長命令の同じ部分あるいは異なる部分を、同
一クロックサイクル内で並列に処理する。

可変長命令は、ある種の命令の場合にはオペコードのみ
から成り、別種の命令の場合にはオペコードのフィール
ドに複数のオペランド指定フィールド（０ｐｅｒａｎｄ
　５ｐｅｃｉｆｉｅｒ　Ｆｉｅｌｄ　）が付く。第１の
マイクロエンジンは上記レジスタ手段に結合し、可変長
命令のオペコード部を解読するとともに、スペシファイ
ア（規制詞）のフィールドをもつ命令に対してはその命
令の個々の規制詞フィールドを解読する。第２のマイク
ロエンジンもレジスタ手段に結合しており、ローカル計
算機命令の第１の部分を生成するために可変長命令のオ
ペコード部を解読する。第２のマイクロエンジンの入力
は第１のマイクロエンジンの出力に結合し、第２のマイ
クロエンジンの出口は第１のマイクロエンジンの入力に
結合している。演算手段（（：ａｌｃ−ｕｌａｔｏｒ　
ｍｅａｎｓ）が演算を実行してローカル計算機命令の第
２の部分を生成する。この演算手段は第１と第２のマイ
クロエンジンからの複数の出力と、可変長命令のオペラ
ンド指定フィールドとにつながっている。第１のマイク
ロエンジンは命令実行のためのルーチン生成をその基本
機能としており、一方、第２のマイクロエンジンは基本
的に、エグゼクティブ・エンジンもしくはアトリビュー
ト（Ａｔｔｒｉｂｕｔｅ　）生成器として働き、次のタ
スクの準備を行い、ルーチンを生成している第１マイク
ロエンジンに対しアーギュメント（引数）を与える。各
マイクロエンジンは制御記憶部（コントロール・ストア
）とレジスタ手段をもっている。

さらに本発明によれば、パイプライン計Ｊ１７ステムに
おいて、可変長命令をローカル計算機命令に変換する方
法が提供される。この方法では、命令作成ユニットのレ
ジスタ手段に可変長命令を記憶し；このレジスタ手段に
結合する第１のマイクロエンジンにより、可変長命令の
第１の部分を苓 解読するともに第２の部分を有する可変長命令に対して
はその第２の部分も解読し；上記レジスタ手段と第１の
マイクロエンジンの出力に結合していて、第１のマイク
ロエンジンの入力に結合する出力を有する第２のマイク
ロエンジンによす、可変長命令の第１の部分を解読する
ことによってローカル計算機命令の第１の部分を生成し
；第１と第２のマイクロエンジンの複数の出力と上記レ
ジスタ手段にある可変長命令の第２の部分とに結合して
いて、第１のマイクロエンジンの入力に結合する出力を
有する演算手段により、演算を実行してローカル計算機
命令の第２の部分を生成する。

可変長命令の第１部分を解読するステップは、オペコー
ドフィールドの解読と、第２部分をもつ可変長命令のと
きに少なくとも１つのスペシファイアを解読することか
ら成っている。

実施例 第１図と第２図に、命令作成ユニット１０（Ｉ　ＰＵ　
：　Ｉｎ５ｔｒｕｃｔｉｏｎ　Ｐｒｅｐａｒａｔｉｏｎ
　Ｕｎｉｔ　）と、このユニット１０を組み込んだパイ
プライン計算機システム２４とをそれぞれ図示する。命
令作成ユニット１０には、マイクロエンジン５８とエグ
ゼクティブ・マイクロエンジンまたはアトリビュート生
成器６０とが含まれており、この両者は相互接続され、
命令レジスタ５０に記憶された可変長命令５１０入力を
並列に処理してローカル計算機命令６８に変換する。両
マイクロエンジン５８．６０はたすき結合しており、各
マイクロエンジンの出力が他方のマイクロエンジンの入
力を規定し、条件付きで制御する。マイクロエンジン５
８．６０は計算機システムを動かす上で最下位のレベル
の制御信号を発生するものである。可変長命令５１（第
３Ａ図参照）はオペコードのフィールド５３と少なくと
も１つの規制詞（指定子）のフィールド５５から成り、
これらのフィールドは両マイクロエンジンにて並列処理
される。すなわち、各マイクロエンジン５８．６０は命
令の異なる部分（フィールド）を同時に処理する。ただ
し、計算機システム２４のある種の命令はオペコードだ
けでできており、規制詞は含まない。この場合、両マイ
クロエンジン５８．６０はともにオペコードを処理する
。両マイクロエンジンは密結合（ｔｉｇｈｔｌｙ　ｃｏ
ｕｐｌｅｄ　）ないし相互結合の関係をもだなければな
らず、各マイクロエンジンは相手方がどこでスタートし
たか、現在例を行っているか、どのような出力が予想さ
ｎるか、などについていつも知っていなければならない
。したがって、各々の命令解読作業を開始するときて、
各マイクロエンジン５８．６０の仕事の分担を決める必
要がある。また、命令の各部分は相互に依存しているの
で（例えば、オペコードに対する規制詞の評価長（５ｐ
ｅｃｉｆｉｅｒ　Ｅｖａｌｕａｔｉｏｎ　Ｉ、ｅｎｇｔ
ｈ　）はこのν１」である）、各マイクロエンジンの処
理手順を進めるために、両マイクロエンジン５８゜６０
間でパラメータ（変数）の要求やパラメータの引き渡し
を行う必要がある。最後に、両マイクロエンジン５８．
６０は協働して、所要のローカル計算機命令（ＬＣＩ）
６８を発生する。命令のストリームは命令先取制御部（
Ｉｎ５ｔｒｕｃｔｉｏｎＰｒｅｆｅｔｃｈ　（：：ｏｎ
ｔｒｏｌ　）　　７０を通じてＩＰＵＩＯに流し込まれ
る。すなわち、命令先取部７０は次の命令メモリのフィ
ールドを取り込み（フェッチし）、現在の可変長命令５
１の実行がなされている間、この次の可変長命令フィー
ルドを命令レジスタ５０へのロードのために待機させる
。

第１図において、マイクロエンジン５８０入力はマルチ
プレクサ５４とその論理セレクタ６３とにより制御され
、これにより、マイクロエンジン５８の入力源が決めら
れる。マルチプレクサ５４の入力源として８つの入力源
があり、どれが選択されるかは、セレクタ６３からマル
チプレクサ５４に与えられる３ビット信号により決まる
。これらの入力源（ソース）はマイクロエンジン５８内
の制御記憶５７メモ１．１　（８Ｋワード／１０９ビッ
ト）のアドレスを指定するものであり、これに対する制
御記憶部５７の出力はレジスタ５９に記憶される。すな
わちこれらのアドレスは、アトリビュート生成器６０か
らの次マイクロエンジンアドレス７６、マイクロエンジ
ン５８自身からの次アドレス、命令レジスタ５０からの
オペコード、規制詞デコーダ５２からの解読された規制
詞など、制御ソースから与えられる。さらに演算部６４
よリライン６５を通じて与えられる。この演算部６４は
、命令レジスタ５０の規制詞フィールド５５、マイクロ
エンジン５８からの演算部アーギュメント、制御ライン
９２）アトリビュート生成器６０かもの演算部アーギュ
メント８６からのデータに応じて計算結果を出力する。

演算部６４の出力ライン６７はＬＣＩマルチプレクサ６
６に入力される。このＬＣＩマルチプレクサ６６にはア
トリビュート生成器６０からのアーギュメント８４出力
も入力され、これらの入力は、マイクロエンジン５８か
らの制御信号９４に従って選択され、５８ピツトのロー
カル計算機命令となる。６フイールドをもつこのＬＣＩ
出力ワードのフォーマットを第４図に示す。

なおも第１図について説明すると、エグゼクティブ・マ
イクロエンジンないしアトリビュート生成器６００Å力
は、マルチプレクサ５６により制御されるようになって
おり、命令レジスタ５０からのオペコード５３か、アト
リビュート生成器６０からの次アドレスが入力となる。

この入力は制御記憶部６１のメモリ（４にワード１５９
ピツト）に送られ、それに対する制御記憶部６１出力は
ア）　ＩＪビュート生成器６０内のレジスタ６２に記憶
される。アトリビュート生成器６０はその人力ＫＡＧ次
アドレスを帰還させており、このフィードバックにより
、アトリビュート生成器６０は制御記憶メモリ６１内の
プログラムを遂次読み出すことができるとともに、マイ
クロプログラムカウンタを用いての順次アドレス指定が
不要であって柔軟性が高い。また、オペコードの値は連
続するのが基本で、命令は可変長であるので、このアプ
ローチをとることにより、マイクロプログラムのアドレ
スの場所（記憶容素）を節約できる。アトリビュート生
成器６０は制御信号８２をマルチプレクサ５６に与えて
２つの入力アドレスのいずれかを選択させる。さらにＡ
Ｇ　６０はマイクロエンジン５８のために、マイクロエ
ンジンアドレス７６とマイクロエンジン制御信号７８を
出力する。

アトリビュート生成器６０のもう１つの出力である演算
部アーギュメント８６は演算部６４に送られる。さらに
アトリビュート生成器６０はＬＣＩアーギュメント信号
８４をＬＣＩマルチプレクサ６６に送り、マイクロエン
ジン５８と演算部６４からの情報と協働してローカル計
算機命令６８がつくられる。

第２図には、上記命令作成ユニット１０を組み込んだパ
イプライン計算機システムが示されている。命令メモＩ
Ｊ（ＩＭ）１６から得た情報を処理するパイプラインと
して、命令作成ユニット（ＩＰＵ）１０、これに結合す
るオペランド・ハンドラ・ユニット（ＯＨＵ）１２）及
びこれに結合する実行ユニツ）（ＥＵ）１４がある。並
列アドレスバス２２とデータバス２３により、命令メモ
１Ｊ１６、オペランドｅハンドラ争ユニット１２がデー
タメモリ１８、Ｉ１０プロセッサ２０と相互接続される
。これらの処理ユニットによる処理結果が実行ユニット
１４にある間は、命令に対する処理は必要ない。しかし
、処理結果をメモリに記憶させる必要が生じると、結果
はＯＨＵ　１２に送り返され、ＯＨＵ　１２により所要
のメモリ書込カ行ワれる。ＩＭＩ　６は所定のプログラ
ムを記憶するデュアルポート（２ポート）のリードオン
リメモ’）（ＲＯＭ）である。１Ｎ・１１６の片方のポ
ートハ命令アドレスバス２８と命令データバス２６につ
ながっている。残る片方のポートは計算機アドレスバス
２２と計算機データバス２８につながっている。命令作
成ユニットがＩＭＩ６を読み出すときは、Ｉ　Ｍメモリ
より命令データバス２６を通じて６４ビツトの情報が送
出されろ。計算機アドレスバス２２によりＩＭＩ　６が
アドレス指定されたときは、１Ｍメモリ１６より計算機
データバス２３を通じて３２ビツトのデータが送出され
る。

データメモＩＪ（ＤＭ）１８は奇数／偶数インターレー
ス形メモリを構成するシングルポートのランダムアクセ
スメモリ（ＲＡＭ）であり、奇数番地は第１のメモリモ
ジュールに置かれ、偶数番地は第２のメモリモジュール
に置かれる。メモリをアクセスすると、奇数と偶数のモ
ジュールが応答して、アドレスのＬＳＢに従って、４バ
イトのメモリデータが取出し可能になる。メモリの論理
部が、メモリに読み書きすべき所要の連続バイトを選択
する。

上述したように、ＩＰＵＩＯは可変長命令５１を受け、
それをローカル計算機命令６８に変換する。オペランド
・ハンドラ・ユニット（ＯＨＵ）１２はＩＰＵＩＯとＥ
Ｕ１４が要求したメモリ読み書きを代行する。０Ｈ１２
はＥＵ１４をメモリアクセスの仕事から解放しており、
その分ＥＵの処理速度は上がる。さらに、ＯＨＵには、
ＩＰＵｌｏとＥＵ１４間のパイプラインタイミングの差
に基づく競合（コンフリクト、衝突、Ｃｏｎｆｌｉｃｔ
）の解消に必要な機能が集中化している。ＥＵ１４はＯ
ＨＵ　１２より送られてくる修正ＬＣＩ　（Ｍｏｄ−ｉ
ｆｉｅｄ　ＬＣＩ　）のフォーマットを実行するのに必
要な算術及び論理操作を行う。ＥＵ１４は次の４種類の
算術操作を行うことができる。すなわち、２の補数、１
の補数、符号付き絶対値、２進化十進法（ＢＣＤ　）で
ある。ＥＵ１４は３つの算術ユニット（ＡＵ）を備える
。最初のＡＵは２つのＡＵを並列構成したダブル３２ピ
ット幅のＡＵである。２番目のＡＵは高速のマルチプレ
クサ／除算器であり、３番目ＡＵは浮動小数点演算で用
いる指数演算ユニットである。

第３Ｂ図には、密結合（Ｔｉｇｈｔｌｙ　Ｃｏｕｐｌｏ
ｄ　）のマイクロエンジン５８とアトリビュート生成器
６０が処理する対象である可変長命令の例として、２′
つのオペランドのロングワード（３２ビツト）を加算（
ＡＤＤ）する倍長加算命令を挙げであるので、これにつ
いて説明してみろ。ロングワード加算命令のオペコード
５３は１バイトであり、その頭字語はＡＤＤＬ２である
。この加算は、（規制側１により定義される）レジスタ
３の内容と、（規制側２と、第３Ｂ図に示すように、４
バイトの規制側３，４，５．６によるディスプレイスメ
ントとにより定義されろ）レジスタ２の内容により与え
られるメモリアドレスの内容との加算である。命令作成
ユニット１０はＬＯＡＤ、ＡＤＤ。

５ＴＯＲＥなどの基不オペコード操作を生み出す命令語
を評価し、データのフェッチやオペレーションの実行の
ためてイミディエートや最終アドレス値を求める。

パイプラインへの工ＰＵＩＯの出力（第４図参照）はロ
ーカル計算機命令（ＬＣＩ）６８と呼ばれる。ＬＣＩは
６ピントのオペランド・ハンドラ・ユニット（ＯＨＵ）
オペコード、１０ビツトの実行ユニット（ＥＵ）オペコ
ード、５ビツトのＥＵレジスタアドレス、及び５ピツト
のＥＵアドレスあるいは３２ビツトの絶対アドレスまた
は３２ビツトのイミディエートのための各フィールドを
もっている。レジスタアドレスや絶対アドレスは、ソー
ス（５ｏｕｒｃｅ　）かデスティネーション（Ｄｅｓｔ
ｉｎａｔｉｏｎ　）であるのに対し、イミディエートは
ソースのアーギュメントにしかならない。

さらに、ＬＣＩ６８ワードは、トレイル・シーケンス・
ナンバー（ＴＳＮ　：　Ｔｒａｉｌ　Ｓｅｑｕｅｎｃｅ
Ｎｕｍｂｅｒ　）をもっており、これはパイプラインの
計算機命令を識別する。

第１図に示す好適実施例において、ＩＰＵＩＯは命令レ
ジスタに記憶された命令（第３Ｂ図参照）を解読し、１
マイクロサイクル後にはＬＣＩ６８出力をパイプライン
に送出する。すなわち、ＩＰＵＩＯは１マイクロサイク
ル内に、オペコードと後続する２つのオペランド規制側
（命令の種類による）を解読し、規制側評価命令（シス
テムの処理を進めるため、次のマイクロサイクルでパイ
プラインが使用する命令）を発生する。したがって、Ｉ
ＰＵＩＯの解読ロジックに要求されることは、工ないし
７バイト命令の内容を１マイクロサイクルで調べ上げ、
次のマイクロサイクルで演算結果を出力することである
。このため、２つのマイクロエンジン５８と６０が命令
の異なる部分を同時に処理する。各々のマイクロエンジ
ンは相手側がどこからスタートしたか、何をしているか
、どの出力を出そうとしているかを知っている。こツタ
め、命令を開始する際、各マイクロエンジンが分担する
ロード（仕事）をどうするかが決定される。命令の各部
は互に依存しているので（例えば、規制詞評価長はオペ
コードに依存する）、両マイクロエンジン５８．６０間
でパラメータ（変数）の要求とその受け渡しを行わない
と、円部の処理シーケンスを進めることはできなくなる
。このため、片方のマイクロエンジン、すなわちアトリ
ビュート生成器６０はタスクとパラメータをＩＰＵ制御
制御ルーチン用成用インマイクロエンジン５８に発行す
る（ディスパッチする）。メインマイクロエンジン５８
はエグゼクティブ・マイクロエンジン６０より送られて
きたパラメータを使ってルーチンを実行し、パイプライ
ンのために所要のＬＣＩ　６８を生成する。現在のルー
チンがマイクロエンジン５８により実行されている間、
これと並行に次のルーチンのためのエグゼクティブ機能
が形成される。ルーチンを完了すると、マイクロエンジ
ン５８はエグゼクティブ（アトリビュート生成器）６０
に対し、処理すべき次のタスクのコマンド（及びそのタ
スクに必要なパラメータ）の発行を要求する。

オペコード５３は命令の開始時に検査され、これにより
エグゼクティブｅマイクロエンジン６゜の二ン）　ｌ）
・ポイントが決められる。エグゼクティブ６０はメイン
・マイクロエンジン５８に対し、命令の関数であるアト
リビュート（例えばデータ型、データ長、インデクス乗
数）を生成するところからアトリビュート生成器６０と
呼ばれる。メインマイクロエンジン５８は、オペコード
５３あるいはオペコード５３より定められる指定子５５
をエントリポイントとして使用する。命令に規制側が付
いていない場合や、最初の規制側の評価がなされる前に
仕事が完了した場合は、オペコードによりエントリが決
まる。その他のケースでは、規制側によりエントリが決
まる。規制側エントリに関し、命令に１つの指定子しか
付かないケースや、２つの規制側の評価結果を１個のＬ
ＣＩ６８につめこめないときは、オペコードに続く規制
側が評価される。最初の２つの規制側の評価結果を１個
のＬＣＩ　６８にパックできるときは、この２つの規制
側の評価値がエントリポイントを決める。オペコードや
規制側に対する最初の評価後は、規制側１個ずつのベー
スで規制側評価が行われる。

使用した命令フォーマットでは、規制側５５だけではオ
ペレーションは特定されず、アトリピュ−ト変更疋係る
オペコード５３に依存する。この例として、レジスタ間
接インデクス規制詞付きのＡＤＤ命令がある。この場合
、インデクス修飾（Ｉｎｄｅｘ　Ｍｏｄｉｆｉｅｒ　）
　２）処理すべきデータ長はオペコードにより決まる。

マイクロエンジン５８で実行される規制側評価ルーチン
は、すべての命令に対する一般ルーチン（Ｇｅｎｅｒｉ
ｃ　Ｒｏｕｔｉ−ｎｅｓ）のセットとみなし得る。この
ため、アトリビュート生成器６０からマイクロエンジン
５８とＬＣＩ　６８出力部に対して、オペコードに依存
する（オペコードの関数である）所要のアーギュメント
（引数）を供給することが必要になる。

演算部（Ｃａ１ｃｕｌａｔｏｒ　）　６４が必要とする
アトリビュートは、オペコードと規制側相対位置の双方
により変化する。さらに１同一パラメータであっても、
マイクロエンジン５８のルーチンの途中で変化する必要
がある。アトリビュート生成器はマイクロエンジン５８
の動作のために、以下に示すマイクロエンジン制御情報
７８を生成する。

１、インデクス乗算に必要なコードのシフト２）バイト
とワード長のための符号エクステント制御（Ｓｉｇｎ　
Ｅｘｔｅｎｄ　（：：ｏｎｔｒｏｌ　）３、浮動小数点
制御 ４、　クワッドワード（６４ビツト）の第２０ングワー
ドのためのイミディエートデータ整合制御（Ａｌｉｇｎ
　工ｍ＋ｎｅｄｉａｔｅ　Ｄａｔａ　Ｃｏｎｔｒｏｌ）
さらに、アトリビュート生成器６０は、例外検出（Ｅｘ
ｃｅｐｔｉｏｎ　Ｄｅｔｅｃｔｉｏｎ）のため、すべて
の規制詞に対するメモリアクセスタイプのアーギュメン
ト（引数）を生成する。

例えば、第３Ｂ図の第２規制詞に対しては、メモリ書込
アクセスタイプのアーギュメントが必要である。マイク
ロエンジン５８がその規制側評価の際にイミディエート
のオペレーション（すなわち、イミディエートの書込処
理）を検知すると、アクセスのタイプに従って例外ルー
チンが開始される。アトリビュート生成器６０にしかわ
からない場合、次の規制詞の長さを示す情報も出力され
る。この例として、分岐命令（すなわち、指定子が付い
てなくてバイトψディスプレイスメントが後続する命令
）がある。この次の規制詞の長さによりプログラムカウ
ンタがインクリメントされる。

マイクロエンジン５８は一般規制詞評価ルーチンを完了
した後どこに進むべきかを（次ベクトルを）決定しなけ
ればならない。これは、サブルーチンの最後に行うリン
ケージ復帰と似た操作である。したがって、マイクロサ
ブルーチンのスタックは明らかに不要である。もう１つ
のベクトル解釈は、次ベクトルを、エグゼクティブより
コマンドとして与えられる次オペレーションとみること
である。アトピュート生成器６０より送られてくるこの
コマンドをでより、マイクロエンジン５８は以下に示す
オペレーションに移ることができる。

１、新しい命令の評価 ２）マイクロエンジン５８の次の一般命令規制詞の評価 ３　アトリビュート生成器６０の定めたアドレスに基づ
く次の命令規制詞の評価 ４４マイクロエンジン５８をアトリビュート生成器６０
が定めたアドレスに向けること（ベクトル化） ５、マイクロエンジン５８が定めた次アドレスにベクト
ル化 「新しい命令の評価」は現在の命令の最後で使用され、
オペコードまたは規制詞のエントリ処理を再起動する。

後続規制詞の評価が求められるときは、２つのベクトル
のどちらかで起動される。

１つは一般規制詞評価のエントリポイントであり、もう
１つは特別規制側評価のエントリポイントである。特別
指定子評価のエントリポイントにおいては、後続指定子
を、コンパイラにより作成された指定子の型に従って、
別の仕方で評価することができる。この技術を使えば使
用頻度の高い指定子に対する処理サイクルを１サイクル
以上節約することができ、したがって、命令の評価をス
ピードアップできる。

マイクロエンジン５８がタスク上の判断ポイントに達し
たとき、アトリビュート生成器６０はマイクロエンジン
５８に対し、そのタスクを続行すべきか、制御記憶部５
７の別のポイン）Ｋジャソブすべきかを指示できる。こ
れは、マイクロエンジン５８が決めたアドレスを使用す
ることにより、あるいは、ア）　ＩＪビュート生成器６
０が定めたアドレスを使用することによりそれぞれ達成
される。

アトリビュート生成器６０が指定したアドレスは一般規
制詞の評価の後で使用され、別の一般規制詞ルーチン（
マイクロエンジン５８内の命令指定マイクロコード）を
呼び出す。

第４図に示すように、マイクロエンジン５８とアトリビ
ュート生成器６０の双方がＬＣＩ　６８の生成にあずか
る。第４図のフィールド１，２．４は両エンジンにより
生成される部分であり、マイクロエンジン５８の制御の
もとにＬＣＩマルチプレクサの選択によりフィールド別
につくられる。

フィールド１の実行ユニッ）（ＥＵ）１４用オペコード
は、マイクロエンジン５８の継続処理のときはマイクロ
エンジン５８により、処理中の命令に依存する一般規制
詞評価のときはアトリビュート生成器６０により、生成
される。フィールド２を占めるオペランド・ハンドラ・
ユニット（ＯＨＵ）用オペコードは、継続処理のときは
マイクロエンジン５８により、命令が要求する長さとア
クセスモードに依存する一般規制詞のときはアトリビュ
ート生成器６０により生成されろ。フィールド３を占め
るトレイル・シーケンス番号はパイプの命令を識別する
ためのもので、誤ったジャンプのときにパイプをフラッ
シング（ｆｌｕｓｈｉｎｇ　）するのに用いられる。こ
れにより、ＥＵ１４が命令の境（Ｉｎ５ｔｒｕｃｔｉｏ
ｎ　Ｂｏｕｎｄａｒｉｅｓ　）を認識できるわけである
。２ビツトのフィールド５は３２ビツトのフィールド６
の解釈を指定する。フィールド４にある５ピツトのレジ
スタアドレスはマイクロエンジン５８の制御のもとに４
つのソースをもつ。

そのうち２つは規制側１と２のレジスタ番号であり、命
令のストリームから直接与えられるものである。残り２
つの入力は２つのマイクロエンジン５８と６０により生
成されるレジスタ番号である。

通常のマイクロエンジン継続処理のときはマイクロエン
ジン５８がこのレジスタ番号を生成し、マイクロエンジ
ン５８には未知の一般規制詞の場合などではア）　ＩＪ
ピュート生成器６０が生成する。

マルチプレクサ５４の制御はＬＣＩパラメータの引き渡
し制御とみることができる。これにより、マイクロエン
ジンは自身のパラメータを使うか、あるいはアトリビュ
ート生成器６０からのパラメータを受け取ることにより
ＬＣＩ　６８を指定することができる。マイクロエンジ
ン５８が発生するＡＧ制御信号９０はア）　ＩＪビュー
ト生成器６０をインクリメントするのに用いられる。ア
トリビュート生成器６０に送られるこの制御信号は、新
しいアーギュメントあるいは入力をアトリビュート生成
器６０に要求する要求信号とみることができる０ ２つのマイクロエンジン、すなわちメイン・マイクロエ
ンジン５８とアトリビュート生成器６０とのインターラ
クンヨンを明らかにするため、簡単な入力命令の解釈、
ここではロングワードのソースオペランドをスタックに
格納する命令（ＰＳＨＬＧ命令）の処理について説明し
てみよう。第５図ＫＰＳＨＬＧ命令の命令フォーマット
を示す。この命令は１バイトのオペコード（ＰＳＨＬＧ
）の後にロングワードのソースオペランド規制側が付い
ている。ソースオペランドは、アドレッシングモードに
より１バイトか２バイトであり、ディスプレイスメント
（偏位）アドレッシングモードが指定されているときに
は、１か２か４バイトのディスプレイスメントがそれに
続く。

Ｐ　Ｓ　ＨＬ　Ｇ　命令は、スタックポインタをデクリ
メントした後、スタックポインタの示す場所にソースオ
ペランドを格納するオペレーションである。

この命令を実行するため、ＩＰＵＩＯはオペコードとソ
ース指定子を評価し、算出したソースオペランドをＥＵ
１４の一時記憶レジスタ（’ｌ’ｅｍｐｏｒａｒｙＲｅ
ｇｉｓｔｅｒ　）に書き込む。続いてＩＰＵＩＯはＥＵ
１４にスタックポインタをデクリメントさせ、その場所
に一時記憶レジスタの内容（ソースオペランド）を書き
込ませる。ＩＰＵｌｏの命令評価は前の実行サイクルに
対してパイプライン化されているため、インデクスなし
のオペランド規制側命令の実行には２サイクルを要する
。最初のサイクルでオペコードと規制側を評価して、Ｅ
Ｕ１４の一時記憶レジスタに書き込まれる最初のＬＣＩ
６８を作成する。第２サイクルではＥＵ１４が命令を完
了するためのＬＣＩ　６８を作成する。

第６図に、ＰＳＨＬＧ命令のマイクロコードのフローチ
ャートを示す。最初に１マイクロエンジン５８は、Ｐ　
Ｓ　ＨＬ　Ｍ　Ｇ　Ｍ　Ｏで示す一般ルーチンにおいて
、この命令の規制側評価に入るアトリビュート生成器６
０は、ルーチンＰＳＨＬＧＡＧＯにおいてこの命令のオ
ペコードに入ろ。マイクロエンジン５８は一般規制詞を
評価し、ＬＣＩ６８のフィールド６にイミディエートま
たはメモリ最終参照アドレスを置き、フィールド５には
オペランドの型を置く。さらに、マイクロエンジン５８
はア）　ＩＪビュート生成器６０からの要求に従ってそ
の池のフィールドをイネーブルする。イミディエート（
即値）のときは、マイクロエンジン５８より０ＨＵ１２
に対し、そのままの値でＥＵ１４に渡すように指示する
オペコードが発行されろ。メモリ参照の場合は、マイク
ロエンジン５８の制御のもとに、アトリビュート生成器
６０から０ＨＵ１２にロングワード読み出しのオペコー
ドが送られる。アトリビュート生成器６０はアーギュメ
ントを生成し、これがＬＣＩ　６８の浅りを形成する。

すなわち、ア）　ＩＪビュート生成器６０はフィールド
１用に［一時記憶部への書込（Ｍｏｖｅ　ｔｏ　Ｔｅｍ
−ｐｏｒａｒｙ　）　Ｊを指示するＥＵ１４オペコード
を生成し、フィールド２用に「ロングワードの読み出し
く　Ｒｅａｄ　Ｌｏｎｇｗｏｒｄ　）　Ｊを指示するＯ
ＨＵ　１２オペコードを生成し、フィールド４用ＫＥＵ
１４の一時記憶レジスタの番号を生成する。さらに、ア
トリビュート生成器６旧吏、マイクロエンジン５８が次
のサイクル（ＰＳＨＬＧＭＩ　）で使用するアドレスベ
クトルを作成するとともに、そのベクトルにマイクロエ
ンジン５８を向ける制御コードを作成する。ＰＳＨＬＧ
ＭＯにおける一般規制詞評価の完了時にマイクロエンジ
ン５８はＬＣＩ６８をイネーブルし、アトリビュート生
成器からの制御コードとアドレスベクトル（次アドレス
）を取り込む。さらに、マイクロエンジン５８は、この
アドレスベクトルの使用後、アトリビュート生成器６０
をインクリメントして次のサイクル（ＰＳＨＬＧＡＧｌ
　）Ｏて進ませる。

次のサイクルでは、スタックポインタをデクリメントし
、スタックにロングワードを格納するためのＬＣＩ　６
８を作成する仕事は、もっばらマイクロエンジン５８の
ＰＳＨＬＧＭＩ　で行われる０ＰＳＨＬＧＡＧＩに進ん
だアトリビュート生成器６０は次の新しい命令のＬＣＩ
　６８のために、フィールド３のトレイル・シーケンス
番号をインクリメントする情報を作成する。マイクロエ
ンジン５８．６０のいずれも、新しい命令の評価のため
に内部の次マイクロアドレスをセットアツプする。

このＰＳＨＬＧ命令の例は、マイクロエンジン５８と６
０との間の「密結合（Ｔｉｇｈｔｌｙ　Ｃｏｕｐ−１ｅ
ｄ）ｊオペ−ジョンと並列動作とを明らかにしたもので
あり、これによって命令実行時間を高速化しているので
ある。

以上で実施例の説明を終えるが、本発明の趣旨を逸脱す
ることなく種々の変更、変形が答易なことは明白である
。例えば、各マイクロエンジン５８．６０内の制御記憶
部５７．６１の大きさはローカル計算機命令に変換すべ
き可変長命令に関係していることがらにすぎない。

最後に、本発明の実施態様の一例を示す。

（１）計算機システムの命令作成ユニットにおいて、可
変長命令を記憶するための命令レジスタ手段と、 上記レジスタ手段に結合し、可変長命令の第１部分を解
読するとともに、第２部分が付いている可変長命令の尚
該第２部分を解読する第１のマイクロエンジン手段と： 上記命令レジスタ手段に結合するとともに、第１のマイ
クロエンジン手段の出力に結合する入力と、第１のマイ
クロエンジン手段の入力に結合する出力とを備え、可変
長命令の第１部分を解読してローカル計算機命令の第１
部分を生成する第２のマ・イクロエンジン手段と、 第１と第２のマイクロエンジン手段の複数の出力と上記
命令レジスタ手段内の可変長命令の第２部分とに結合す
る入力と、第１のマイクロエンジン手段の入力に結合す
る出力とを備え、演算を実行してローカル計算機命令の
第２部分を生成する演算手段と、 上記命令レジスタ手段の出力に結合し、既に取り込んで
ある可変長命令フィールドの処理中に次の可変長命令を
先取りすることにより、上記命令レジスタ手段に命令の
ストリームを与える命令先取制御手段と、 を有する命令作成ユニット。

（２）第１項記載の命令作成ユニットにおいて、可変長
命令の第１部分はオペコードのフィールドから成り、第
２部分の付いた可変長命令の尚該第２部分は少なくとも
１つの指定子のフィールドから成ること。

（３）第１項記載の命令作成ユニットにおいて、第１の
マイクロエンジンと第２のマイクロエンジンは相互接続
されており、すなわち、第１のマイクロエンジンの出力
が第２のマイクロエンジンの入力に結合し、第２のマイ
クロエンジンの出力が第１のマイクロエンジンの入力に
結合する構成であって、各マイクロエンジンは相手側の
マイクロエンジンの入力の生成と条件付き制御を行うこ
と０ （４）第２項記載の命令作成ユニットにおいて、第１の
マイクロエンジン手段は、複数のアドレス源入力を備え
るマルチプレクサ手段を通じてアドレスを受け取ること
、そして、上記複数のアドレス源のなかには、上記レジ
スタ手段と第２のマイクロエンジンからのアドレス源が
含まれること。

（５）第４項記載の命令作成ユニットにおいて、上記マ
ルチプレクサ手段は、 第１のマイクロエンジン、第２のマイクロエンジン、及
び命令のオペコード部から送られてくる制御信号に従っ
て、上記複数のアドレス源のいずれか１つを選択する論
理セレクタ を有すること。

（６）第１項記載の命令作成ユニットにおいて、第１の
マイクロエンジンは制御記憶手段を有すること、 この制御記憶手段からの出力は第１のマイクロエンジン
・レジスタ手段に格納されること。

（７）第１項記載の命令作成ユニットにおいて、第２の
マイクロエンジンは制御記憶手段を有すること、 この制御記憶手段からの出力は第２のマイクロエンジン
・レジスタ手段に格納されること。

（８）命令とデータを記憶するためのメモリ手段と、上
記メモリ手段に結合し、可変長命令をローカル計算機命
令に変換する命令作成手段と、上記命令作成手段に結合
し、上記メモリ手段への情報及び上記メモリ手段からの
情報の転送を行うとともに計算機システム内のパイプラ
インのタイミング競合を解消するオペランド・ハンドラ
手段と、 上記オペランド・ハンドラ手段に結合し、算術及び論理
演算を実行する実行手段と、 上記メモリ手段、上記オペランド・ハンドラ手段、及び
上記実行手段を相互接続し、これらの手段間でアドレス
とデータの情報を転送するためのバス手段と、 を有するパイプライン計算機システムにおいて、上記命
令作成手段が、 可変長命令を記憶するための命令レジスタ手段と、 上記レジスタ手段に結合し、可変長命令の第１部分を解
読するとともに、第２部分が付いている可変長命令の当
該第２部分を解読する第１のマイクロエンジン手段と。

上記命令レジスタ手段に結合するとともに、第１のマイ
クロエンジン手段の出力に結合する入力と、第１のマイ
クロエンジン手段の入力に結合する出力とを備え、可変
長命令の第１部分を解読してローカル計算機命令の第１
部分を生成する第２のマイクロエンジン手段ト、 第１とｇ２のマイクロエンジン手段の複数の出力と上記
命令レジスタ手段内の可変長命令の第２部分とに結合す
る入力と、第１のマイクロエンジン手段の入力に結合す
る出力とを備え、演算を実行してローカル計Ｘ機命令の
第２部分を生成する演算手段と、 を有することを特徴とするパイプライン計算機システム
。

（９）第８項記載のパイプライン計算機システムにおい
て、 可変長命令の第１部分はオペコードのフィールドから成
り、第２部分の付いた可変長命令の当該第２部分は少な
くとも１つの指定子のフィールドから成ること。

（１０）第８項記載のパイプライン計算機システムにお
いて、 第１のマイクロエンジンと第２のマイクロエンジンは相
互接続されており、すなわち、第１のマイクロエンジン
の出力が第２のマイクロエンジンの入力に結合し、第２
のマイクロエンジンの出力が第１のマイクロエンジンの
入力に結合する構成であって、各マイクロエンジンは相
手側のマイクロエンジンの入力の生成と条件付き制御を
行うこと０ （１１）第８項記載のパイプライン計算機システムにお
いて、 上記命令作成手段はさらに、 上記命令レジスタ手段に結合し、既（／ｉ：取り込んで
ある命令フィールドの処理中に次の可変長命令フィール
ドを先取りすることにより上記命令作成手段に命令スト
リームを与える命令先取制御手段を、 有すること。

（１２）第８項記載のパイプライン計算機システムにお
いて、 第１のマイクロエンジンは制御記憶手段を有すること、 この制御記憶手段からの出力は第１のマイクロエンジン
ムレジスタ手段に格納されること。

（１３）第８項記載のパイプライン計算機システムにお
いて、 第２のマイクロエンジンは制御記憶手段を有すること、 この制御記憶手段からの出力は第２のマイクロエンジン
・レジスタ手段に格納されること。

（１４）命令作成ユニットにより可変長命令をローカル
計算機命令に変換する方法であって、可変長命令を上記
命令作成ユニットの命令レジスタ手段に記憶するステッ
プと、 上記命令レジスタ手段に結合する第１のマイクロエンジ
ン手段により、可変長命令の第１部分を解読するととも
に、第２部分の付いた可変長命令の当該第２部分を解読
するステップと、上記命令レジスタ手段に結合するとと
もに、第１のマイクロエンジン手段の出力に結合する入
力と、第１のマイクロエンジン手段の入力に結合する出
力とを備える第２のマイクロエンジン手段により、可変
長命令の第２部分を解読してローカル計算機命令の第１
部分を生成するステップと、第１と第２のマイクロエン
ジン手段の複数の出力と上記命令レジスタ手段にある可
変長命令の第２部分とに結合する入力と、第１のマイク
ロエンジン手段の入力に結合する出力とを備える演算手
段により、演算を実行してローカル計算機命令の第２部
分を生成するステップと、 から成る方法。

（１５）第１５項記載の方法において、可変長命令の第
１部分を解読する上記ステップは、オペコードのフィー
ルドを解読することであり、第２部分の付いた命令に対
する描該第２部分の解読では少なくとも１つの指定子の
フィールドを解読すること。

（１６）命令作成ユニットにより可変長命令をローカル
計算機命令に変換する方法であって、可変長命令を上記
命令作成ユニットの命令レジスタ手段に記憶するステッ
プと、 上記命令レジスタ手段に結合する第１のマイクロエンジ
ン手段により、可変長命令の第１部分を解読するととも
に、第２部分の付いた可変長命令の当該第２部分を解読
するステップと、上記命令レジスタ手段に結合するとと
もに、第１のマイクロエンジン手段の出力に結合する入
力と、第１のマイクロエンジン手段の入力に結合する出
力とを備える第２のマイクロニンジン手段により、可変
長命令の第２部分を解読してローカル計算機命令の第１
部分を生成するステップと、第１と第２のマイクロエン
ジン手段の複数の出力と上記命令レジスタ手段：である
可変長命令の第２部分とに結合する入力と、第１のマイ
クロエンジン手段の入力に結合する出力とを備える演算
手段により、演算を実行してローカル計算機命令の第２
部分を生成するステップと、 上記命令レジスタ手段に結合する命令先取制御手段によ
り、既にフェッチした命令フィールドの処理中に、次の
可変長命令フィールドを先取りすることによって、上記
命令レジスタ手段に命令のストリームを与えるステップ
と、 から成る方法。

（１７）第１６項記載の方法において、可変長命令の第
１部分を解読する上記ステップは、オペコードのフィー
ルドを解読することであり、第２部分の付いた命令に対
する当該第２部分の解読では少なくとも１つの指定子の
フィールドを解読すること。

【図面の簡単な説明】

第１図は不発明の実施例に係る命令作成ユニツトのブロ
ック図、 第２図は第１図の命令作成ユニットを組み込んだパイプ
ライン計算機システムのブロック図、ｉ３Ａ図はオペコ
ードのフィールドと最大Ｎ個のオペランド規制詞のフィ
ールドとから成る可変長命令（第１図の命令作成ユニッ
トにより解読される命令）のフォーマットを示す図、 第３Ｂ図は可変長命令が２つのオペランドをもつロング
ワード加算命令のときのフォーマットを示す図、 第４図は命令作成ユニットにより生成されたローカル計
算機命令（ＬＣＩ）の出力フォーマントを示す図、 第５図は可変長命令が、ロングワード・ソースオペラン
ドのスタックへのブツシュ６４（ＰＳＨＬＧ）のときの
命令フォーマットを示す図、 第６図はＰＳＨＬＧ命令に対するマイ゛クロコードのフ
ローチャートであり、命令実行時におけるマイクロエン
ジンとアトリビュート生成器の並列動作を明らかにした
図である。 （外４名）

Claims (7)

【特許請求の範囲】
1. （１）計算機システムの命令作成ユニットにおいて、 可変長命令を記憶するための命令レジスタ手段と、 上記レジスタ手段に結合し、可変長命令の第１部分を解
   読するとともに、第２部分が付いている可変長命令の当
   該第２部分を解読する第１のマイクロエンジン手段と、 上記命令レジスタ手段に結合するとともに、第１のマイ
   クロエンジン手段の出力に結合する入力と、第１のマイ
   クロエンジン手段の入力に結合する出力とを備え、可変
   長命令の第１部分を解読してローカル計算機命令の第１
   部分を生成する第２のマイクロエンジン手段と、 第１と第２のマイクロエンジン手段の複数の出力と上記
   命令レジスタ手段内の可変長命令の第２部分とに結合す
   る入力と、第１のマイクロエンジン手段の入力に結合す
   る出力とを備え、演算を実行してローカル計算機命令の
   第２部分を生成する演算手段と、 を有する命令作成ユニット。
2. （２）特許請求の範囲第１項記載の命令作成ユニットに
   おいて、 可変長命令の第１部分はオペコードのフィールドから成
   り、第２部分の付いた可変長命令の当該第２部分は少な
   くとも１つの規制詞のフィールドから成るユニット。
3. （３）特許請求の範囲第１項記載の命令作成ユニットに
   おいて、 第１のマイクロエンジンと第２のマイクロエンジンは相
   互接続されており、すなわち、第１のマイクロエンジン
   の出力が第２のマイクロエンジンの入力に結合し、第２
   のマイクロエンジンの出力が第１のマイクロエンジンの
   入力に結合する構成であつて、各マイクロエンジンは相
   手側のマイクロエンジンの入力の生成と条件付き制御を
   行うユニット。
4. （４）特許請求の範囲第２項記載の命令作成ユニットに
   おいて、 第１のマイクロエンジン手段は、複数のアドレス源入力
   を備えるマルチプレクサ手段を通じてアドレスを受け取
   り、そして、上記複数のアドレス源のなかには、上記レ
   ジスタ手段と第２のマイクロエンジンからのアドレス源
   が含まれるユニット。
5. （５）特許請求の範囲第４項記載の命令作成ユニットに
   おいて、 上記マルチプレクサ手段は、 第１のマイクロ、エンジン、第２のマイクロエンジン、
   及び命令のオペコード部から送られてくる制御信号に従
   つて、上記複数のアドレス源のいずれか１つを選択する
   論理セレクタ を有するユニット。
6. （６）特許請求の範囲第１項記載の命令作成ユニットに
   おいて、 第１のマイクロエンジンは制御記憶手段を有し、 この制御記憶手段からの出力は第１のマイクロエンジン
   ・レジスタ手段に格納されるユニット。
7. （７）特許請求の範囲第１項記載の命令作成ユニットに
   おいて、 第２のマイクロエンジンは制御記憶手段を有し、 この制御記憶手段からの出力は第２のマイクロエンジン
   ・レジスタ手段に格納されるユニット。