JPS63141471A - Ringing reducing device - Google Patents
Ringing reducing deviceInfo
- Publication number
- JPS63141471A JPS63141471A JP61287956A JP28795686A JPS63141471A JP S63141471 A JPS63141471 A JP S63141471A JP 61287956 A JP61287956 A JP 61287956A JP 28795686 A JP28795686 A JP 28795686A JP S63141471 A JPS63141471 A JP S63141471A
- Authority
- JP
- Japan
- Prior art keywords
- ringing
- detection circuit
- signal
- phase
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000005070 sampling Methods 0.000 claims abstract description 25
- 230000001052 transient effect Effects 0.000 claims abstract description 4
- 230000000116 mitigating effect Effects 0.000 claims 1
- 238000001514 detection method Methods 0.000 abstract description 26
- 230000005540 biological transmission Effects 0.000 description 11
- 238000010586 diagram Methods 0.000 description 11
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 6
- 238000000034 method Methods 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 241000244317 Tillandsia usneoides Species 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
Landscapes
- Picture Signal Circuits (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
- Analogue/Digital Conversion (AREA)
- Manipulation Of Pulses (AREA)
Abstract
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、テレビジョン受信機においてテレビ2′′−
一/゛
ジョン信号のリンギングを軽減する回路に関するもので
ある。DETAILED DESCRIPTION OF THE INVENTION Field of Industrial Application The present invention is directed to a television receiver in which a television 2''-
The present invention relates to a circuit that reduces ringing in a collision signal.
従来の技術
高品位テレビジョン信号のような広帯域映像信号を伝送
する場合、映像信号を帯域圧縮する方法が検討されてい
る。その一つとして、いわゆるMU S E (MuJ
2tipfie 5ubnyquist Sampli
ngEncading)方式が提案されている。その内
容の詳細は、例えば、二宮佑−他著、「高品位テレビの
衛星1チャンネル伝送方式(MUSE)l、電子通信学
会技術報告、I E84−72.1984に示されてい
る。2. Description of the Related Art When transmitting a wideband video signal such as a high-definition television signal, methods of band compression of the video signal are being considered. One of them is the so-called MUSE (MuJ
2tipfie 5ubnyquist Sample
ngEncading) method has been proposed. The details of the content are shown in, for example, "Satellite one-channel transmission system for high-definition television (MUSE) I," written by Tasuku Ninomiya et al., IEICE technical report, IE84-72.1984.
この伝送方式の概要を第4図に示す。送信側では高品位
カメラ、VTRなど41で得られた映像信号をA/D変
換器42でデジタル信号に変換して、サブサンプリング
回路43によりサブサンプリング処理し、伝送マツチン
グフィルター44に通し、D/A変換器45でアナログ
信号に再変換し、FM変調器46によりFM変調して送
信する。An outline of this transmission method is shown in FIG. On the transmitting side, a video signal obtained by a high-quality camera, VTR, etc. 41 is converted into a digital signal by an A/D converter 42, subjected to subsampling processing by a subsampling circuit 43, passed through a transmission matching filter 44, and then converted into a digital signal by a subsampling circuit 43. The /A converter 45 reconverts the signal into an analog signal, and the FM modulator 46 performs FM modulation and transmits the signal.
受信側では、この信号を受信し、FM復調器473 ヘ
一/
で復調し、A/D変換器48でデジタル信号に変換し、
サブサンプリング回路49でサブサンプリングする。さ
らに、2次元内挿回路410で内挿処理をし、D/A変
換器411でアナログ信号に変換して、高品位ディスプ
レイ412に表示する。On the receiving side, this signal is received, demodulated by an FM demodulator 473, converted to a digital signal by an A/D converter 48,
A subsampling circuit 49 performs subsampling. Further, a two-dimensional interpolation circuit 410 performs interpolation processing, a D/A converter 411 converts the signal into an analog signal, and the signal is displayed on a high-quality display 412.
ここで、受信機側と送信機側とで同期をとるため、送信
機側で第5図に示すように水平同期信号51を映像信号
に付加している。受信側では、A/D変換後の水平同期
信号の(b点のレベル+0点のレベル) −2X a点
のレベルの演算を行い、この結果が零であれば、サンプ
リングクロックの位相が正しく、負であれば位相が遅れ
ており、正であれば位相が進んでいると判別して、位相
を一致させるように制御する。Here, in order to synchronize the receiver side and the transmitter side, a horizontal synchronization signal 51 is added to the video signal on the transmitter side as shown in FIG. On the receiving side, the horizontal synchronization signal after A/D conversion is calculated by (level at point b + level at point 0) -2X level at point a, and if this result is zero, the phase of the sampling clock is correct. If it is negative, it is determined that the phase is delayed, and if it is positive, it is determined that the phase is advanced, and control is performed so that the phases match.
しかし、このようにしてサンプリングクロックの位相を
合わせるようにしても、なお映像信号のサンプリング位
置がずれてリンギングを発生する場合がある。However, even if the phases of the sampling clocks are matched in this manner, the sampling position of the video signal may still shift and ringing may occur.
その理由としては、水平同期信号にオーバーシュートや
アンダーシュートが起こったシ、伝送路の歪などにより
a点が正しく検出できなかったり、伝送路の位相特性が
完全に直線でないため映像信号と水平同期信号の相対位
置が変化し映像信号を正しい位置でサンプリングできな
かったり、という場合がある。The reason for this is that overshoot or undershoot has occurred in the horizontal synchronization signal, that point a cannot be detected correctly due to distortion in the transmission path, or that the phase characteristics of the transmission path are not completely linear, causing horizontal synchronization with the video signal. There are cases where the relative position of the signal changes and the video signal cannot be sampled at the correct position.
このように、映像信号のサンプリング位置がずれると、
受信側でA/D変換した信号は、送信側のサブサンプル
した信号とは異なってしまい、リンギング歪を持った波
形となり、画像にもリンギングが生じる。In this way, if the sampling position of the video signal shifts,
The A/D converted signal on the receiving side is different from the subsampled signal on the transmitting side, resulting in a waveform with ringing distortion, and ringing also occurs in the image.
これは、送信側でD/A変換された信号を受信側でA/
D変換する際に入力信号が伝送路q斑聞陶罵によって決
まる周波数リンギングを生じるが、第6図a、bのよう
に、送・受信側のサンプリング位相が合っていれば、リ
ンギング波形の中心をサンプリングするためリンギング
に関係なく元の波形を再生することができるのに対し、
前述のように受信側のサブサンプリングの位相がずれる
と第6図Cのように、リンギング歪を生じてしまうため
である。This means that the signal that has been D/A converted on the transmitting side is converted into A/A on the receiving side.
When D-converting, the input signal causes frequency ringing, which is determined by the transmission path. However, as shown in Figure 6 a and b, if the sampling phases on the transmitting and receiving sides match, the center of the ringing waveform The original waveform can be reproduced regardless of ringing, whereas
This is because, as described above, if the phase of subsampling on the receiving side is shifted, ringing distortion will occur as shown in FIG. 6C.
5へ一/
次に、従来のサンプリング・クロ、ツク位相制御回路の
基本構成を第7図に示す。入力端子71に入力された信
号をFM復調器72で復調し、ローパスフィルタ73で
帯域制限を行ない、A/D変換器74でデジタル信号に
変換する。位相検出回路75は前述の演算の結果を同期
信号の位相誤差として出力し、加算器76は前期同期信
号の位相誤差と加算データ710を加算し、映像信号の
位相誤差を出力する。次に、これを積分器47で積分し
急激な変化を吸収する。5/ Next, the basic configuration of a conventional sampling clock and phase control circuit is shown in FIG. A signal input to an input terminal 71 is demodulated by an FM demodulator 72, band-limited by a low-pass filter 73, and converted into a digital signal by an A/D converter 74. The phase detection circuit 75 outputs the result of the above calculation as a phase error of the synchronization signal, and the adder 76 adds the phase error of the previous synchronization signal and the addition data 710, and outputs the phase error of the video signal. Next, this is integrated by an integrator 47 to absorb sudden changes.
電圧制御形見振器(VCO)78はA/D変換器74の
サンプリングクロックを発生し、積分器77Ω出力でサ
ンプリングクロックの位相を制御する。A voltage-controlled oscillator (VCO) 78 generates a sampling clock for the A/D converter 74, and controls the phase of the sampling clock using the integrator 77Ω output.
75は出力端子である。なお、加算データ710はA/
D変換器74のサンプリングクロックの位相を調整する
だめのデータで、スイッチにより可変できる。75 is an output terminal. Note that the addition data 710 is A/
This data is used to adjust the phase of the sampling clock of the D converter 74, and can be varied using a switch.
発明が解決しようとする問題点
しかしながら、前記のような構成では、入力映6ヘーノ
像信号が切替えられた場合や伝送路の特性が変化した場
合などには、その都度リンギングを最少にするように受
信側のサブサンプリング位相を手動で調整しなければな
らなかった。Problems to be Solved by the Invention However, in the above configuration, it is necessary to minimize ringing each time the input video signal is switched or the characteristics of the transmission path change. I had to manually adjust the subsampling phase on the receiver side.
本発明は入力映像信号が切替えられたり、伝送路特性が
変化したりしても、受信側のA/D変換器のサンプリン
グクロック位相を自動的に制御してリンギングの少ない
画像を得ることのできるリンギング軽減回路を提供する
ものである。The present invention can automatically control the sampling clock phase of the A/D converter on the receiving side to obtain an image with less ringing even when the input video signal is switched or the transmission path characteristics change. A ringing reduction circuit is provided.
問題点を解決するだめの手段
上記問題点を解決するために、本発明は、フレームまた
はフィールド周期で付加された矩形波の過渡的部分の2
点を検出するフレームパルス検出回路及び、そのパルス
の正規レベルを発生する比較信号発生回路及びこの両信
号の差分を取りVCO(サンプリングクロック)の位相
を補正するデータを出力するリンギング検出回路を設け
、自動的にリンギングを小さくするという構成を備えた
ものである。Means for Solving the Problems In order to solve the above problems, the present invention provides two
A frame pulse detection circuit that detects a point, a comparison signal generation circuit that generates a normal level of the pulse, and a ringing detection circuit that takes the difference between these two signals and outputs data for correcting the phase of a VCO (sampling clock), It has a structure that automatically reduces ringing.
作 用
本発明は前記した構成により、入力信号を変えてリンギ
ングの状態が変化してもフレームパルスのリンギングを
検出することによシvC○の位相を補正して、リンギン
グの少ない画像を手動で調整することなく自動的に得る
ことができる。Effect of the Invention With the above-described configuration, the present invention corrects the phase of vC○ by detecting the ringing of the frame pulse even if the state of ringing changes by changing the input signal, and manually creates an image with less ringing. can be obtained automatically without any adjustment.
実施例
以下、本発明の一実施例のリンギング軽減回路について
図面を参照しながら説明する。Embodiment Hereinafter, a ringing reduction circuit according to an embodiment of the present invention will be described with reference to the drawings.
第1図は、本発明の一実施例におけるリンギング軽減回
路のブロック図を示すものである。ここで、11は映像
入力端子、12はFM復調器、13はローパスフィルタ
、14はA/D変換器、15は位相検出回路、16は加
減算器、17は積分器、18はVCO119は2次元内
挿などの信号処理回路への出力端子であり、これらは従
来例の構成と同様のものである。本発明では、さらに、
フレームパルス検出回路110、リンギング検出回路1
11、比較信号発生回路112を設けている。FIG. 1 shows a block diagram of a ringing reduction circuit in one embodiment of the present invention. Here, 11 is a video input terminal, 12 is an FM demodulator, 13 is a low-pass filter, 14 is an A/D converter, 15 is a phase detection circuit, 16 is an adder/subtractor, 17 is an integrator, 18 is a VCO 119 is a two-dimensional This is an output terminal to a signal processing circuit for interpolation, etc., and these are similar in configuration to the conventional example. In the present invention, further,
Frame pulse detection circuit 110, ringing detection circuit 1
11, a comparison signal generation circuit 112 is provided.
以上のように構成されたリング軽減回路について、以下
、第1図及び第2図を用いてその動作を説明する。まず
第2図aはフレーパルスラインの波形図で1フレームに
1水平期間、映像信号に挿入されている。ここで21は
フレームパルスで1611&の4り0ツク幅の矩形波が
100%レベルで117.5ペア繰り返している。The operation of the ring reduction circuit configured as described above will be described below with reference to FIGS. 1 and 2. First, FIG. 2a is a waveform diagram of a frame pulse line, which is inserted into the video signal for one horizontal period in one frame. Here, 21 is a frame pulse, and a rectangular wave with a width of 1611& is repeated in 117.5 pairs at a 100% level.
このフレームパルス波形は本来第3図aで各サンプリン
グ点a、b、c・・川・bをサンプリングするが、前述
したようにリンギング歪を持ち、フレームパルスのサン
プリング点は第3図Cのように各サンプル点a、b、c
・・・・・hをサンプリングする。このため、フレーム
パルス検出回路110は精度を良くするため各サンプル
点を少なくとも2回検出し、各サンプル点の平均レベル
を出力す、る。This frame pulse waveform originally samples each sampling point a, b, c, etc. in Figure 3a, but as mentioned above, it has ringing distortion, and the sampling points of the frame pulse are as shown in Figure 3C. At each sample point a, b, c
...Sample h. Therefore, in order to improve accuracy, the frame pulse detection circuit 110 detects each sample point at least twice and outputs the average level of each sample point.
次に比較信号発生回路112は第3図aのような本来の
リンギング歪のないフレームパルスの各サンプリング点
a、b、c・・・・・hのレベルを出力する。Next, the comparison signal generating circuit 112 outputs the levels at each sampling point a, b, c, . . . h of the original frame pulse free of ringing distortion as shown in FIG. 3a.
リンギング検出回路111は比較信号発生回路112の
出力からフレームパルス検出回路110の出力を減算し
て第3図Cのように各サンプリング点のリンギングを検
出し、0点のリンギングが9へ一″/
負、q点のリンギングが正であれば、サンプリングクロ
ックの位相が遅れているため、これを補正するデータを
出力する。同様に0点のリンギングが正、q点のリンギ
ングが負であれば、サンプリングクロックの位相が進ん
でいるためこれを補正するデータを出力する。また、c
l f点が上記以外の組合せであれば補正データを零と
する。このリンギング検出回路111より出力される補
正データを位相検出回路15から出力される位相誤差デ
ータと加算し、これを従来と同様に積分し、電圧制御発
振器(VCO) 18.7つまりA/D変換器14のサ
ンプリングクロックの位相を制御し、リンギングの少な
い画像を得る。The ringing detection circuit 111 subtracts the output of the frame pulse detection circuit 110 from the output of the comparison signal generation circuit 112 to detect ringing at each sampling point as shown in FIG. If the ringing at the q point is negative, the phase of the sampling clock is delayed, so data to correct this is output.Similarly, if the ringing at the 0 point is positive and the ringing at the q point is negative, Since the phase of the sampling clock is ahead, data to correct this is output.
If the f points are in a combination other than the above, the correction data is set to zero. The correction data outputted from the ringing detection circuit 111 is added to the phase error data outputted from the phase detection circuit 15, and this is integrated in the same way as in the conventional case, and the voltage controlled oscillator (VCO) 18.7, that is, A/D conversion The phase of the sampling clock of the device 14 is controlled to obtain an image with less ringing.
以上のように、本実施例によれば、フレームパルス検出
回路1101比較信号発生回路112、リンギング検出
回路111を設けることにより、入力信号が切替えられ
たり、伝送路特性が変化した場合でも、自動的にA/D
変換器のサンプリングクロック位相を制御し、常にリン
ギングの少ない画像を得ることができる。As described above, according to this embodiment, by providing the frame pulse detection circuit 1101, the comparison signal generation circuit 112, and the ringing detection circuit 111, even when the input signal is switched or the transmission path characteristics change, to A/D
By controlling the sampling clock phase of the converter, images with less ringing can be obtained at all times.
1oヘーノ
発明の効果
以上のように、本発明によれば、フレームまたはフィー
ルド周期で付加された矩形波の少なくとも過渡的部分の
2点を検出するクレーム(フィールド)パルス検出回路
及び、そのパルスの正規レベルを発生する比較信号発生
回路及び、リンギング検出回路を設けることにより、入
力信号が切替えられたり伝送路特性が変化した場合でも
、再生画面を見ながら手動で調整する必要がなく、常に
自動的にA/D変換器のサンプリングクロックをリンギ
ングの少ない点に制御することができ、再生画像のリン
ギングを右動に軽減させることができるものである。1. Effects of the Heno Invention As described above, the present invention provides a claim (field) pulse detection circuit for detecting at least two points in the transient portion of a rectangular wave added in a frame or field period, and a regularization of the pulse. By providing a comparison signal generation circuit that generates a level and a ringing detection circuit, even when the input signal is switched or the transmission path characteristics change, there is no need to manually adjust while watching the playback screen, and the ringing detection circuit is always automatically adjusted. The sampling clock of the A/D converter can be controlled to a point with less ringing, and the ringing of the reproduced image can be reduced to the right.
第1図は本発明の一実施例におけるリンギング軽減装置
のブロック図、第2図は用いられるフレームパルスの波
形図、第3図は同装置における動作説明のだめの波形図
、第4図は高品位テレビジョンシステムの伝送構成を示
すブロック図、第5図はその水平同期信号の波形図、第
6図にそのす11”−/
ンギングとサンプリングの関係を示す波形図、第7図は
従来例の構成を示すブロック図である。
11・・・・入力端子、12・・・・・・FM復調器、
13・・・・・・ローパスフィルタ、14・・・・・・
A/D変換器、15・・・ 位相検出回路、16・・・
・・加減算器、17・・・・・・積分器、18・・・・
・VC○(電圧制御形発振器)、19・・・・・出力端
子、110・・・・・・フレームパルス検出回路、11
1・・・・・・リンギング検出回路、112・・・・・
比較信号発生回路。
代理人の氏名 弁理士 中 尾 敏 男 ほか1名市
要
区 に
0フ
q
派 城Fig. 1 is a block diagram of a ringing reduction device according to an embodiment of the present invention, Fig. 2 is a waveform diagram of the frame pulse used, Fig. 3 is a waveform diagram for explaining the operation of the device, and Fig. 4 is a high-quality waveform diagram. A block diagram showing the transmission configuration of the television system, Fig. 5 is a waveform diagram of its horizontal synchronizing signal, Fig. 6 is a waveform diagram showing the relationship between sampling and sampling, and Fig. 7 is a waveform diagram of the conventional example. It is a block diagram showing the configuration. 11... input terminal, 12... FM demodulator,
13...Low pass filter, 14...
A/D converter, 15... Phase detection circuit, 16...
... Adder/subtractor, 17... Integrator, 18...
・VC○ (voltage controlled oscillator), 19...output terminal, 110...frame pulse detection circuit, 11
1... Ringing detection circuit, 112...
Comparison signal generation circuit. Name of agent: Patent attorney Toshio Nakao and 1 other person City: 0 areas: City:
Claims (1)
器と、前記入力信号に付加された水平同期信号によって
前記アナログ−デジタル変換器のサンプリングクロック
の位相誤差を検出する手段と、前記入力信号に付加され
ているフレームまたはフィールド周期の矩形波等の過渡
的な部分の少なくとも2点を検出し前記パルスの正規レ
ベルを発生する手段、及び前記検出した矩形波と前記正
規レベルを比較し、位相補正データを出力する手段と、
前記位相誤差と前記位相補正データとを加算しかつ積分
しその値を電圧制御発振器に加えてサンプリングクロッ
クの位相を制御する手段を備えたことを特徴とするリン
ギング軽減装置。an analog-to-digital converter into which a television signal is input; means for detecting a phase error of a sampling clock of the analog-to-digital converter using a horizontal synchronizing signal added to the input signal; means for detecting at least two points in a transient part of a rectangular wave or the like of a frame or field period to generate a normal level of the pulse; and comparing the detected rectangular wave and the normal level to output phase correction data. and the means to
A ringing mitigation device characterized by comprising means for adding and integrating the phase error and the phase correction data and applying the resulting value to a voltage controlled oscillator to control the phase of a sampling clock.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28795686A JP2532417B2 (en) | 1986-12-03 | 1986-12-03 | Ringing reduction device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28795686A JP2532417B2 (en) | 1986-12-03 | 1986-12-03 | Ringing reduction device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS63141471A true JPS63141471A (en) | 1988-06-13 |
JP2532417B2 JP2532417B2 (en) | 1996-09-11 |
Family
ID=17723919
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP28795686A Expired - Lifetime JP2532417B2 (en) | 1986-12-03 | 1986-12-03 | Ringing reduction device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2532417B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6917388B2 (en) | 1995-07-27 | 2005-07-12 | Hitachi, Ltd. | Video signal processing device for automatically adjusting phase of sampling clocks |
-
1986
- 1986-12-03 JP JP28795686A patent/JP2532417B2/en not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6917388B2 (en) | 1995-07-27 | 2005-07-12 | Hitachi, Ltd. | Video signal processing device for automatically adjusting phase of sampling clocks |
Also Published As
Publication number | Publication date |
---|---|
JP2532417B2 (en) | 1996-09-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8432957B2 (en) | Carrier phase independent symbol timing recovery methods for VSB receivers | |
JPH0851646A (en) | Video-signal decoding device adapted to multiple specification,and method therefor | |
JPH06508489A (en) | Data transmission with video signal | |
US5121208A (en) | Method and apparatus for reducing co-channel interference in an HDTV receiver | |
JPS63141471A (en) | Ringing reducing device | |
JPH0793709B2 (en) | Television receiver | |
JP2850643B2 (en) | Digital color signal demodulator | |
JP2548149B2 (en) | Ringing reduction device | |
JP2532416B2 (en) | Ringing reduction device | |
JP2574266B2 (en) | Automatic ringing removal circuit | |
KR100316675B1 (en) | Clock Signal Generator | |
JPS63111785A (en) | Ringing reducing device | |
JPH02113788A (en) | Television receiver | |
JP2537823B2 (en) | Ringing reduction device | |
EP0486012B1 (en) | Image reduction processing apparatus | |
JP2532418B2 (en) | Automatic ringing removal circuit | |
JPS62230286A (en) | Digital television receiver | |
JPH0767167B2 (en) | Waveform equalizer | |
JPH0759074B2 (en) | Ringing reduction device | |
JPH07162895A (en) | Carrier wave generator for band transformation of chrominance signal | |
JPH03166886A (en) | High definition television receiver | |
JP3271119B2 (en) | Signal transmission system and receiving device | |
JPS6269723A (en) | Sampling clock phase controller for analog/digital converter | |
JPH04297149A (en) | Energy diffusion signal elimination circuit | |
JPH0537907A (en) | Pll circuit |