JPS63141101A - 冗長化制御装置 - Google Patents

冗長化制御装置

Info

Publication number
JPS63141101A
JPS63141101A JP28802086A JP28802086A JPS63141101A JP S63141101 A JPS63141101 A JP S63141101A JP 28802086 A JP28802086 A JP 28802086A JP 28802086 A JP28802086 A JP 28802086A JP S63141101 A JPS63141101 A JP S63141101A
Authority
JP
Japan
Prior art keywords
signal
control device
output
switching
failure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP28802086A
Other languages
English (en)
Inventor
Masanori Shinoda
正紀 篠田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP28802086A priority Critical patent/JPS63141101A/ja
Publication of JPS63141101A publication Critical patent/JPS63141101A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の#i″する技術分野〕 本発明は、たとえば、運転の中断を許さねないプラント
を1台もしくは複数台の常用制御装置を用いて運転する
場合に、こjら制#装置の制御動作を一台のバックアッ
プ用制御装置でバックアップするようVC構成した冗長
化制御装置 %に出力信号がバックアップ用制御装置の
出力信役に切り代った際バックアップ用制#装置の出力
信号が該信号の受傷部に悪影響を与えることのない装部
構成に関する。
〔従来技術とその問題点〕
第7図は従来の冗長化制御装置の構成図である。
図において、!バー個のatアナログ傷号としての電圧
信号2と一個の第1ディジタル傷号としてのトランジス
タON @OFF信号3とを出力fる常用制御装置で、
4はこの制御装置に入力されるプラントデータのような
入力信号である。信号2゜3は一方のみが出力されるこ
ともあるし、また信号2.3の一方または両方が複数個
VCなり工いる場合もある。さらにまた制御装置lは複
数個設けらrていることもある。5は制御装filel
に一側設けられ入力信号4に対し工所定の手順で所定の
演算を行ってO!号2.3を出力する演算部、6も制御
!!ftlに一側設けられ該制御装置の故障状aV検出
して故障信号7を出力する故障検出部である。
8 G?信号2の受信側から信号線を介し王制御装置!
に侵入するノイズを抑制するフィルタである。
9は入力信号4が入力される演算部IOと故障信号7が
入力さiる判定部11とを備えたバックアップ用制御装
置である。19はこの制御装置1it9の演算$10か
らフィルタ12を介して出力される第2アナログ信号と
し王の電圧信号13と電圧信号2とが入力さj1両入力
信号を切り換え1出力信号14aとし工出力するアナロ
グ信号切換回路x4と、演算部10から出力されるディ
ジタル信号3と同様な第2ディジタル傷号15とディジ
タル信号3とが入力さt1%両入力信号を切り換え工出
力0!号!fiaとし工出力するディジダル信号切換回
路16と、判定部11から出力される駆動信号18aが
入力されて切換回路14.1ftを同時に駆動する切換
回路部動機$17とケ備えた切換部である。したがつ王
制@装置9には演算部10と判定部!1とフィルタ12
とが設けらticいることになる。なお、制御装置9に
は演算部10゜判定部11は各−側設けらt′1″1+
いろ。フィルタ12はフィルタ8と同様な機能を有する
フィルタである。
制御装置9では、故障信号7が判定部11に入力される
と、演算部10から第1アナログ傷舞20個数と各信号
の値との各々に対応した信号個数と信号値とを有する第
2アナログ信号13を出力し、さらに演算部lOから第
1ディジタル信号30個数と各信号の値との各々に対応
した信号個数と信号値とを有する第2ディジタル信号1
5を出力するようVC構成さt1″Cいるので、切換部
19の切換回路14.16は信号2.3の各個数に応じ
た個数だけ設けられている。図においては、判定s11
に故障信号7が入力さ4ていない時には駆動信号18は
出力され工いなくて、このため切換回路14.1fiは
駆動機構17によってそれぞれアナログ信号2およびデ
ィジタル信号3を通過させているが、故障信号7が常用
制御装置lから出力されると、駆動信号18が判定部1
1から出力さjるので、切換回路14.1fiは駆動機
構17によって駆動さセてアナログ信号13およびディ
ジタル信号15なそれぞれ出力信号14a、16aとし
工出力させる。そうし1この場合4s号13゜15)1
こ1らの値が信号2.3の6価に対応した値になってい
るので、出力信号14a、1fiaを受信する装置がた
とえばこれらの信号によって制御さiる自動装置である
ような場合、常用制御装置lVC故障が発生し王も該自
動装置の運転を中断することなく継続させることができ
る。したがつ″C第7図においてはバックアンプ用制御
装置9は常用側a=ia1のバンクアップ機能ケ有して
いることになる。
常用制a装@iが複数個設けろrている場合。
切換部19には常用装置N、 1に対応するように切換
回路14.1fiが複数個設けらね、このため演算部1
0からは各切換回路にそれぞれアナログ信号I3および
ディジタル信号15の組みが出力さね。
また判定illからは複数個の切換回路の各々に対応す
る複数個の駆動信号18が出力されるように演算部10
および判定部11が構成さjlいろ。
そうL″′C,、さらに判定部11は、該判定部に故障
名じた切換回路に対し1対応した駆動信号18を出カイ
ろように構成されている。制@l装置9は上述のように
構成さガているので、このような装置は、信号2.3が
入力さtl、故障信号7が入力されないと信号2.3を
通過させ、故障信$7が入力゛されるとこの故障信号を
出力した常用装置1vc代って該常用装置の出力する信
号2.3のそれぞ4に対応する信号13.15を出力し
て、故障信号7を出力した常用制御装置l?バックアッ
プするバックアップ装置であるということになる。
第7図では冗長化制御装置が上述のように構成さねでい
るので、常用制御装置lに故障が発生すると信号7が判
定部l!に入力さねる。するとまずここで故障発生常用
制御装置lの同定が行われて判定部11から同定信号1
1aが演算部10に出力さjる。演算部10は、信号t
iaが入力さnると、該当する制御装g11における演
算部5の故障発生直前の演算状態を図示していない接続
線を介して検出して、該演算部における故障発生時以後
の所定の演算動作を続行する。この演算動作中入力信号
4が必要に応じてデータとして用いられる。演算部10
における一連の動作が完了すると信号13.15が出力
さ4るが、この場合に演算部10から信号切換部19に
伝送される信号13゜15の6値は、故障発生時に故障
信号7を出力した制御装置lの演算部5がやがて出力し
たであろう信号2.3の6値にそれぞ4等しい値である
通常、アナログ信号13は、y4算部lOにおける増幅
操作や一種の遅t141!素であるフィルタ12のため
に、殆ど論理演算の結果にもとづいて圧力されるディジ
タル信号15Vc(らべて、かなり大きい連れ時間馨経
た後所定の値に整定さjするのが通例である。換言すれ
ば、アナログ信号13は、演算部10で行われた演算結
果の値に落ち看くまでに、ディジダル傷@r15よりも
長い立ち上がり時間?要する。すなわちアナログ信号1
3r(はディジダル信号15よりも長い出力遅jb′−
ある。このためバッグアップ用制御装置9では、故障信
号7が入力されると1判定部llにおける前記の同定動
作に要する時間、演算部10における演算動作に要する
時間等のほか、前記立ち上がり時間をも考慮した停延時
間Tを経過した後に駆動信号I8を出力し王、切換回路
14.16を切換えるように判定部IIが構成さnでい
るのが普通である。
したがって、このような制#装#9を用いた第7図の装
置では、常用制御装置!に故障が発生して信号切換部1
9におけるアナログ出力信号14aが第1信号2から第
2信号13に切換えられ又も、信号14aの値は切換え
の直前と直後とではほぼ同じであるから、この信号14
aを受信する受信部がたとえばプラントの流体制御弁で
あるようtx場今に、信号14aの切換えに伴う該制御
弁の異常動作によってプラントの状態が異常になるとい
うことはない。常用1tttで故障が発生した際。
前述の遅延時間Tが経過しないうちに出力信号14aが
第2信号13に切換えらnると、信号14aの値は切換
えの直前と直後とでは太き(異なっているので、このよ
うな信号14aが前記のような制御弁に入力さrると該
弁が破損したりプラントの運転状態が異常になったりf
る恐れがある。
このように第7図の装置では、常用制御装M1に故障が
発生してその出力信号2.3かバックアップ用制御装置
9によつエバツクアップさiた際。
アナログ信号2は円滑に信号13vc切換えられるが、
この切換えは遅延時間T%:経過した後に行われるので
、ディジタル信号3からディジダル信号15への切換え
がこの時間Tから柿記同定時間を差し引いた時間だけ遅
れることになる。ところが信号3.15は通常シーケン
ス制御等の高速演負に用いられるために信号3から信号
15へのψり換えは高速に行わ4る必要があり、このた
め第7図の冗長化制御層y1にはバックアップ用制御装
置によるディジダル信号の切り換えが遅いので、この切
り換えの際ディジタル信号の受備部に悪影響が及ぶ恐れ
があるという問題がある。
〔発明の目的〕
本発明は、上記したような従来の冗長化制御層NVCお
ける問題を解消し王、常用制御装置の出力信号がバンク
アップ用制御装置の出力信号に切り換った際、バックア
ップ用制御装置の出力信号が該信号の受信部に悪影響を
与えることのない冗長化制御装置を提供することを目的
とする。
〔発明の要点〕
本発明は、上記目的達成のため、第1アナログ償号を遅
延要素を介して・出力すると共に第1ディジタル傷号を
出力し、かつ故障時には故障信号を出力する1台もしく
は複数台の常用側m装置と、前記故障信号が入力される
とこの故障信号を出力した常用制御装置の代わりに該常
用制御装置の出力する前記第1アナログ信号に対応した
第2アナログ信号を遅延要素を介して出力すると共に前
記第1デイジダル儒号に対応した第2ディジタル信号を
出力して、前記故障信号を出力した常用制御i[をバッ
クアップするバックアップ用制御装置と、前記常用制御
装置に対応しC設けらt′!、前記故障信号の発生に基
づいC1その故障信号を出力した常用制御装置から出力
された第1アナログ信号を前記バックアップ用制御装置
から出力された第2アナログ信号に切り換えると共に、
同様に前記故障信号を出力した常用制御装置から出力さ
れた第1デイジダル信号を前記バックアップ用制御装置
から出力された第2ディジタル信号に切り換え℃、前記
第2アナログ信号および第2ディジタル信号を出力する
1台もしくは複数台の切換部とを備えたものにおいて、
@紀切換部では、前記第1アナログ信号から前記m2ア
ナログ信号への切り換えV、前記第1ディジタル信号か
ら前記第2デイジダル信号への切り換え後、所定時間経
過してから行うようにしたので、常用制御装置の出力信
号がバックアップ用制御装置の出方信号に切り換った際
、このバックアップ用制御装置の出方信号が該(!!号
の受信部に悪影響を与えろことのない冗長化制御層重が
得られるようにしたものである。
〔発明の実施例〕
第1図は本発明の第1実施例の構成図で1本図の第7図
と異なる主な点は、アナログ信号切換回路14およびデ
ィジダル信号切換回路16が別々の切換回路駆動機構2
0.21によつ工駆動されるように構成されている点で
ある。この場合、駆動機構20は、常用制御装置1から
故障時に出力される故障信号7と判定部22から出力さ
れる駆動信号23Aとが入力される二人カアンド回路2
4の出力信号によって駆動されるように構成さね。
また駆動機構21は、故障信号7と判定部22から出力
される駆動信号23Bとが入力さ4る二人カアンド回路
25の出力信号によって駆動されるように構成されてい
る。さらに判定s22に、故障信号7が入力されると、
同定信号22aを演算部10に出力すると同時[、故障
信号7を出力した常用制御装置lに対応する切換回路1
fiY駆動するための駆動信号23bをも出力する。第
7図の判定部」lと同様の機能を有する一個の本体部2
21と、駆動信号23bが入力されると、前述した第7
図の制御装f11!9Vcおけろ遅延時間Tから。
本体fKi221に故障信号7が入力された後偏I!2
2aまたは信号23bが出力さiるまでに要する時間を
差し引いた時間TIと同じ時間だけ信号23h?:遅ら
せて、切換回路16に対応する切換回路14を駆動する
ための駆動信号23aとし工出力する遅延回路222と
で構成され1いる。同定信号22aは第7図における同
定信号11aに対応する伽号である。
26は切換回路14.1fiと駆動機構20.21とア
ンド回路24.25とからなる伽号切換部である。27
は判定部22と演算部lOとフィルタ12とを備えたバ
ックアップ用制御装置である。
制御装第27を以後単にバックアップ装置ということも
ある。制御装置27が複数個の常用制御装置1をバック
アップするものである場合、信号切換部26には制御装
置lに対応して切換回路14゜16%駆動機構20.2
1およびアンド回路24゜25が複数組設けられ、した
がって判定部22から出力される駆動信号23A、23
Bの組も信号切換部260個数に等しい組数だけ用意さ
ねろわけで、つまり遅延回路222は信号切換部26に
対応して該切換部の個数に等しい個数設げらねることに
なる。また第1図においCは、たとえば信個 号2が榎数雪であると、この信号2の個数に対応し工切
換回路14.駆動機構20.アンド回路24がそれぞれ
複数個設けろ4、この場合、駆動信号233は遅延回路
222から並列に複数個のアンド回路24に出力される
。また信号3が複数個であると、この信号30個数に対
応し″C切換回路16、駆動機、1$21.アンド回路
25がそれぞれ複数個設けらi、この場合、駆動信号2
3Bは本体部221から並列に複数個のアンド回路25
に出力される。なお、第1図におい″C%常用制御装置
lおよび切換!(s26はn個設けられ工いる例が示さ
t1%1および26の添字1.nK″C表示され1いる
それに対応し1入刃傷号4もn個あり、4の添字11n
K′c表示され1いる。その他信号23A。
23BICついても同じである。
第1図においては各部が上述のように構成さねているの
で、たとえば常用制御装置!かいずれも健全であると、
故障検出部6から故障信号7が出力されないのでいす名
の切換部26のアンド回路24.25はいずれもゲート
閉状態にある。また判定部220本体部221からは駆
動信号23Bが出力されないので切換回路駆動機構20
.21はいずれも駆動されていない。したがって切換回
路14.16はそれぞれ信号2.3を出力している。と
ころが、たとえば常用制御装置11が故障すると故障信
号7が本体部221に入力され、ここで常用制御装置!
、の同定が行われ″C,傷号2zaが出力されるので演
算部lOは演算動作を開始し工まずディジタル信号3に
対応したディジタル信号15を出力し、しばらくして演
算部10はアナログ信号2に対応したアナログ信$13
を立ち上げてこの信号13はやか1所定値に整定さする
演算部10から出力された信号15の当初値および信号
13の整定値は、故障信号7を出力した制御装置1.の
演算部5が故障発生時動作中の演算動作によつ工やがて
出力したであろう所の信号2゜3の6値にそjぞれ等し
い値である。故障信号7が本体部221に入力さねると
、該本体部は同定動作な行りて信号22A、+2出力す
ると同時に故障発生常用制御装*XXに対応する傷号切
候部26゜を6駆動するための駆動信号2313.を出
力でるので、この時アンド回路25に信号23B1が入
力され、またアンド回路24には前述の時間T、経過後
傷号23A、が入力される。しかるに故障信号7は本体
5221に入力されると同時にプント回路24.25に
も入力されているので、まずアンド回路25および駆動
機構21が動作し℃切換回路16は出力信号i6aとL
″′C信号15?r’出力するように動作し、ついで時
間TI経経過後7ビ14が出力信号14aとしi:(l
1号!3を出力するように動作する。
第1図では各部が上述のように動作するので。
上記のようにして切換回路1fi.14が@f’F.す
る直前においては,信号15.13の6値は、前述した
ように故障発生常用制御装[1*の演算部5が故障発生
当時動作中の演ilF.勤炸によつ℃やが工出力したで
あろう所の信号2.3の6値にそねぞれ等しい値になつ
1いる。故に第1図の冗長化制御装置で&工,出力儒号
14ae  1fiaが入力される受傷部が切換回路i
4.t6の切換動作によって悪影響を受けることはない
。しかもこの場合常用制御装置#tlに故障が発生する
とまず切換回路16が動作してディジタル信号の切り換
えを行い,Lかる後時間′■゛1経過後切換回路14が
@作し℃アナログ信号の切り換えが行われる。したがっ
てこのような信号切り換え時期の面からも,第1図の冗
長化制御装置ではディジタル信号の切り換えが遅t1て
該信号の受信部に悪影響が及ぶということはない。第1
図の場合,アンド回路24.25に入力さrる故障信号
7は故障発生常用制御装置l。
の確鷲ヲ行うためのものである。
第2図&ゴ本発明の第2実施例の構成図で1本図の第1
図と異なる主な点は、バックアップ用制御装f’d 2
 8を構成する判定部が第1図に示した本体部221の
みで構成されている点と、切換部26の切換回路駆動機
構20がアンド回路25の出力信号を時間T,だげ遅延
させる遅延回路222の出力信号によりて駆動されるよ
うに構成さt1″Cいる点とである。第2図においCを
工,アナログ信号2t’c対応して切換回路14が複数
個設けろ4ると駆動機構20も複数個設けろ4,こ4ら
複数個の駆動機構20は遅延回路222の出力信号によ
って並列に駆動さTするように構成さtiる。冗長化制
御装置を第2図のようvc構成しても,この冗長化制御
f211の出力信号が常用制御装置lの出力信号からバ
ックアップ用制御装置28の出力信号に切り換った際第
1図の場合と同様に受傷部に悪影響が及ばないことは明
らかである。なお鍋2図の冗長化制御装置には第1図に
おける信号23A用の電線が不要であるので、このWX
線を長く布設する必要があるような場合や常用制御装@
lの個数が多くて前記′11線を多数必要とする場合な
どで9工。
第2図の冗長化制御装[V採用するとバックアンプ用制
御装[28を簡単かつ経済的に製作、設置できる利点が
ある。
駆3図は本発明の第3実施例の構成図である。
第3図におい”C,201はフィル48を介して演算部
5から出力さrる亀圧傷号としてのアナログ信号で、2
02f工信号201乞変換器29?:通して変換した電
流信置としてのアナログ宿場である。
出 信号201.202はいすねも常用制御装置1から轡力
さねる信号で、こtlらの信@は上述のようvc構成さ
jたものであるから出力遅れの異なる信号である。13
1は、バックアップ用制御装置30を構成する演lE部
10からフィルタ12ケ介して出力さjる。前記アナロ
グ信号201に対応したアナログ[EE傷信号ある。1
32は信号131を変換器31を用いて電流傷号Vc変
換したアナログ電流信号である。信号!32は前記信号
202に対応した信号である。141はアナログ@号2
01と131とが入力され切換回路駆動機構32により
1駆動さ141両入力儒号の一方を出力信号ト■aとし
工出力するアナログ信号切換回路% 142はアナログ
信号202と132とが入力され切換回路駆動機構33
によって駆動さt’t″C両入力償号の一方を出力信号
142aとして出力するアナログ信号切換回路である。
駆動機構32は、故障信号7と駆動信号23Aとが入力
さjるアンド回路241の出力信号によって駆動さti
″c、切換回路141′ljr:切り換えるように構成
され、駆動機構33は、故障信号7と駆動信号23Cと
が入力されるアンド回路242の出力信号によって駆動
されて。
切換回路142P!:切り換えるように構成さt1′C
,啼ろ。駆動信号23A、2jCは1本体部221と共
に第1図における判定部22に対応する判定部34を形
成でる遅延回路351.352の各出力信号で、遅延回
路351は、故障信号7が本体部22!に入力された後
膣信号の同定のために費やされる時間経過後本体部22
1から、同定信号22aが出力されると同時に、出力さ
jる駆動信号23Bを所定時間T、だけ遅延させる回路
である。また遅延回路352は、前記駆動信号23Bを
所定時間T、たけ遅延させる回路である。36はアナロ
グ信号切換回路141.142とディジタル信号切換回
路16と駆動機[32,33,21とアンド回路241
.242.25とからなる信号切換部である。
第3図においては各部が上述のように構成さねているの
で、常用制#装filに故障が発生L4信号7が本体部
221に入力されると、まず駆動機構21が駆動されて
出力信号1fiaはディジタル信号3からディジタル信
号15に切り換えろtl。
続い″C駆動機構が32.33の順に駆動されるように
遅延回路351.352の信号遅延時間T、。
Tsが設定さねている。したがって切換回路16が切り
換えられた後切換回路が141.142 の順に動作し
″C出刃傷2l41a、142aがそjぞれアナログ信
号131.t32゛vc等しくなる。ところがアナログ
信号131.132は各々の出力遅ねがアナログ信号2
01.202の各出力遅れにほぼ等しくなるように要部
が構成されていて、かつ上記のようにして出力信号14
1a、、142aがアナログ信号131.132に等し
くなるように切換回路141゜142が切り換えられた
時点では、信号131.132の各偶は、故障発生当時
動作中であった制御装置1の演算部5によつ1やが1出
力されたであろう所のアナログ信号201.202の各
偶に既に等しくなり工いるように前記遅延時間T、 #
 T、が設定さt1″Cいる。つまり遅延回路351.
352 における信号の遅れ時間T:2 * T3は、
遅延回路351゜352の各々に応じたアナログ信号1
31.132のそれぞれに対応するアナログ信号201
.202の各出力遅れに応じて設定さt1″Cいる。し
たがって第3図の冗長化制御装置によれば、複数個のア
ナログ信号の切り換えが、ディジタル信号の切り換え時
期に対し1各アナログ信号の出力遅れに応じた時間だけ
遅ねた時期に行われるので、バックアップ用制御装置3
0によつ工常用制御装Mlのバックアップを行う際に備
考ト目al 142aの受信部に与える悪影響が、第1
図の場合よりも少いことが明らかである。
第3図においCは駆動機構32.33を駆動する信号2
3A、23Cを判定部34で形成するようにしたが、こ
のようなアンド回路241.242を介して部動機構3
2.33を駆動する信号を。
第2Mの場合と同様に、アンド回路25の出力信号が入
力さねる遅延回路を設けることによって形成するように
構成した冗長化制御装置が、第3図の場合と同様な効果
を奏することもまた明らかである。
第4図は本発明の第4実施例の構成図である。
この第4図において、第3図の実施例と同一機能を有す
る部分VCは同一符号が付さねている。第1図ないし第
3図の実施例においC,は、常用制御装置11より出力
さjたアナログ信号からバックアップ用制御装置より出
力さjたアナログ信号への切り換えは、すべてハード的
に遅延回路222.351の一!jfi延作用に基づい
1行なわt1″Cいた。一方、この第4図におい工、か
かる遅延回路の遅延作用を判定部50に取込み、ディジ
ダル信号の切り換えに対し工所定の遅延時間を持ったア
ナログ信号の切り換えをソフト的に行うように構成さね
1いる。
このためvc、判定部50&構成するマイクロコンビエ
ータおよび演算部10をm成するマイクロコンビニーダ
には次のような動作を行う機能が付与される。なお、5
2はかかる判定部50.演算部。
フィルタ12およびf換器3!より構成されたバックア
ップ用制御装置である。
次に演算部100機能・動作について第5図?参照して
説明する。まず、演算部IOでは、判定部50から故障
制御装置の通知があるか否かをチェックする(■参照)
。通知があるならば、通知された制御装置(仮に番号1
1 とする)の入力信号41?演算s10に接続し、そ
の入力信号4゜を取り込む(■参照)。そして、制御装
jt l tで行われ工いた演算と同じ演算を実行し、
その結果を、対応イろ電圧2号131.電流信号132
およびディジダル信号I5とL”(出力する(■参照)
その後は演算と出力とを継続する(■参照)。このよう
にして、制御装fi52VCより故障制御装置41に対
するバックアップ用信号が作られて、出力される。
次に判定部50の機能ψ動作につい″C第6図を参照し
て説明する。まず、判定部50では、制御装置l、〜I
nのいずれかから故障信号が送らrて来工いるか否かを
チェックする(■参照)。故障1号が送ら4て来工いる
場合には、どこから故障信号が送らit”(来1いるか
ケ判定する(この場合。
制@装置1、か故障とする)(■参照)。制御装置II
の同定が行われたならば、その制御装置l。
の番号l(添字の番@)を演′H,部10へ各知らせる
(■参照)。演X部lOでは第5図に工説明した70−
に従って演算を実行し、傷号131.132゜15を出
力fろ。そのために1判定[10ではT、。
時間待−)(■参照)。この時間T、は演算部1.0が
判定部50から番号lの連絡を受は王から、電圧信号1
31.電流信号132およびディジタル信号15を出力
するまでに喪でる時間である。しかし”t、’r、、、
時間経過したら、対応イるディジタル信号15のための
切換駆動信号51B、?:比出力。
切換回路I6を導通させる(■参照)。七tlKより、
ディジタル信号15を出力信号16aとして。
発信する。そし′C,、T!o時間経過したら、対応す
る1!EE信号131のための切換駆動信号51A。
を出力する(■、■参照)。そflにより、切換回路1
41を導通させ、電圧備考131を出力信号141aと
して発信する。なお、時間T!。はフィルタ12の遅れ
時間で、フィルタ12の入力が変化し又からその出力が
安定するまでの時間である。
さらに、T、。時間経過したら、対応する電流信号1.
32のための切換駆動信号51C,を出力する(■、■
参照)。そfIKより、切換回路142を導通させ、電
流信号1321¥出力信号142aとL’C発信する。
なお1時間T、。は同様に電圧−電流変換器31の遅れ
時間で、変換器310入力が変化してからその出力が安
定するまでの時間である。このようにして、制御装@5
2によつ工故障制御装Hitのバックアップをソフト的
に行うことができる。
〔発明の効果〕
上述したように、本発明におい工は、常用制御装置とこ
の常用制御装置をバックアップするバックアップ装置と
で構成された冗長化制御装置におい”Cmバックアップ
装置が出力する第2アナログ信号の出力時期をこの信号
に対応し′cl’1ir3じくバックアップ装部が出力
する第2ディジタル償号の出力時期に対し4所定時間遅
らせるようにしたので。
このように構成することによつ″c1冗長化制御装置の
出力信号が常用制御装置の出力信号からバックアップ用
制御装置の出力信号に切換えろ4る際。
アナログ信号の切り換えは所定時間遅らされるがディジ
タル信号の切り換えは直ちに行われる。したがって、冗
長化制御装置の出力信号がバックアップ用制御装置の出
力信号に切り換った際このバックアップ用制御装置の出
力信号・が該信号の受信部VC悪影響を与えることのな
い冗長化制御装置が得らjる効果がある。
【図面の簡単な説明】
第1図、第2図、MLa図および第4図な工それぞれ本
発明の@l、第2.゛f143および第4の各実施例を
示′f拷成図、第5図は第4図の第4実施例におけるバ
ックアップ用制御装置の演算部の機能・動作を説明する
ためのフローチャート、第6図はそのバックアップ用制
御装置の判定部の機能・動作を説明するためのフローチ
ャート、゛第7図は従来の冗長化制御装置の構成図であ
る。 l・・・・・・常用制御装置、  2.13.201.
202.131゜132・・・・・・アナログ信号、3
.15・・・・・・ディジタル信号、7・・・・・・故
障信号、  9.27.28.30・・・・・・バンク
アップ用制御装置!、222,351.352・・・・
・・遅延回路。 1 1  の 箋  2  口 箋  5  図 1 6F5!:J

Claims (1)

  1. 【特許請求の範囲】 1)第1アナログ信号を遅延要素を介して出力すると共
    に第1ディジタル信号を出力し、かつ故障時には故障信
    号を出力する1台もしくは複数台の常用制御装置と、前
    記故障信号が入力されるとこの故障信号を出力した常用
    制御装置の代わりに該常用制御装置の出力する前記第1
    アナログ信号に対応した第2アナログ信号を遅延要素を
    介して出力すると共に前記第1ディジタル信号に対応し
    た第2ディジタル信号を出力して、前記故障信号を出力
    した常用制御装置をバックアップするバックアップ用制
    御装置と、前記常用制御装置に対応して設けられ、前記
    故障信号の発生に基づいて、その故障信号を出力した常
    用制御装置から出力された第1アナログ信号を前記バッ
    クアップ用制御装置から出力された第2アナログ信号に
    切換えると共に、同様に前記故障信号を出力した常用制
    御装置から出力された第1ディジタル信号を前記バック
    アップ用制御装備から出力された第2ディジタル信号に
    切換えて、前記第2アナログ信号および第2ディジタル
    信号を出力する1台もしくは複数台の切換部とを備えた
    ものにおいて、 前記切換部では、前記第1アナログ信号から前記第2ア
    ナログ信号への切換えを、前記第1ディジタル信号から
    前記第2ディジタル信号への切換え後、所定時間経過し
    てから行なう、 ことを特徴とする冗長化制御装置。
JP28802086A 1986-12-03 1986-12-03 冗長化制御装置 Pending JPS63141101A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28802086A JPS63141101A (ja) 1986-12-03 1986-12-03 冗長化制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28802086A JPS63141101A (ja) 1986-12-03 1986-12-03 冗長化制御装置

Publications (1)

Publication Number Publication Date
JPS63141101A true JPS63141101A (ja) 1988-06-13

Family

ID=17724771

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28802086A Pending JPS63141101A (ja) 1986-12-03 1986-12-03 冗長化制御装置

Country Status (1)

Country Link
JP (1) JPS63141101A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012084459A (ja) * 2010-10-14 2012-04-26 Yazaki Corp 複数組電池の電圧監視装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012084459A (ja) * 2010-10-14 2012-04-26 Yazaki Corp 複数組電池の電圧監視装置
US9335381B2 (en) 2010-10-14 2016-05-10 Yazaki Corporation Voltage monitoring apparatus for plural battery

Similar Documents

Publication Publication Date Title
JPH0326415B2 (ja)
JPH02501244A (ja) 故障許容出力回路
JPS62286170A (ja) 多重ステージ信号処理装置及びデータ処理方法
US6532547B1 (en) Redundant peripheral device subsystem
JPS63141101A (ja) 冗長化制御装置
JP2760164B2 (ja) スイッチング電源回路
JP2834306B2 (ja) 切り替え制御回路
SU1501059A1 (ru) Устройство дл контрол блока управлени
JPH1078896A (ja) 産業用電子計算機
SU1181162A1 (ru) Резервированное устройство
JP2531302B2 (ja) 二重化切替方式
SU1275377A1 (ru) Устройство дл управлени технологическим объектом
JP4035781B2 (ja) 電流入力モジュール
JPS6117475Y2 (ja)
SU608277A1 (ru) Резервированное устройство
JPH0380303A (ja) 二重化装置
RU2107326C1 (ru) Устройство управления исполнительными органами
SU1462317A1 (ru) Устройство дл контрол дискретных объектов
KR20210126178A (ko) 모터 제어방법
JPH05158503A (ja) 切替回路
JP2001325870A (ja) 制御信号の入力回路
JPH0298747A (ja) 多重制御装置
JPH0822121B2 (ja) 自動列車制御装置
JPS62295102A (ja) 多重化コントロ−ラ用出力選別論理回路
JPS59170924A (ja) デジタル出力回路