JPS63140491A - リフレツシユ制御方式 - Google Patents
リフレツシユ制御方式Info
- Publication number
- JPS63140491A JPS63140491A JP61287501A JP28750186A JPS63140491A JP S63140491 A JPS63140491 A JP S63140491A JP 61287501 A JP61287501 A JP 61287501A JP 28750186 A JP28750186 A JP 28750186A JP S63140491 A JPS63140491 A JP S63140491A
- Authority
- JP
- Japan
- Prior art keywords
- refresh
- module
- signal line
- signal
- counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000004913 activation Effects 0.000 claims abstract description 14
- 238000000034 method Methods 0.000 claims description 9
- 230000003213 activating effect Effects 0.000 claims description 4
- 238000012544 monitoring process Methods 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000011144 upstream manufacturing Methods 0.000 description 2
- 206010010071 Coma Diseases 0.000 description 1
- 241000087799 Koma Species 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
(産業上の利用分野)
本発明は記憶装置に関し、特にそのリフレッシュ動作の
制御方式に関する。 (従来の技術) 近年、半導体集積回路の著しい進歩により、特にメモリ
集積回路が大容量化され、小形でビット当たりの皐価が
安くなってきたことなどによって大規模記憶装置が容易
に提供されるようになった。 従来、記憶装置のリフレッシュ動作の制御では、−周期
に一つのリフレッシュアドレスを対応させ、リフレッシ
ュ周期を管理する時間管理手段を有し、−周期内に必ず
全記憶装置のリフレッシュを行うという方式が公知であ
った。 (発明が解決しようとする問題点) 近年、大規模記憶装置では、大規模であるがゆえに機能
的O(独立している複数の記憶モジュール
制御方式に関する。 (従来の技術) 近年、半導体集積回路の著しい進歩により、特にメモリ
集積回路が大容量化され、小形でビット当たりの皐価が
安くなってきたことなどによって大規模記憶装置が容易
に提供されるようになった。 従来、記憶装置のリフレッシュ動作の制御では、−周期
に一つのリフレッシュアドレスを対応させ、リフレッシ
ュ周期を管理する時間管理手段を有し、−周期内に必ず
全記憶装置のリフレッシュを行うという方式が公知であ
った。 (発明が解決しようとする問題点) 近年、大規模記憶装置では、大規模であるがゆえに機能
的O(独立している複数の記憶モジュール
【より構成さ
れている。この大規模記憶装置において上述した従来の
リフレッシュ制御方式は、−周期内のリフレッシュ動作
時に記憶装置内のどの記憶モジュールが動作しようとし
ても必ず競合して通常動作がある一定時間にわたって待
たされるという欠点がある。 本発明の目的は、動作中のモジュールに対してはりフレ
ッシュを後まわしにし、動作中ではないモジュールに対
しては予め定められた回数と、動作中に後まわしにされ
た回数とを加算し、加算された合計の回数だけリフレッ
シュを行うことによって上記欠点を除去し、競合を発生
することがないように構成したリフレッシュ制御方式を
提供することにある。 (問題点を解決するための手段) 本発明によるリフレッシュ制御方式は、ダイナミックR
AM′lfr、使用した記憶装置におけるものであって
、時間管理手段と、モジュールモニタ手段と、第1のカ
ウンタ手段と、第2のカウンタ手段と、加算手段と、第
1の起動手段と、第2の起動手段とを具備して構成した
ものである。 時間管理手段は、リフレッシュの周期を管理して周期ご
とにトリガ信号を発生させるためのものである。 モジュールモニタ手段は、記憶装置の内部で機能的に独
立している記憶モジュールごとに動作をモニタするため
のものである。 第1のカウンタ手段は、動作中ではないモジュールへの
IJ7L/ツシュ命令に対して、リフレッシュを行うべ
き指定時間であるか否かを管理し、指定時間の範囲内に
モジュールごとに行われるべきリフレッシュ回数を予め
定めるためのものである。 第2のカウンタ手段は、時間管理手段からのトリ力信号
とモジュールモニタ手段からのモジュール動作状態信号
とを受信して、動作中のモジュールへのリフレッシュ命
令に従い、セットされた値をカウントアツプするための
ものである。 加算手段は、第1および第2のカウンタ手段の値を加算
するためのものである。 第1の起動手段は、加算手段によって得られた値に相当
する回数だけ動作中ではないモジュールに対するリフV
ツクユの動作を起動する丸めのものである。 第2の起動手段は、動作中のモジュールへのリフレッシ
ュ命令に対して第2のカウンタ手段が最大値を示してい
るときにはカウントアツプを行わせず、上記モジュール
の動作終了後に一回だけのリフレッシュ動作を起動する
ためのものである。 (実施例) 次に、本発明について図面を参照して詳細に説明する。 第1図は、本発明によるリフレッシュ制御方式を実現す
る一実施例を示すブロック図である。第1図ておいて、
1は時間管理手段、4はモジュールモニタ手段、34−
1〜34−4はそれぞれりフレッシュ制御手段である。 リフレッシュ制御手段34−1において、6.7はそれ
ぞれ第1および第2のリフレッシュ起動手段、10はモ
ードレジスタ、13は第10カウンタ手段、I S +
、 19 。 21.25.32はそれぞれANDゲーと、28は加算
回路、29はORゲーと、35はインバータ、36は第
2のカウンタ手段である。 時間管理手段1は、リフレッシュ周期を管理し、リフレ
ッシュトリガ1号’t(M帰線2上に出力するためのも
のである。モジュールモニタ手段4は信号線3から記憶
装置動作起動信号を入力して、動作中の記憶モジュール
のモニタ値を信号線5−1〜5−4上に出力するための
ものである。モードレジスタlOは、通常時には%Ol
を示し、第1のリフレッシュ起動手段6によるリフレッ
シュ起動がかかるとセットされ、第1のカウンタ手段]
3に対するキャリーアップ信号でリセットされる。 ANDゲート15は、モードレジスタlOから信号線1
2へのコンブリメント側出力と信号線2へのリフレッシ
ュトリガ信号との論理和を求め、信号線16上にツーマ
ルトIJガ信号を出力する。 ANDゲート19は、信号線16上のノーマルトリガ信
号と信号線5−1〜S−4上のモニタ値のコンブリメン
ト値(論理線1)上)との論理和を求め、信号線20の
リフレッシュ起動トリガを出力する。ANDゲート21
は、信号線16上のノーマルトリガ信号と信号MS−1
〜S−4上のモニタ値のそのままの値(信号線18上)
との論理積金求めて、信号11i122上て動作中トリ
ガ信号を出力する。ANDゲート25は、信号線22上
の動作中トリガ信号と、モジュールOに備えられた第2
のカウンタ手段36に対する中ヤリーアップ信号のコン
ブリメント(信号線24上)との論理積を求めて信号線
26上にカウントアツプ信号を出力する。 カウンタ手段13は、モードレジスタ10から信号線1
1への真理値側出力が111のときにカウントアツプす
る。第2のカウンタ手段36は、信号線26からカウン
トアツプ信号が入力されるとカウントアツプし、第1の
リフレッシュ起動手段6によるリフレッシュの起動がか
かるとクリアされる。加算回路28は、信号fs2フ上
のカウンタ値と第2のカウンタ手段36から信号線30
上へのカウンタ値とを加算して、信号線31上ヘリフレ
ッシュ回数値を出力する。第1のリフレッシュ起動手段
6は、信号線20上のリフレッシュ起動トリガ信号と、
信号線31上のリフレッシュ回数値とを入力して、信号
線8上ヘリフレツシユ命令8を出力する。 ANDゲート32は、第2のカウンタ手段36に対する
キャリアツブ信号と信号線22上の動作中トリガ信号と
の論理積を求め、信号線33上へ動作中リフレッシュ起
動信号を出力する。第2のリフレッシュ起動手段7は、
信号線33上の動作中リフレッシュ起動信号と、信号線
S上のモニタ信号とを入力して、信号線9上ヘリフレツ
シユ命令?出力する。ORゲート29は、信号線8上の
リフレッシュ命令と信号線9上のリフレッシュ命令との
論理和を求めて、信号線34上ヘリフレツシユ命令を出
力する。 本説明ではモジュールOのみを詳細に説明しているが、
各モジュールは、いずれも同様な動作をする。 次に、第2図〜第7図に示すタイムチャートを参照して
本実施例の動作を説明する。 第2図において、信号線2上にリフレッシュトリガ信号
が出力されたとき、該当モジュールのモニタ値(信号線
5−1〜5−4上の一つ)が%OIでモードレジスタ】
0から信号線11上へ送出された値が%0!であったと
する。モードレジスタIOから信号線11上への値が1
0#であり、信号線12上のコンブリメント値が%I!
であるので、このとき信号線16上のノーマルトリガ信
号はトリガ信号線2上に出力される。このとき、信号線
S上のモニタ値が%Ofであるので、信号線17上のコ
ンブリメント値が%IFとなり、(1帰線20上にリフ
レッシュ超勤トリガ信号が出力される。このとき、第1
のカウンタ手段13から信号線2)上へのカウンタ値が
%81であって、第2のカウンタ手段36から信号線3
0へのカウンタ値が%O!であるとすると、加算回路2
8から信号線3】への出力リフレッシュ回数値はt34
となる。第1のリフレッシュ起動手段6は、信号線20
上のリフレッシュ起動トリガ信号と、信号線3】上のリ
フレッシュ回数1とと入力して、信号線8上のリフレッ
シュ命令を8回分だけ出力し、信号線34上のりフレッ
シュ動作命令つ;8回分だけ出力され、8回分のりフレ
ッシュを行う。 ここで、信号線2上のりフレッシュトリガ信号が入力さ
れたときに該当するモジュールが使用中であるものとす
る。第3図は、信号線S上のモジュールモニタ値が%l
/であった場合のタイミングチャートである。このとき
、信号線16上ンζノ一マルトリガ信号は出力されるが
、信号、fps−1〜S−4上のモニタイ直が%IIで
あるため、信号線20上のリフレッシュ起動トリガ信号
が出力されず、信号線22上に動作中トリガ信号が出力
される。ここで、第2のカウンタ手段36から信号線3
0上へのカウンタ値が%OPであったものとすると、信
号線26上にカウントマツプ信号が出力され、第2のカ
ウンタ手段36から信号線30への力9ンタ値が増分さ
れて%IPとなる。このような条件下では、リフレッシ
ュ動作は行われない。 第2図では説明を省略したが、第2図の場合では、信号
@8上にリフレッシュ命令が出力された時点でモードレ
ジスタlOはセットされ、信号線11上の出力は%1N
となる。 第4図は、モードレジスタ10から信号線11への値が
%11のときに信号線2上ヘリフレッシュトリガ傷号が
出力された場合のタイミングチャートである。信号線2
上にトリガ信号が出力されたとき、モードレジスp10
から信号線】2へのコンブリメント出力が%O1である
ため、信号線16上のノーマルトリガ信号によシ後段の
出力はすべて出力されない。このとき、第1の力゛ウン
タ手段13は信号線2上のトリガ信号によってカウント
アツプされ、カウンタ値27は%8#→%IIIへと変
化する。このとき、第1のカウンタ手段13は%8#を
最大値として有するものとする。 このモードレジスタlOのリセットを第5図を参照して
説明する。 信号線2上にトリガ信号が出力されたときには第4図の
説明と同様K、信号線16上のノーマルトリガ信号から
後段の出力はすべて出力されない。 このとき、第1のカウンタ手段】3のカウンタ値27が
%71であったとし、第1のカウンタ手段13から信号
線14上へ中ヤリアップ信号が出力されるものと仮定す
ると、第1のカウンタ手段13のセット値は信号線2上
のトリガ信号によって%8!へと変化し、同時にモード
レジスタ10はリセットされる。 第6図は、モニタ値が101であって、第2のカウンタ
手段36のカウンタ値がある値を示していた場合を示す
説明図である。以下、第6図を参照して説明する。第2
図で説明したときと同様に、信号線20上にリフレッシ
ュ起動トリガが出力されているものとする。このとき、
第1のカウンタ手段13のカウンタ値27が%81′で
6す、82のカウンタ手段36のカウンタ値30−/)
E’51Iでちるとすると、加算回路2Bから信号線3
1上に出力されるリフレッシュ回数値は118#となる
。 信号線20上のりフレッシュ起動トリガ信号と信号線3
1上のリフレッシュ回数値とが第1のりフレッシュ起動
手段6へ入力されると、信号線8上ヘリフレツシユ命令
が13回分だけ出力され、信号線34上のリフレッシュ
動作命令が13回だけ出力されて13回分のリフレッシ
ュ動作が行われる。 ここで、該当モジュールの動作が連続していてリフレッ
シュを行う期間が割当てられてなく、第2のカウンタ手
段36のカウンタ値がいっばいになってしまったときの
動作を第7図を参照して説明する。 信号線2上のリフレッシュトリガ信号がANDゲート1
5に入力されたとき、モニタ値や01pであったとする
と、第8図において示した説明と同様【、信号線22へ
動作中トリガ信号が出力される。このとき、第2のカウ
ンタ手段36のカウンタ値がいっばいであるとすると、
信号線23上へ午ヤリーアップ信号が出力される。信号
線23上のキャリーアップ信号のコンブリメント出力は
信号線24上で%Olとなるので、信号線26上に力9
ントアツプ信号は出力されない。信号線23上のキャリ
ーアップ信号力いIIであって信号線22上に動作中ト
リガ信号が入力されると、ANDゲート32によシ動作
中リフレッシュ起動信号が信号線33上に出力される。 第2のリフレッシュ起動手段7は、信号線33から動作
中リフレッシュ起動信号を入力すると、信号線s上のモ
ニタ値によシ、通常動作の終了後、信号線9上ヘリフレ
ツシユ命令を出力する。これによって、信号線34−1
上に’J7レツシユ動作命令が一回だけ出力され、−回
分のリフレッシュ動作が行われる。 これらの動作を繰返して、リフレッシュが行ゎれる。 本説明では第1図に示したようにモジュールが4つの場
合を示したが、モジュールの数がいくつであっても斯か
る方式は本発明の範囲を越えるものではない。また、第
1および第2のカウンタ手段13.38の値が2以上で
あれば、リフレッシュアドレス全部をリフレッシュする
回数まで何回でも、同様圧して制御することができる。 ここで、一度に行うリフレッシュの回数が増加すると、
その間に通常動作の実行される確率が高くなるため、そ
の装置の使われ方分充分に検討して1回数を決めること
が望ましい。 (発明の効果) 本発明は以上説明したように、動作中のモジュールに対
してはリフレッシュ動作を後まわしにし、動作中ではな
いモジュールに対しては予め定められた回数と、動作中
に後まわしにされた回数とを加算し、加算された合計の
回数だけリフレッシュ動作を行うことにより、通常動作
とりフレッシュ動作との重りを極力押えることができ、
リフレッシュ動作による通常動作の性能が落ちることを
防ぐことができるという効果がある。 特に、近年実現されてきたダイナミックRAM分使用し
た高速大容景外部拡張記憶装置では、複数の記憶モジュ
ールを備えている。したがって、同一モジュールへ続け
てアクセスする使い方が多い場合には、本発明によれば
通常動作とリフレッシュ動作との競合が極力避けられる
という効果がある。
れている。この大規模記憶装置において上述した従来の
リフレッシュ制御方式は、−周期内のリフレッシュ動作
時に記憶装置内のどの記憶モジュールが動作しようとし
ても必ず競合して通常動作がある一定時間にわたって待
たされるという欠点がある。 本発明の目的は、動作中のモジュールに対してはりフレ
ッシュを後まわしにし、動作中ではないモジュールに対
しては予め定められた回数と、動作中に後まわしにされ
た回数とを加算し、加算された合計の回数だけリフレッ
シュを行うことによって上記欠点を除去し、競合を発生
することがないように構成したリフレッシュ制御方式を
提供することにある。 (問題点を解決するための手段) 本発明によるリフレッシュ制御方式は、ダイナミックR
AM′lfr、使用した記憶装置におけるものであって
、時間管理手段と、モジュールモニタ手段と、第1のカ
ウンタ手段と、第2のカウンタ手段と、加算手段と、第
1の起動手段と、第2の起動手段とを具備して構成した
ものである。 時間管理手段は、リフレッシュの周期を管理して周期ご
とにトリガ信号を発生させるためのものである。 モジュールモニタ手段は、記憶装置の内部で機能的に独
立している記憶モジュールごとに動作をモニタするため
のものである。 第1のカウンタ手段は、動作中ではないモジュールへの
IJ7L/ツシュ命令に対して、リフレッシュを行うべ
き指定時間であるか否かを管理し、指定時間の範囲内に
モジュールごとに行われるべきリフレッシュ回数を予め
定めるためのものである。 第2のカウンタ手段は、時間管理手段からのトリ力信号
とモジュールモニタ手段からのモジュール動作状態信号
とを受信して、動作中のモジュールへのリフレッシュ命
令に従い、セットされた値をカウントアツプするための
ものである。 加算手段は、第1および第2のカウンタ手段の値を加算
するためのものである。 第1の起動手段は、加算手段によって得られた値に相当
する回数だけ動作中ではないモジュールに対するリフV
ツクユの動作を起動する丸めのものである。 第2の起動手段は、動作中のモジュールへのリフレッシ
ュ命令に対して第2のカウンタ手段が最大値を示してい
るときにはカウントアツプを行わせず、上記モジュール
の動作終了後に一回だけのリフレッシュ動作を起動する
ためのものである。 (実施例) 次に、本発明について図面を参照して詳細に説明する。 第1図は、本発明によるリフレッシュ制御方式を実現す
る一実施例を示すブロック図である。第1図ておいて、
1は時間管理手段、4はモジュールモニタ手段、34−
1〜34−4はそれぞれりフレッシュ制御手段である。 リフレッシュ制御手段34−1において、6.7はそれ
ぞれ第1および第2のリフレッシュ起動手段、10はモ
ードレジスタ、13は第10カウンタ手段、I S +
、 19 。 21.25.32はそれぞれANDゲーと、28は加算
回路、29はORゲーと、35はインバータ、36は第
2のカウンタ手段である。 時間管理手段1は、リフレッシュ周期を管理し、リフレ
ッシュトリガ1号’t(M帰線2上に出力するためのも
のである。モジュールモニタ手段4は信号線3から記憶
装置動作起動信号を入力して、動作中の記憶モジュール
のモニタ値を信号線5−1〜5−4上に出力するための
ものである。モードレジスタlOは、通常時には%Ol
を示し、第1のリフレッシュ起動手段6によるリフレッ
シュ起動がかかるとセットされ、第1のカウンタ手段]
3に対するキャリーアップ信号でリセットされる。 ANDゲート15は、モードレジスタlOから信号線1
2へのコンブリメント側出力と信号線2へのリフレッシ
ュトリガ信号との論理和を求め、信号線16上にツーマ
ルトIJガ信号を出力する。 ANDゲート19は、信号線16上のノーマルトリガ信
号と信号線5−1〜S−4上のモニタ値のコンブリメン
ト値(論理線1)上)との論理和を求め、信号線20の
リフレッシュ起動トリガを出力する。ANDゲート21
は、信号線16上のノーマルトリガ信号と信号MS−1
〜S−4上のモニタ値のそのままの値(信号線18上)
との論理積金求めて、信号11i122上て動作中トリ
ガ信号を出力する。ANDゲート25は、信号線22上
の動作中トリガ信号と、モジュールOに備えられた第2
のカウンタ手段36に対する中ヤリーアップ信号のコン
ブリメント(信号線24上)との論理積を求めて信号線
26上にカウントアツプ信号を出力する。 カウンタ手段13は、モードレジスタ10から信号線1
1への真理値側出力が111のときにカウントアツプす
る。第2のカウンタ手段36は、信号線26からカウン
トアツプ信号が入力されるとカウントアツプし、第1の
リフレッシュ起動手段6によるリフレッシュの起動がか
かるとクリアされる。加算回路28は、信号fs2フ上
のカウンタ値と第2のカウンタ手段36から信号線30
上へのカウンタ値とを加算して、信号線31上ヘリフレ
ッシュ回数値を出力する。第1のリフレッシュ起動手段
6は、信号線20上のリフレッシュ起動トリガ信号と、
信号線31上のリフレッシュ回数値とを入力して、信号
線8上ヘリフレツシユ命令8を出力する。 ANDゲート32は、第2のカウンタ手段36に対する
キャリアツブ信号と信号線22上の動作中トリガ信号と
の論理積を求め、信号線33上へ動作中リフレッシュ起
動信号を出力する。第2のリフレッシュ起動手段7は、
信号線33上の動作中リフレッシュ起動信号と、信号線
S上のモニタ信号とを入力して、信号線9上ヘリフレツ
シユ命令?出力する。ORゲート29は、信号線8上の
リフレッシュ命令と信号線9上のリフレッシュ命令との
論理和を求めて、信号線34上ヘリフレツシユ命令を出
力する。 本説明ではモジュールOのみを詳細に説明しているが、
各モジュールは、いずれも同様な動作をする。 次に、第2図〜第7図に示すタイムチャートを参照して
本実施例の動作を説明する。 第2図において、信号線2上にリフレッシュトリガ信号
が出力されたとき、該当モジュールのモニタ値(信号線
5−1〜5−4上の一つ)が%OIでモードレジスタ】
0から信号線11上へ送出された値が%0!であったと
する。モードレジスタIOから信号線11上への値が1
0#であり、信号線12上のコンブリメント値が%I!
であるので、このとき信号線16上のノーマルトリガ信
号はトリガ信号線2上に出力される。このとき、信号線
S上のモニタ値が%Ofであるので、信号線17上のコ
ンブリメント値が%IFとなり、(1帰線20上にリフ
レッシュ超勤トリガ信号が出力される。このとき、第1
のカウンタ手段13から信号線2)上へのカウンタ値が
%81であって、第2のカウンタ手段36から信号線3
0へのカウンタ値が%O!であるとすると、加算回路2
8から信号線3】への出力リフレッシュ回数値はt34
となる。第1のリフレッシュ起動手段6は、信号線20
上のリフレッシュ起動トリガ信号と、信号線3】上のリ
フレッシュ回数1とと入力して、信号線8上のリフレッ
シュ命令を8回分だけ出力し、信号線34上のりフレッ
シュ動作命令つ;8回分だけ出力され、8回分のりフレ
ッシュを行う。 ここで、信号線2上のりフレッシュトリガ信号が入力さ
れたときに該当するモジュールが使用中であるものとす
る。第3図は、信号線S上のモジュールモニタ値が%l
/であった場合のタイミングチャートである。このとき
、信号線16上ンζノ一マルトリガ信号は出力されるが
、信号、fps−1〜S−4上のモニタイ直が%IIで
あるため、信号線20上のリフレッシュ起動トリガ信号
が出力されず、信号線22上に動作中トリガ信号が出力
される。ここで、第2のカウンタ手段36から信号線3
0上へのカウンタ値が%OPであったものとすると、信
号線26上にカウントマツプ信号が出力され、第2のカ
ウンタ手段36から信号線30への力9ンタ値が増分さ
れて%IPとなる。このような条件下では、リフレッシ
ュ動作は行われない。 第2図では説明を省略したが、第2図の場合では、信号
@8上にリフレッシュ命令が出力された時点でモードレ
ジスタlOはセットされ、信号線11上の出力は%1N
となる。 第4図は、モードレジスタ10から信号線11への値が
%11のときに信号線2上ヘリフレッシュトリガ傷号が
出力された場合のタイミングチャートである。信号線2
上にトリガ信号が出力されたとき、モードレジスp10
から信号線】2へのコンブリメント出力が%O1である
ため、信号線16上のノーマルトリガ信号によシ後段の
出力はすべて出力されない。このとき、第1の力゛ウン
タ手段13は信号線2上のトリガ信号によってカウント
アツプされ、カウンタ値27は%8#→%IIIへと変
化する。このとき、第1のカウンタ手段13は%8#を
最大値として有するものとする。 このモードレジスタlOのリセットを第5図を参照して
説明する。 信号線2上にトリガ信号が出力されたときには第4図の
説明と同様K、信号線16上のノーマルトリガ信号から
後段の出力はすべて出力されない。 このとき、第1のカウンタ手段】3のカウンタ値27が
%71であったとし、第1のカウンタ手段13から信号
線14上へ中ヤリアップ信号が出力されるものと仮定す
ると、第1のカウンタ手段13のセット値は信号線2上
のトリガ信号によって%8!へと変化し、同時にモード
レジスタ10はリセットされる。 第6図は、モニタ値が101であって、第2のカウンタ
手段36のカウンタ値がある値を示していた場合を示す
説明図である。以下、第6図を参照して説明する。第2
図で説明したときと同様に、信号線20上にリフレッシ
ュ起動トリガが出力されているものとする。このとき、
第1のカウンタ手段13のカウンタ値27が%81′で
6す、82のカウンタ手段36のカウンタ値30−/)
E’51Iでちるとすると、加算回路2Bから信号線3
1上に出力されるリフレッシュ回数値は118#となる
。 信号線20上のりフレッシュ起動トリガ信号と信号線3
1上のリフレッシュ回数値とが第1のりフレッシュ起動
手段6へ入力されると、信号線8上ヘリフレツシユ命令
が13回分だけ出力され、信号線34上のリフレッシュ
動作命令が13回だけ出力されて13回分のリフレッシ
ュ動作が行われる。 ここで、該当モジュールの動作が連続していてリフレッ
シュを行う期間が割当てられてなく、第2のカウンタ手
段36のカウンタ値がいっばいになってしまったときの
動作を第7図を参照して説明する。 信号線2上のリフレッシュトリガ信号がANDゲート1
5に入力されたとき、モニタ値や01pであったとする
と、第8図において示した説明と同様【、信号線22へ
動作中トリガ信号が出力される。このとき、第2のカウ
ンタ手段36のカウンタ値がいっばいであるとすると、
信号線23上へ午ヤリーアップ信号が出力される。信号
線23上のキャリーアップ信号のコンブリメント出力は
信号線24上で%Olとなるので、信号線26上に力9
ントアツプ信号は出力されない。信号線23上のキャリ
ーアップ信号力いIIであって信号線22上に動作中ト
リガ信号が入力されると、ANDゲート32によシ動作
中リフレッシュ起動信号が信号線33上に出力される。 第2のリフレッシュ起動手段7は、信号線33から動作
中リフレッシュ起動信号を入力すると、信号線s上のモ
ニタ値によシ、通常動作の終了後、信号線9上ヘリフレ
ツシユ命令を出力する。これによって、信号線34−1
上に’J7レツシユ動作命令が一回だけ出力され、−回
分のリフレッシュ動作が行われる。 これらの動作を繰返して、リフレッシュが行ゎれる。 本説明では第1図に示したようにモジュールが4つの場
合を示したが、モジュールの数がいくつであっても斯か
る方式は本発明の範囲を越えるものではない。また、第
1および第2のカウンタ手段13.38の値が2以上で
あれば、リフレッシュアドレス全部をリフレッシュする
回数まで何回でも、同様圧して制御することができる。 ここで、一度に行うリフレッシュの回数が増加すると、
その間に通常動作の実行される確率が高くなるため、そ
の装置の使われ方分充分に検討して1回数を決めること
が望ましい。 (発明の効果) 本発明は以上説明したように、動作中のモジュールに対
してはリフレッシュ動作を後まわしにし、動作中ではな
いモジュールに対しては予め定められた回数と、動作中
に後まわしにされた回数とを加算し、加算された合計の
回数だけリフレッシュ動作を行うことにより、通常動作
とりフレッシュ動作との重りを極力押えることができ、
リフレッシュ動作による通常動作の性能が落ちることを
防ぐことができるという効果がある。 特に、近年実現されてきたダイナミックRAM分使用し
た高速大容景外部拡張記憶装置では、複数の記憶モジュ
ールを備えている。したがって、同一モジュールへ続け
てアクセスする使い方が多い場合には、本発明によれば
通常動作とリフレッシュ動作との競合が極力避けられる
という効果がある。
第1図は、本発明によるリフレッシュ制御方式を実現す
る一実施例を示すブロック歯である。 第2図〜第7図は、それぞれ第1図の動作を示すタイム
チャートである。 l・・・時間管理手段 4−・eモジュールモニタ手段 6.7・・・リフレツ7ユ起動手段 lO・昏・モードレジスタ 13.36・・・カウンタ手段 Is、19,21.2g、32・ANDゲート28・・
・加算回路 29・・・ORゲート 35・・・バッファ
る一実施例を示すブロック歯である。 第2図〜第7図は、それぞれ第1図の動作を示すタイム
チャートである。 l・・・時間管理手段 4−・eモジュールモニタ手段 6.7・・・リフレツ7ユ起動手段 lO・昏・モードレジスタ 13.36・・・カウンタ手段 Is、19,21.2g、32・ANDゲート28・・
・加算回路 29・・・ORゲート 35・・・バッファ
Claims (1)
- ダイナミックRAMを使用した記憶装置のリフレッシュ
制御方式であつて、前記リフレッシュの周期を管理して
前記周期ごとにトリガ信号を発生させるための時間管理
手段と、前記記憶装置の内部で機能的に独立している記
憶モジュールごとに動作をモニタするためのモジュール
モニタ手段と、動作中ではないモジユールへのリフレッ
シュ命令に対して前記リフレッシュを行うべき指定時間
であるか否かを管理し、前記指定時間の範囲内にモジュ
ールごとに行われるべきリフレッシュ回数を予め定める
ための第1のカウンタ手段と、前記時間管理手段からの
トリガ信号と前記モジュールモニタ手段からのモジュー
ル動作状態信号とを受信して動作中のモジユールへのリ
フレッシュ命令に従い、セットされた値をカウントアッ
プするための第2のカウンタ手段と、前記第1および第
2のカウンタ手段の値を加算するための加算手段と、前
記加算手段によつて得られた値に相当する回数だけ前記
動作中ではないモジュールに対して前記リフレッシュの
動作を起動するための第1の起動手段と、前記動作中の
モジユールへの前記リフレッシュ命令に対して前記第2
のカウンタ手段が最大値を示しているときにはカウント
アップは行わせず、前記モジュールの動作終了後に1回
だけのリフレッシュ動作を起動するための第2の起動手
段とを具備して構成したことを特徴とするリフレッシュ
制御方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61287501A JPS63140491A (ja) | 1986-12-02 | 1986-12-02 | リフレツシユ制御方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61287501A JPS63140491A (ja) | 1986-12-02 | 1986-12-02 | リフレツシユ制御方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63140491A true JPS63140491A (ja) | 1988-06-13 |
Family
ID=17718160
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61287501A Pending JPS63140491A (ja) | 1986-12-02 | 1986-12-02 | リフレツシユ制御方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63140491A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5193165A (en) * | 1989-12-13 | 1993-03-09 | International Business Machines Corporation | Memory card refresh buffer |
-
1986
- 1986-12-02 JP JP61287501A patent/JPS63140491A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5193165A (en) * | 1989-12-13 | 1993-03-09 | International Business Machines Corporation | Memory card refresh buffer |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5473571A (en) | Data hold circuit | |
US5586287A (en) | Information processing apparatus capable of holding storage contents of PSRAM even when system clock comes to abnormal halt | |
JPS6346698A (ja) | 半導体記憶装置 | |
EP0338528B1 (en) | Semiconductor memory | |
JPH02238548A (ja) | アービタ回路 | |
JP3570382B2 (ja) | 省電力グラフィック制御回路 | |
JPS63140491A (ja) | リフレツシユ制御方式 | |
US7047373B2 (en) | Memory control apparatus and method for controlling memory access capable of selecting desirable page mode | |
US5539916A (en) | DMA control for continuing transfer to input/output device in a cycle steal mode | |
KR100457533B1 (ko) | 리프레쉬 제어방법 및 장치 | |
US20020112117A1 (en) | Apparatus and method for controlling bank refresh | |
US11817142B2 (en) | Refresh circuit and memory | |
JPH097368A (ja) | マイクロコンピュータ | |
JPH0740432B2 (ja) | メモリのリフレッシュ方式 | |
US6366516B1 (en) | Memory subsystem employing pool of refresh candidates | |
JPH01185897A (ja) | リフレッシュ制御装置 | |
CN115565570A (zh) | 接口变换器和伪多端口存储装置 | |
JPH0245274B2 (ja) | ||
JPS58159292A (ja) | メモリリフレツシユ方法 | |
JPS6128320Y2 (ja) | ||
KR0176464B1 (ko) | 다이나믹 랜덤 억세스 메모리장치의 리플레쉬 제어회로 | |
JPH1145565A (ja) | リフレッシュカウンター及びリフレッシュカウンティング方法 | |
JPH01211397A (ja) | 記憶装置のリフレッシュ装置 | |
JPH0349095A (ja) | 半導体記憶装置 | |
JPH03212754A (ja) | メモリリクエスト制御方式 |