JPS63138810A - スイツチド・キヤパシタ・フイルタ - Google Patents
スイツチド・キヤパシタ・フイルタInfo
- Publication number
- JPS63138810A JPS63138810A JP28307086A JP28307086A JPS63138810A JP S63138810 A JPS63138810 A JP S63138810A JP 28307086 A JP28307086 A JP 28307086A JP 28307086 A JP28307086 A JP 28307086A JP S63138810 A JPS63138810 A JP S63138810A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- filter
- time
- sampling
- operational amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 63
- 238000005070 sampling Methods 0.000 claims abstract description 20
- 238000007599 discharging Methods 0.000 claims description 4
- 230000010354 integration Effects 0.000 abstract 4
- 238000011045 prefiltration Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 3
- 230000000903 blocking effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
Landscapes
- Filters That Use Time-Delay Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はプレフィルタの機能を有するスイッチド・キャ
パシタ・フィルタに関するものである。
パシタ・フィルタに関するものである。
スイッチド・キャパシタ・フィルタのように。
一定周期で信号をサンプリングして処理するサンプル値
フィルタでは、折プ返しの現象により高次の通過域が発
生する。
フィルタでは、折プ返しの現象により高次の通過域が発
生する。
そこで通常、サンプル値フィルタの入力部には。
ＲＣフィルタなどのアナログ・プレフィルタラ前置し、
入力の高域雑音を除くことが行われる。このとき、プレ
フィルタの特性は、高域しゃ所持性を有し、高次の通過
域、すなわち、サンプリング周波数の整数倍の周波数の
近傍の信号を除くようカットオフ周波数が選ばれる。
入力の高域雑音を除くことが行われる。このとき、プレ
フィルタの特性は、高域しゃ所持性を有し、高次の通過
域、すなわち、サンプリング周波数の整数倍の周波数の
近傍の信号を除くようカットオフ周波数が選ばれる。
ところで、このアナログ・プレフィルタの機能をスイッ
チド・キャパシタ・フィルタで実現する方法が提案され
ておシ、それによれば、サンプリング周波数の奇数倍の
周波数の近傍の信号を除去できる。
チド・キャパシタ・フィルタで実現する方法が提案され
ておシ、それによれば、サンプリング周波数の奇数倍の
周波数の近傍の信号を除去できる。
第３図にプレフィルタの機能を有するスイッチド・キャ
ノ４シタ・フィルタの従来例として、特開昭５５−１５
８７２５号公報の回路を示す。１，１２はそれぞれ入力
と出力の端子、２〜５はスイッチ。
ノ４シタ・フィルタの従来例として、特開昭５５−１５
８７２５号公報の回路を示す。１，１２はそれぞれ入力
と出力の端子、２〜５はスイッチ。
６〜１０は容量、１１は演算増幅器である。またａ−ｈ
はスイッチ２〜５の接点である。
はスイッチ２〜５の接点である。
スイッチ２は、第４図（ａ）Ｋ示すクロックパＡ／スφ
、によって制御され、また、スイッチ３〜５は第４図（
ｂ）のクロックφ２によって制御される。ただしφ１．
φ２が′１”のとき接点１ ＃ ｄ ＃ ｆ ｓ Ｋが
接するものとする。
、によって制御され、また、スイッチ３〜５は第４図（
ｂ）のクロックφ２によって制御される。ただしφ１．
φ２が′１”のとき接点１ ＃ ｄ ＃ ｆ ｓ Ｋが
接するものとする。
容量６．７の値は２Ｃ１であシ、容量８の値はＣ１であ
る。容量９は積分容量で、値はＣＩ、容量１０は帰還容
量で、値はＣ２である。
る。容量９は積分容量で、値はＣＩ、容量１０は帰還容
量で、値はＣ２である。
端子ｌに加えられた入力信号ν、は、クロック周期Ｔの
前半の二の期間に、容量６でサンプリングされ、クロッ
ク周期の後半で、容量７で電荷分配される。クロック周
期の後半では、容ｉ８によるサンプリングが並行して行
われ１次の半周期で容量７と８との電荷は、積分容量９
に転送される。
前半の二の期間に、容量６でサンプリングされ、クロッ
ク周期の後半で、容量７で電荷分配される。クロック周
期の後半では、容ｉ８によるサンプリングが並行して行
われ１次の半周期で容量７と８との電荷は、積分容量９
に転送される。
同時に、帰還容量１０の電荷も、積分容量９に転送され
、演算増幅器１１の積分動作によシ、出力端子１２には
出力信号動が発生する。
、演算増幅器１１の積分動作によシ、出力端子１２には
出力信号動が発生する。
第３図の回路の特性は、電荷保存則によシ計算され１次
のようＫなる。
のようＫなる。
”ＩＩ”２ ＝＝ ［ｃ、ｖ、ｚ−’ ＋ｃ、ｔ’、
ｚ″″”＋Ｃ２ｖ２２−’ ］＋ＣＢＶ２Ｚ−’ （ｔ
）ただし ｚ−１＝ｅ−ｊ０？、ｚ−２＝ｅ−ｊ叫で、Ｔはり０７
り周波数でωは角周波数である。
ｚ″″”＋Ｃ２ｖ２２−’ ］＋ＣＢＶ２Ｚ−’ （ｔ
）ただし ｚ−１＝ｅ−ｊ０？、ｚ−２＝ｅ−ｊ叫で、Ｔはり０７
り周波数でωは角周波数である。
（２）式は第３図の回路の入出力特性を示し、（２）式
の分子に注目すると、（１＋ｚ−２）の項はクロック周
波数ｆＣ（＝１／Ｔ）の奇数倍の周波数で減衰極を生じ
て、その近傍で阻止域をつくり、また周波数ゼロとｆｃ
の偶数倍の近傍では通過域をつくる。
の分子に注目すると、（１＋ｚ−２）の項はクロック周
波数ｆＣ（＝１／Ｔ）の奇数倍の周波数で減衰極を生じ
て、その近傍で阻止域をつくり、また周波数ゼロとｆｃ
の偶数倍の近傍では通過域をつくる。
第５図は、上述したスイッチド・キャノクシタ・フィル
タの周波数特性である。図においてのはサンプル値フィ
ルタの特性を示し、折シ返しによシとなる。■は伝達関
数１＋Ｚ″″２で示されるフィルタの特性を示し、サン
プリング周波数の奇数倍の近傍で阻止域となっている。
タの周波数特性である。図においてのはサンプル値フィ
ルタの特性を示し、折シ返しによシとなる。■は伝達関
数１＋Ｚ″″２で示されるフィルタの特性を示し、サン
プリング周波数の奇数倍の近傍で阻止域となっている。
■は特性■のフィルタを前置したす／ｆル値フィルタの
特性を示し、サンプリング周波数の奇数倍の入力信号は
除かれるため９通過域内に折り返し成分を生じない。
特性を示し、サンプリング周波数の奇数倍の入力信号は
除かれるため９通過域内に折り返し成分を生じない。
すなわち、第２図の回路は、サンプリング周波数の奇数
倍の近傍で阻止特性を示すので、プレフィルタの作用を
する。なお、す／シリング周波数の偶数倍の近傍の信号
をとるため、別のフィルタが必要であるが、サンプリン
グ周波数の整数倍の近傍の信号を阻止する本来のプレフ
ィルタに較べると極めて簡単なもので良い。
倍の近傍で阻止特性を示すので、プレフィルタの作用を
する。なお、す／シリング周波数の偶数倍の近傍の信号
をとるため、別のフィルタが必要であるが、サンプリン
グ周波数の整数倍の近傍の信号を阻止する本来のプレフ
ィルタに較べると極めて簡単なもので良い。
以″′Ｆ糸日
〔発明が解決しようとする問題点〕
ところで、上述した従来のプレフィルタ機能を有するス
イッチド・キャノ母シタ・フィルタでは。
イッチド・キャノ母シタ・フィルタでは。
容量６と７とで電荷を分配するとき、スイッチ２゜３の
接続点に存在する配線容量１３のために誤差を生じ、結
果として、設計どおシの特性が得られないという欠点が
ある。配線容量１３がないとき。
接続点に存在する配線容量１３のために誤差を生じ、結
果として、設計どおシの特性が得られないという欠点が
ある。配線容量１３がないとき。
第３図の容量６の値は、２Ｃ１であるから、サンプリン
グ時には、ｖ、・２Ｃ，の電荷が充電される。容量７の
値も２Ｃ，であるから、容量６，７の電荷分配によシ、
容量７にはν、・Ｃ１の電荷がたまる。
グ時には、ｖ、・２Ｃ，の電荷が充電される。容量７の
値も２Ｃ，であるから、容量６，７の電荷分配によシ、
容量７にはν、・Ｃ１の電荷がたまる。
ところが、配線容量の値Ｃｃがあるとき、容量７に分配
される電荷は。
される電荷は。
となり誤差を生ずる。
そこで１本発明の目的は上記問題点疋鑑み、上述の配線
容量によって生ずる誤差を生じないスイッチＰ・キャパ
シタ・フィルタを提供することである。
容量によって生ずる誤差を生じないスイッチＰ・キャパ
シタ・フィルタを提供することである。
本発明によれば、第１の充電スイッチと第１の放電スイ
ッチとを有し、第１の周期Ｔで入力信号をサンプリング
する第１のサンプリング容量と。
ッチとを有し、第１の周期Ｔで入力信号をサンプリング
する第１のサンプリング容量と。
第２及び第３の充電スイッチと第２及び第３の放電スイ
ッチをそれぞれ有し第２の周期２Ｔで前記入力信号を交
互だサンプリングする第２．第３のサンプリング容量と
、非反転入力を接地し１反転入力を前記第１．第２．第
３のサンプリング容量の前記第１．第２及び第３の放電
スイッチだ接続する演算増幅器と、第４の充電スイッチ
と第４の放電スイッチとを有し前記演算増幅器の出力電
圧を前記第１の周期Ｔでサンプリングし、前記演算増幅
器の反転入力に転送する第４のサン７’ ＩＪソング量
と、前記演算増幅器の出力と反転入力との間に接続され
る積分容量とを有することを特徴とするスイノチドφキ
ャパシタ・フィルタが得られる。
ッチをそれぞれ有し第２の周期２Ｔで前記入力信号を交
互だサンプリングする第２．第３のサンプリング容量と
、非反転入力を接地し１反転入力を前記第１．第２．第
３のサンプリング容量の前記第１．第２及び第３の放電
スイッチだ接続する演算増幅器と、第４の充電スイッチ
と第４の放電スイッチとを有し前記演算増幅器の出力電
圧を前記第１の周期Ｔでサンプリングし、前記演算増幅
器の反転入力に転送する第４のサン７’ ＩＪソング量
と、前記演算増幅器の出力と反転入力との間に接続され
る積分容量とを有することを特徴とするスイノチドφキ
ャパシタ・フィルタが得られる。
次に実施例について図面を参照して説明する。
第１図は本発明によるスイッチド拳キャパシタφフィル
タの回路図である。第１図において１は入力端子、１２
は出力端子、２〜５はスイッチ。
タの回路図である。第１図において１は入力端子、１２
は出力端子、２〜５はスイッチ。
ａ〜ｈはスイッチ２〜５の接点である。６〜８は容量で
３個の容量は等しくＣ１である。９は積分容量でＣＢの
値を有し、１０は帰還容量で値はＣ２である。１１は演
算増幅器である。スイッチ２，３は第２図（ｃ）（ｄ）
に示されるクロックパルスφ３．φ４によって動作し、
スイッチ４，５は第２図（ａ） 、 （ｂ）ニ示すれる
クロックパルスφ１．φ２によって動作する。尚、クロ
ックパルスφ４．φ２の周期はＴでありクロックパルス
φ３．φ４の周期は２Ｔである。
３個の容量は等しくＣ１である。９は積分容量でＣＢの
値を有し、１０は帰還容量で値はＣ２である。１１は演
算増幅器である。スイッチ２，３は第２図（ｃ）（ｄ）
に示されるクロックパルスφ３．φ４によって動作し、
スイッチ４，５は第２図（ａ） 、 （ｂ）ニ示すれる
クロックパルスφ１．φ２によって動作する。尚、クロ
ックパルスφ４．φ２の周期はＴでありクロックパルス
φ３．φ４の周期は２Ｔである。
ここでスイッチ２．３においてクロックパルスφ３が“
１”のときｒｂｅｃが接しクロック・ヂルスφ４が１”
のとき、ａ、ｄ側が接するものとする。
１”のときｒｂｅｃが接しクロック・ヂルスφ４が１”
のとき、ａ、ｄ側が接するものとする。
またスイッチ４，５においてクロックパルスφ１が１″
のときｆ、ｇ側、クロックパルスφ２が、“１”のとき
ｅ、ｈ側に接するものとする。
のときｆ、ｇ側、クロックパルスφ２が、“１”のとき
ｅ、ｈ側に接するものとする。
端子１に加えられた入力信号ｖ１は、第２図における時
刻（ｎ−２）Ｔにおいて、容量６にリングリングされる
。また時刻（ｎ −−） Ｔにおいては。
刻（ｎ−２）Ｔにおいて、容量６にリングリングされる
。また時刻（ｎ −−） Ｔにおいては。
容量８にサンプリングされ、（ｎ−１）Ｔにおいでは、
容量７にサンプリングされる。時刻（ｎ−１）Ｔにおい
ては、容量６と容量８との電荷は、それぞれスイッチ２
と４とを介して積分容量９に転送される。
容量７にサンプリングされる。時刻（ｎ−１）Ｔにおい
ては、容量６と容量８との電荷は、それぞれスイッチ２
と４とを介して積分容量９に転送される。
時刻（ｎ−−）Ｔｌｌ？：おいては、容量８にで、がサ
ンプリングされ９時刻（ｎＴ ）においては、容量７と
容量８との電荷かそれぞれスイッチ３と４とを介して積
分容量９に転送される。帰還容量１０の電荷は、（ｎ−
１）ＴとｎＴとの時刻に積分容量９に転送される。演算
増幅器１１は積分動作を行い、出力端子１２には、出力
信号ｖ２が発生する。
ンプリングされ９時刻（ｎＴ ）においては、容量７と
容量８との電荷かそれぞれスイッチ３と４とを介して積
分容量９に転送される。帰還容量１０の電荷は、（ｎ−
１）ＴとｎＴとの時刻に積分容量９に転送される。演算
増幅器１１は積分動作を行い、出力端子１２には、出力
信号ｖ２が発生する。
前述の動作は電荷保存則を用いて次式によって表わすこ
とができる。容量６，７．８の値が等しくＣ１のとき ＣＢｖ２＝−［Ｃ１υ１ｚ−１＋Ｃ１υ１Ｚ１＋Ｃ２υ
２ｚ−１コ＋ＣＢｖ２ｚ−１・・・（３） となシ、（４）式は前述の（３）式と同じになる。
とができる。容量６，７．８の値が等しくＣ１のとき ＣＢｖ２＝−［Ｃ１υ１ｚ−１＋Ｃ１υ１Ｚ１＋Ｃ２υ
２ｚ−１コ＋ＣＢｖ２ｚ−１・・・（３） となシ、（４）式は前述の（３）式と同じになる。
すなわち、第１図の本発明による回路は、第３図の従来
例の回路と同じ特性を有し、プレフィルタの機能を有す
ると言える。
例の回路と同じ特性を有し、プレフィルタの機能を有す
ると言える。
ここで、従来例と回路を比較すると１本発明では従来例
のように電荷を分配する部分を持たないので配線容量に
より誤差を生じない。
のように電荷を分配する部分を持たないので配線容量に
より誤差を生じない。
以上説明したように本発明によれば、配線容量などの浮
遊容量によって周波数特性誤差を生じないプレフィルタ
機能を有するスイッチド・キャパシタ・フィルタを実現
できる。
遊容量によって周波数特性誤差を生じないプレフィルタ
機能を有するスイッチド・キャパシタ・フィルタを実現
できる。
第１図は本発明のスイッチド・キャノ母７りＯフィルタ
の回路図、第２図は本発明のスイノチド・キャノ？シタ
・フィルタに使用するクロックパルスを示す図、第３図
は従来のスイッチド・キャパシタ・フィルタの回路図、
第４図および第５図はそれぞれ、従来のスイノチド−キ
ャパシタＯフィルタのクロックパルスおよび減衰特性で
ある。 １・・・入力端子、２〜５・・・スイッチ、６〜１ｏ・
・・容量、１１・・・演算増幅器、１２・・・出力端子
、１３・・・配線容量、ａ〜ｈ・・・接点。 ↓ 第２図
の回路図、第２図は本発明のスイノチド・キャノ？シタ
・フィルタに使用するクロックパルスを示す図、第３図
は従来のスイッチド・キャパシタ・フィルタの回路図、
第４図および第５図はそれぞれ、従来のスイノチド−キ
ャパシタＯフィルタのクロックパルスおよび減衰特性で
ある。 １・・・入力端子、２〜５・・・スイッチ、６〜１ｏ・
・・容量、１１・・・演算増幅器、１２・・・出力端子
、１３・・・配線容量、ａ〜ｈ・・・接点。 ↓ 第２図
Claims (1)
- １、第１の充電スイッチと第１の放電スイッチとを有し
、第１の周期Ｔで入力信号を前記第１の充電スイッチを
介してサンプリングする第１のサンプリング容量と、第
２及び第３の充電スイッチと第２及び第３の放電スイッ
チとをそれぞれ有し第２の周期２Ｔで前記入力信号を交
互にサンプリングする第２、第３のサンプリング容量と
、非反転入力を接地し、反転入力を前記第１、第２、第
３のサンプリング容量の前記第１、第２及び第３の放電
スイッチに接続する演算増幅器と、第４の充電スイッチ
と第４の放電スイッチとを有し、前記演算増幅器の出力
電圧を前記第１の周期Ｔでサンプリングし、前記演算増
幅器の反転入力に転送する第４のサンプリング容量と、
前記演算増幅器の出力と反転入力との間に接続される積
分容量とを有することを特徴とするスイッチド・キャパ
シタ・フィルタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28307086A JPS63138810A (ja) | 1986-11-29 | 1986-11-29 | スイツチド・キヤパシタ・フイルタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28307086A JPS63138810A (ja) | 1986-11-29 | 1986-11-29 | スイツチド・キヤパシタ・フイルタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63138810A true JPS63138810A (ja) | 1988-06-10 |
Family
ID=17660815
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28307086A Pending JPS63138810A (ja) | 1986-11-29 | 1986-11-29 | スイツチド・キヤパシタ・フイルタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63138810A (ja) |
-
1986
- 1986-11-29 JP JP28307086A patent/JPS63138810A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4210872A (en) | High pass switched capacitor filter section | |
| CA1159909A (en) | Switched-capacitor interpolation filter | |
| EP0400725B1 (en) | Sample-and-hold device | |
| CA1159910A (en) | Switched-capacitor cosine filter | |
| US6441762B2 (en) | Circuit device for cancelling out spurious pulses in a switched capacitance low-pass filter, and a filter incorporating it | |
| JP3465951B2 (ja) | 反転遅延回路 | |
| JPS6410131B2 (ja) | ||
| US5327092A (en) | Switched capacitor filter circuit employing two switched capacitor filters | |
| JPS61276411A (ja) | 除去フイルタ | |
| US4354250A (en) | Switched-capacitor source resistor simulation circuit | |
| JPS63138810A (ja) | スイツチド・キヤパシタ・フイルタ | |
| US4296392A (en) | Switched capacitor bilinear resistors | |
| JPS639683B2 (ja) | ||
| JPS62266909A (ja) | スイツチド・キヤパシタ・フイルタ | |
| Ono | A new switched-capacitor inductance simulation circuit using unity gain buffers | |
| US4513265A (en) | 3-Phase switched capacitor circuit having an inductive characteristic | |
| JPS59122216A (ja) | スイツチド・キヤパシタ・フイルタ | |
| JPH01303913A (ja) | スイッチドキャパシタフィルタ回路 | |
| JPS637487B2 (ja) | ||
| JPS632170B2 (ja) | ||
| JPH05290596A (ja) | スイッチトキャパシタサンプルホールド遅延回路 | |
| JPS6243562B2 (ja) | ||
| JPS637488B2 (ja) | ||
| JPS6148222A (ja) | スイツチト・キヤパシタ・フイルタ | |
| JP2000124774A (ja) | フィルタ回路 |