JPS63138808A - Integrated type piezoelectric thin film function element - Google Patents

Integrated type piezoelectric thin film function element

Info

Publication number
JPS63138808A
JPS63138808A JP61285218A JP28521886A JPS63138808A JP S63138808 A JPS63138808 A JP S63138808A JP 61285218 A JP61285218 A JP 61285218A JP 28521886 A JP28521886 A JP 28521886A JP S63138808 A JPS63138808 A JP S63138808A
Authority
JP
Japan
Prior art keywords
film
thin film
piezoelectric thin
electrode
dielectric film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61285218A
Other languages
Japanese (ja)
Inventor
Hitoshi Suzuki
仁 鈴木
Chikau Takahashi
高橋 誓
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP61285218A priority Critical patent/JPS63138808A/en
Publication of JPS63138808A publication Critical patent/JPS63138808A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To easily incorporate a piezoelectric thin film to an adjacent integrated circuit without damaging the piezoelectric thin film by protecting the piezoelectric thin film by a 2nd dielectric film and connecting it to the metallic film wire through a connection hole formed to a part of the dielectric film. CONSTITUTION:A 1st dielectric film 4 is formed on a protective film 3 with the protection film 3 so as to form an air gap layer whose part has openings 5a, 5b. A 1st electrode 6, the piezoelectric thin film 7, a 2nd electrode 8 and the 2nd dielectric film 9 are formed on the dielectric film 4 sequentially. The protection film 3 on the metallic wire pattern 2 is etched at two positions to form a connection hole 12 and a metal such as Al, Au/Ti or the like is formed to form the metallic film wire 13 by etching. Thus, the thin film 7 is incorporated easily to the adjacent integrated circuit without giving damage to the thin film 7.

Description

【発明の詳細な説明】 〔発明の目的〕 (産業上の利用分野) この発明は、圧電性薄膜を振動膜に用いた共振子と半導
体集積回路とを同一基板上に一体化して構成した果遺型
圧電::fF膜礪能素子1こ関するものである。
[Detailed Description of the Invention] [Objective of the Invention] (Industrial Application Field) The present invention provides a structure in which a resonator using a piezoelectric thin film as a vibrating membrane and a semiconductor integrated circuit are integrated on the same substrate. This relates to a relic piezoelectric::fF film capacitor.

(従来の技術) V)(F帯、UHF帯のような非常に高い周波数帯で使
用でき、しかも集積化の可能な共僅子として、圧電薄膜
共振子が注目されている。これは圧電性薄II+4を振
動膜1こ用いたものである。
(Prior art) V) (Piezoelectric thin film resonators are attracting attention as a resonator that can be used in very high frequency bands such as the F band and UHF band and can be integrated. One vibrating membrane is made of Thin II+4.

この出願の発明者等がすでに提案した特開昭60−18
9307号公報には、このような圧也博膜共振子の従来
の例として、基板上にこの基板との置に圧電性薄膜を形
成し、この圧電性薄膜を沃み空隙層に対応する位置で互
い1こ対向する1対の低極を設けた構成のものが示され
ている。
JP-A-60-18 already proposed by the inventors of this application
Publication No. 9307 describes a conventional example of such an insulated film resonator, in which a piezoelectric thin film is formed on a substrate, and the piezoelectric thin film is placed at a position corresponding to the vacuole layer. A configuration in which a pair of low poles are provided facing each other is shown.

この場合、1対の電極間に′IIL′A信号を印加する
ことによって、空隙ノー1こ対応した部分の誘電体膜と
圧電性薄膜との複合振動膜が振動し共振器とし空隙層を
形成するため基板自体にエツチングにより空隙としての
凹部を加工するものに比べて量産性に優れておりしかも
基板の機械的強度も損なわれることがないといった利点
がある。
In this case, by applying the 'IIL'A signal between a pair of electrodes, the composite vibrating membrane of the dielectric film and the piezoelectric thin film in the corresponding part of the gap No. 1 vibrates, forming a resonator and forming a gap layer. Therefore, compared to a method in which recesses as voids are formed on the substrate itself by etching, this method has advantages in that it is superior in mass production and does not impair the mechanical strength of the substrate.

ところで、これらの圧−4薄膜共振子は超小形であるこ
と、薄膜形成加工で形成できることから、すでに増幅器
等が形成された半導体回路基板上に一体化して構成する
ことにより、例えば1チ、プ型の発振回路の実現が可能
である。
By the way, since these pressure-4 thin film resonators are ultra-small and can be formed by thin film forming processing, they can be integrated into a semiconductor circuit board on which amplifiers etc. are already formed, so that, for example, one chip can be formed. It is possible to realize a type oscillator circuit.

しかしながら、圧電薄膜共振子および半導体集積回路の
、互いに(RWQと偽造の異なる素子を同一基板上に集
積しなければならないが、従来これら・を一体化した技
術について開示された例はな÷遺井辻世宵で7つな。
However, piezoelectric thin film resonators and semiconductor integrated circuits (RWQ and counterfeit) must be integrated on the same substrate, but there have been no examples disclosed of technology that integrates these. 7 for Yoyoi Tsuji.

このため、圧電薄膜共振子と半導体素子を個別部品とし
て構成し、ボンディング線により接続配線して用いてい
るのが実情で1チツプ化は困難であった。このような従
来の構成では、浮遊容量の影響により共振子の容ji:
比が増加し、VOO(−It圧制御発憑器)として用い
た場合1こは周波数可変幅が減少するという問題が生じ
、また超小型化、高信頼性化のg!望を達成できなかっ
た。
For this reason, the piezoelectric thin film resonator and the semiconductor element are actually constructed as separate components and connected and wired using bonding wires, making it difficult to integrate them into a single chip. In such a conventional configuration, the capacitance of the resonator due to the influence of stray capacitance:
As the ratio increases, when used as a VOO (-It pressure control oscillator), there is a problem that the frequency variable width decreases, and the g! I couldn't achieve my dreams.

(発明が゛解決しようとする問題点) 上記のように圧電薄膜共振子と半導体素子を個別部品と
して構成したものの場合には1チツプ化が困難であり、
電圧制御発憑器に詔ける周波数可変幅が狭くしかも超小
型化、尚信頼性化を達成できないという問題があった。
(Problems to be Solved by the Invention) In the case where the piezoelectric thin film resonator and the semiconductor element are configured as individual components as described above, it is difficult to integrate them into a single chip.
There were problems in that the frequency variable range available to the voltage control generator was narrow, and it was not possible to achieve ultra-miniaturization and reliability.

この発明はこのような問題点を解決するためになされた
もので、圧電薄膜共振子と半専体回績とを同一基板上に
容易に一体化することができ、超小型化および高信頼性
化を達成できるとともに電圧制御発撮器を構成した場合
に周波数可変幅の広い集積型圧電薄型膜機能素子を提供
することを目的とするものである。
This invention was made to solve these problems, and it is possible to easily integrate a piezoelectric thin film resonator and a semi-dedicated circuit on the same substrate, thereby achieving ultra-miniaturization and high reliability. It is an object of the present invention to provide an integrated piezoelectric thin film functional element that can achieve a wide range of frequency variations when configured as a voltage-controlled oscillator.

[発明の構成] (問題点を解決するための手段) この発明の集積型圧電薄模機能素子は、半導体回路基板
上に、空隙層、第1の誘電体膜、第1の電極、圧電性薄
膜、第2の電極、第2の誘電体膜を順次形成することに
よって構成した圧電薄膜共振子と、前記基板上の集積回
路とを、前記第1および第2の一極上の第2の誘電体膜
の一部に設けられた接続孔を通じて金属膜配線により接
続し一体化していることを特徴としている。
[Structure of the Invention] (Means for Solving the Problems) The integrated piezoelectric thin functional element of the present invention includes a void layer, a first dielectric film, a first electrode, a piezoelectric A piezoelectric thin film resonator configured by sequentially forming a thin film, a second electrode, and a second dielectric film, and an integrated circuit on the substrate, are connected to a second dielectric film on the first and second poles. It is characterized by being connected and integrated by metal film wiring through a connection hole provided in a part of the body membrane.

(作用) この発明の集債型圧電薄喚機能素子では、圧電性#膜は
第2の誘電体膜によって保鰻されるとともにこの′#h
寛体膜の一部に形成された接続孔を通じて金属模配at
こより接続されるので、圧電性薄膜に損傷を与えること
なく容易に隣接する集積回蕗と一体化することができる
。したがってこれにより超小型化および高信頼性化を達
成することができる。
(Function) In the collector-type piezoelectric thin-diameter functional element of the present invention, the piezoelectric film is protected by the second dielectric film, and this
A metal pattern is formed through a connecting hole formed in a part of the body membrane.
Since the piezoelectric thin film is connected through this connection, it can be easily integrated with an adjacent integrated circuit without damaging the piezoelectric thin film. Therefore, this makes it possible to achieve ultra-miniaturization and high reliability.

(実施例) 以下、図面を参照してこの発明の一実施例を説明する。(Example) Hereinafter, one embodiment of the present invention will be described with reference to the drawings.

第1図(a)は同実施例の平面図、同図1b)はfa)
図のB−B’1部分において矢印の方向1こ視だ縦断正
面図である。
Figure 1(a) is a plan view of the same embodiment, Figure 1b) is fa)
It is a longitudinal sectional front view taken along the line BB'1 in the figure and looking straight ahead in the direction of the arrow.

第1図(a) (b)において、lはSi、GaAs等
の半導膜3が形成されている。
In FIGS. 1(a) and 1(b), a semiconductor film 3 of Si, GaAs, etc. is formed at l.

この保+1[3上に例えば8 i 0.からなる第、1
の誘電体膜4が保護膜3との間に一部が3a 、 3b
で示す開口部を有する空隙層5ができるように形成され
ている。
For example 8 i 0. on this hold +1[3. The first consisting of
Parts of the dielectric film 4 and the protective film 3 are 3a and 3b.
The gap layer 5 is formed to have an opening shown in FIG.

さらに、この第1の誘電体13M4上に、第1の電極6
、例えばZnO膜からなる圧電性薄膜7、第2の電極8
、および第2の誘電体ag9を順次形成することによっ
て圧電薄膜共振子2を構成する。
Furthermore, a first electrode 6 is placed on this first dielectric 13M4.
, a piezoelectric thin film 7 made of, for example, a ZnO film, a second electrode 8
, and the second dielectric material ag9, the piezoelectric thin film resonator 2 is constructed.

第1の電極6と第2の電極8は圧電性薄膜7を伝んで空
vi、噛5に対応する位置で互いに対向して設設けられ
ている0 空隙層5の厚さは、共振子の動作周波数1こおける振動
膜の振動変位の数倍以上あれば十分であり、作成の容易
さから数百A〜数μm程度が適当である。
The first electrode 6 and the second electrode 8 are provided across the piezoelectric thin film 7 to face each other at positions corresponding to the cavities 5 and 5. The thickness of the cavity layer 5 is equal to that of the resonator. It is sufficient if the vibration displacement is several times the vibration displacement of the diaphragm at one operating frequency, and from the viewpoint of ease of production, a range of several hundred amperes to several μm is appropriate.

このような構成の圧′シ薄膜共振子20は、第1の電極
6と第2の電極8との間に電気信号を印加すると、空隙
層5上の第1の誘電体膜4、圧電性薄膜7および第2の
誘電体膜9よりなる複合振動膜が振動すること1こより
共振子として動作する。
In the piezoelectric thin film resonator 20 having such a configuration, when an electric signal is applied between the first electrode 6 and the second electrode 8, the first dielectric film 4 on the gap layer 5 and the piezoelectric The composite vibrating membrane composed of the thin film 7 and the second dielectric film 9 vibrates, thereby operating as a resonator.

したがって、この実施例においては圧電薄膜共振子20
と集積回路10とを一体化配線する構成が採用されでい
る。さらに、この素子の製造工程を具体的に説明すると
、まず、保護膜3上全面にン化する。
Therefore, in this embodiment, the piezoelectric thin film resonator 20
A configuration is adopted in which the integrated circuit 10 and the integrated circuit 10 are interconnected. Further, to specifically explain the manufacturing process of this element, first, the entire surface of the protective film 3 is coated.

なお、第2の電極8はZnO[が酸やアルカIJ iこ
弱所の展続孔11を形成する。このとき接続孔11の開
口は第2の電極8の内縁にすることによりエツチング時
におけるZnOgへの損傷を防止する。
It should be noted that the second electrode 8 forms extended pores 11 in weak spots of ZnO [acid or alkali IJ]. At this time, the connection hole 11 is opened at the inner edge of the second electrode 8 to prevent damage to the ZnOg during etching.

次に金属配線パターン2上の保W1模3を2個所ングに
よって金14膜配!113を形成する。これ1こより接
続孔11の部分と接続孔12の部分とが配線される。
Next, place 14 layers of gold on the metal wiring pattern 2 by placing the protective W1 pattern 3 in two places! 113 is formed. Wiring is made between the connection hole 11 and the connection hole 12 through this one.

このような構成とすることにより、リフトオフ法では形
成が困−な圧電薄膜共振子2oの急設な段点部での配線
が容易1こなり集積回路10との一質膜をエツチングす
ることによって形成される。
With this configuration, wiring at the urgently installed stepped portions of the piezoelectric thin film resonator 2o, which is difficult to form using the lift-off method, can be easily performed. It is formed.

このよう(こして、集積型圧電薄模機能素子の超小型化
かつ高信頼性化を図ることができる。
In this way, it is possible to achieve ultra-miniaturization and high reliability of the integrated piezoelectric thin functional element.

次にこの発明の第2の実施例を第2図によって説明する
Next, a second embodiment of the invention will be described with reference to FIG.

第2因に示すものは、第1の実施例の第2の誘電体膜9
および金属膜配線13の上部を8 i 0. 。
The second factor is the second dielectric film 9 of the first embodiment.
And the upper part of the metal film wiring 13 is 8 i 0. .

Si、N、等の化学的に安定な第3の誘電体膜14を設
けることによって被覆したものである。なお第2図の実
施例において第1図に対応する部分は同一符号によって
表示している。
This is covered by providing a chemically stable third dielectric film 14 of Si, N, or the like. In the embodiment shown in FIG. 2, parts corresponding to those in FIG. 1 are designated by the same reference numerals.

このように第3の誘電体膜14で被蝋することにより金
属膜配線13の酸化および湿気等の外気の影響を防止し
、信頼性をさら1こ嶋めることができる。
By brazing with the third dielectric film 14 in this manner, oxidation of the metal film wiring 13 and the influence of outside air such as moisture can be prevented, and reliability can be further improved.

さらに、圧電薄膜共振子20は集積回路10と一体化配
線され発(辰器として構成することができるので、その
発振周波数をモニターしながら誘電体膜14を形成する
ことによって微妙な周波数の調整を行なうことができる
という重要な利点がある。
Furthermore, since the piezoelectric thin film resonator 20 can be wired integrally with the integrated circuit 10 and configured as a oscillator, delicate frequency adjustments can be made by forming the dielectric film 14 while monitoring the oscillation frequency. It has the important advantage that it can be done.

また、この誘電体膜14として圧電性簿°膜7と逆符号
の周波数温度係数をもつS i O,gを用いることに
より温度特性の補償を行なうことができるため、第1の
誘電体膜4と第2の誘電体膜9の膜厚を零温度係数を実
現するために必要な所望の膜厚値よりも薄く形成しても
、最終的に第3の誘電体膜14によって零温度係数を実
現でき、また第1の誘電体膜4と第2の誘電体膜9を薄
くできることから、これらの誘電体膜4,9の段差部分
での金楕膜配線13の段差被覆性が改四され、形成が容
易になるとともに信頼性を向上し得る貴重な効果がある
Furthermore, by using SiO,g, which has a frequency temperature coefficient of opposite sign to that of the piezoelectric film 7, as the dielectric film 14, the temperature characteristics can be compensated. Even if the second dielectric film 9 is formed thinner than the desired film thickness necessary to achieve zero temperature coefficient, the third dielectric film 14 will eventually achieve zero temperature coefficient. Since the first dielectric film 4 and the second dielectric film 9 can be made thinner, the step coverage of the gold elliptical film wiring 13 at the step portion of these dielectric films 4 and 9 can be improved. This has the valuable effect of facilitating formation and improving reliability.

次にこの発明の第3の実施例を第3図(a) (b)に
より説明する。
Next, a third embodiment of the present invention will be described with reference to FIGS. 3(a) and 3(b).

第1図の実施例においては、圧電薄膜共振子20を集積
回路10に接続するための金W4模配綜13を圧電薄膜
共振子20の両側に導出しさらに金属配線パターン2を
経て集積[回路lOに接続しているので、接続用導体部
分にある程度の長さを有するが、第3図の実施例におい
では金属候配線13を圧電薄膜共振子20の幅方向の同
一の有りに導出しかつ1対の金)l&配縁13を平行と
なるように設けている。
In the embodiment shown in FIG. 1, gold W4 pattern hems 13 for connecting the piezoelectric thin film resonator 20 to the integrated circuit 10 are led out to both sides of the piezoelectric thin film resonator 20, and further integrated via the metal wiring pattern 2 [circuit Since it is connected to IO, the connecting conductor portion has a certain length, but in the embodiment shown in FIG. A pair of gold (gold) l & rims 13 are provided in parallel.

これにより接続孔12および金属配線パターン2が不要
となり接続用導体部分の長さをさらに一層短縮すること
ができる。
This eliminates the need for the connection hole 12 and the metal wiring pattern 2, making it possible to further shorten the length of the connection conductor portion.

したがって素子の形状をさらに小型化できるばかりでな
く接続用導体部分の長さを短縮できることはこの部分の
浮遊容量および寄生インダクタンスを減少させ、素子の
特性をさらに一層安定させることができる。
Therefore, not only can the shape of the element be further miniaturized, but also the length of the connecting conductor portion can be shortened, which reduces the stray capacitance and parasitic inductance of this portion, making it possible to further stabilize the characteristics of the element.

また段差部の段差抜機性を向上するための斜め蒸着も一
方向だけで済むので製造が容易になるとともに備頼性の
同上tこ寄与することができる。
Further, oblique vapor deposition for improving the ability to remove the step from the step portion is only required in one direction, which facilitates manufacturing and improves reliability.

なお、第3図において、第1図に対応する部分は理解の
便宜上同一符号によって堀示した。
In FIG. 3, parts corresponding to those in FIG. 1 are designated by the same reference numerals for convenience of understanding.

才た第3図において、段差部には傾斜をつけ金属が厚く
付く方向から斜め蒸着を行なうことにより配線等の被膜
が的確に形成されるような配慮がなされている。この実
施例はこの斜め蒸着を行なう@−@−ζこ有利である。
In FIG. 3, care has been taken to ensure that a film such as wiring can be accurately formed by slanting the stepped portion and performing diagonal vapor deposition from the direction in which the metal is deposited thickly. This embodiment has the advantage of performing this oblique deposition.

なお、この発明は上記各実施例に限定されるものではな
く要旨を変更しない範囲薯とおいて種々変形して実施す
ることができる。
It should be noted that the present invention is not limited to the above-mentioned embodiments, and can be implemented with various modifications within the scope of the invention without changing the gist.

例えば、圧電性薄膜の支持部となる誘蒐体博映の材質は
8i02に限られるものではなく、8i1N4や8i0
. ζこリンをドープしたPSGlあるいは8i0.に
ボロンとリンをドープしたBP80等のガラス類であっ
てもよく、また概数種類の誘電体薄膜を積層した複合模
であってもよい。いずれの場合も周波数温度係数が圧電
性薄膜のそれと逆符号の特性を有するものであることが
望ましい。
For example, the material of the dielectric material that serves as the support for the piezoelectric thin film is not limited to 8i02, but also 8i1N4 and 8i0.
.. ζphosphorus-doped PSGl or 8i0. It may be made of glass such as BP80 doped with boron and phosphorus, or it may be a composite material in which approximately several types of dielectric thin films are laminated. In either case, it is desirable that the frequency temperature coefficient has the opposite sign to that of the piezoelectric thin film.

また圧電性薄膜の材質はZnOに限らすA/へ。Also, the material of the piezoelectric thin film is limited to ZnO.

Nb、へ、TaIQ、、PbTi0.等を用いることが
できる。
Nb, TaIQ, PbTi0. etc. can be used.

空隙形成用均質膜についても、ZnOに限らず、空隙形
成用エラチャン11こより容易にm解できるものであれ
ば金属、酸化物、半導体、誘電体、高分子材料等の物質
を適宜選択して差し支えがない。
The homogeneous film for forming voids is not limited to ZnO, but any material such as metal, oxide, semiconductor, dielectric, polymer material, etc. may be appropriately selected as long as it can be easily resolved from Erachan 11 for forming voids. There is no.

さらに、この発明においては共通の下部電極(第1の電
極)に対して複数の上部電極(第2の電極)を対向させ
、各′に極対向部間を弾性的結合が無代できる程度に離
すか、または各電極対向部間に隣や吸音材を設けること
により独立した複数の共振子を有する多素子型共振子を
構成することも可能である。
Furthermore, in the present invention, a plurality of upper electrodes (second electrodes) are arranged to face a common lower electrode (first electrode), and a plurality of upper electrodes (second electrodes) are made to face each other to such an extent that elastic coupling can be maintained between the pole facing portions of each ′. It is also possible to configure a multi-element type resonator having a plurality of independent resonators by separating the electrodes or by providing an adjoining sound absorbing material between each electrode facing portion.

また、共通の下部電極に対して複数の上部電極を対向さ
せ、各電極対向部間の弾性的結合を利用した帯域フィル
タを構成することもできる。
Furthermore, a bandpass filter can be configured by making a plurality of upper electrodes face a common lower electrode and utilizing elastic coupling between the electrode facing parts.

第4図は帯域フィルタの実施例を示すものである。図中
15は共通の下部電極(第1の電極)であり、16およ
び17は、帯域フィルタの入力電極および出力電極にあ
たる上部電極(第2の電極)である。なおこの実施例で
は共通電極を下部に、複数の電極を上部に形成している
が、これとは逆に上部1こ共通X極を下部に複数の電極
を形成した構造1こすることも可能である。
FIG. 4 shows an embodiment of the bandpass filter. In the figure, 15 is a common lower electrode (first electrode), and 16 and 17 are upper electrodes (second electrodes) corresponding to the input electrode and output electrode of the bandpass filter. In this example, a common electrode is formed on the bottom and a plurality of electrodes are formed on the top, but it is also possible to create a structure in which a common X electrode is formed on the top and a plurality of electrodes are formed on the bottom. It is.

[発明の効果] この発明によれば、圧電薄膜共振子と半導体回路とを同
一基板上に一体化することができ、超小型化および高信
頼性化が達成できるとともに電圧制御発振器を構成した
場合に周波数可変幅の広い集積型圧電薄模機能素子を提
供することができる。
[Effects of the Invention] According to the present invention, a piezoelectric thin film resonator and a semiconductor circuit can be integrated on the same substrate, and ultra-miniaturization and high reliability can be achieved, and when a voltage controlled oscillator is configured. It is possible to provide an integrated piezoelectric thin functional element with a wide frequency variable width.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図(a)(b)はこの発明の一実施例を示すもので
Ta)は平面図、(b)は(a)図B−B線部分1こお
いて矢印の方向lζ視た縦断正面図、第2図はこの発明
の第2の実施例を示す縦断正面図、第3図(a) (b
)はこの発明の第3の実施例を示すもので(a)はこの
実施例の全体の構成を示す斜視図、(b)は(a)図B
−B  線部分において矢印の方向に視た縦断部分図、
第4図はこの発明を帯域フィルタとして構成した実施例
の斜視図を示すものである。 l・・・半導体基板   2・・・金属配線パターン3
・・・保護膜     4・・・第1の誘電体膜5・・
・空隙71     5a、5b・・・開口部6・・・
第1の′4極   7・・・圧電性薄膜8・・・第2の
電極   9・・・第2の誘電体膜10・・・集積回路
   11.12・・・接続孔13・・・金FX模配?
fM  14・・・第3の誘電体膜15・・・共通の下
部電極  16.17・・・上部電極20・・・圧電薄
膜共振子 (b) 第3図
1(a) and 1(b) show an embodiment of the present invention, where Ta) is a plan view and FIG. 1(b) is a longitudinal section taken along line B-B line 1 in FIG. A front view, FIG. 2 is a longitudinal sectional front view showing a second embodiment of the present invention, and FIGS.
) shows a third embodiment of the present invention, (a) is a perspective view showing the overall configuration of this embodiment, and (b) is (a) Figure B.
- A longitudinal partial view of the line section viewed in the direction of the arrow;
FIG. 4 shows a perspective view of an embodiment of the present invention configured as a bandpass filter. l...Semiconductor substrate 2...Metal wiring pattern 3
...Protective film 4...First dielectric film 5...
-Gap 71 5a, 5b...opening 6...
First 4 poles 7...Piezoelectric thin film 8...Second electrode 9...Second dielectric film 10...Integrated circuit 11.12...Connection hole 13...Gold FX pattern?
fM 14...Third dielectric film 15...Common lower electrode 16.17...Upper electrode 20...Piezoelectric thin film resonator (b) Fig. 3

Claims (3)

【特許請求の範囲】[Claims] (1)半導体回路基板上に、空隙層、第1の誘電体膜、
第1の電極、圧電性薄膜、第2の電極、第2の誘電体膜
を順次形成することによって構成した圧電薄膜共振子と
、前記基板上の集積回路とを、前記第1および第2の電
極上の第2の誘電体膜の一部に設けられた接続孔を通じ
て全属膜配線により接続し一体化していることを特徴と
する集積型圧電薄模機能素子。
(1) On the semiconductor circuit board, a void layer, a first dielectric film,
A piezoelectric thin film resonator configured by sequentially forming a first electrode, a piezoelectric thin film, a second electrode, and a second dielectric film, and an integrated circuit on the substrate, 1. An integrated piezoelectric thin model functional element, characterized in that it is connected and integrated by all metal film wiring through a connection hole provided in a part of a second dielectric film on an electrode.
(2)上記第2の誘電体膜および金属膜配線はこれらの
上部を第3の誘電体膜によって蔽われていることを特徴
とする特許請求の範囲第1項記載の集積型圧電薄膜機能
素子。
(2) The integrated piezoelectric thin film functional element according to claim 1, wherein the second dielectric film and the metal film wiring are covered at their upper portions by a third dielectric film. .
(3)上記圧電薄膜共振子と集積面との接続用の金属膜
配線は、この圧電薄膜共振子の同一の側に互いに略平行
となるように導出されていることを特徴とする特許請求
の範囲第1項または第2項記載の集積型圧電薄膜機能素
子。
(3) The metal film wiring for connecting the piezoelectric thin film resonator and the integration surface is led out on the same side of the piezoelectric thin film resonator so as to be substantially parallel to each other. An integrated piezoelectric thin film functional element according to item 1 or 2.
JP61285218A 1986-11-29 1986-11-29 Integrated type piezoelectric thin film function element Pending JPS63138808A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61285218A JPS63138808A (en) 1986-11-29 1986-11-29 Integrated type piezoelectric thin film function element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61285218A JPS63138808A (en) 1986-11-29 1986-11-29 Integrated type piezoelectric thin film function element

Publications (1)

Publication Number Publication Date
JPS63138808A true JPS63138808A (en) 1988-06-10

Family

ID=17688632

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61285218A Pending JPS63138808A (en) 1986-11-29 1986-11-29 Integrated type piezoelectric thin film function element

Country Status (1)

Country Link
JP (1) JPS63138808A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0279194U (en) * 1988-12-06 1990-06-18
JPH04159679A (en) * 1990-10-22 1992-06-02 Matsushita Electric Ind Co Ltd Ferroelectric body thin-film element
JP2005260915A (en) * 2004-02-09 2005-09-22 Murata Mfg Co Ltd Branching filter and communication device
EP2389726A2 (en) * 2009-01-26 2011-11-30 Cymatics Laboratories Corporation Protected resonator
US9735338B2 (en) 2009-01-26 2017-08-15 Cymatics Laboratories Corp. Protected resonator

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0279194U (en) * 1988-12-06 1990-06-18
JPH04159679A (en) * 1990-10-22 1992-06-02 Matsushita Electric Ind Co Ltd Ferroelectric body thin-film element
JP2005260915A (en) * 2004-02-09 2005-09-22 Murata Mfg Co Ltd Branching filter and communication device
EP2389726A2 (en) * 2009-01-26 2011-11-30 Cymatics Laboratories Corporation Protected resonator
JP2012516120A (en) * 2009-01-26 2012-07-12 サイマティクス ラボラトリーズ コーポレーション Protected resonator
EP2389726A4 (en) * 2009-01-26 2014-04-23 Cymatics Lab Corp Protected resonator
JP2015019387A (en) * 2009-01-26 2015-01-29 サイマティクス ラボラトリーズ コーポレーション Protected resonator
US9735338B2 (en) 2009-01-26 2017-08-15 Cymatics Laboratories Corp. Protected resonator

Similar Documents

Publication Publication Date Title
JP4128836B2 (en) Thin film piezoelectric resonator, filter and duplexer using the same
JP4212137B2 (en) Bulk acoustic wave (BAW) filter having a top including a protective acoustic mirror
KR100789302B1 (en) Piezoelectric thin film resonator, filter and manufacturing method of the piezoelectric thin film resonator
JP2004007847A (en) Thin film bulk wave resonator filter
US5235240A (en) Electrodes and their lead structures of an ultrathin piezoelectric resonator
US10469054B2 (en) Piezoelectric module
JPH11346138A (en) Chip-type piezoelectric resonator and frequency adjustment method for the same
KR100885351B1 (en) Surface acoustic wave device
JPS62173813A (en) Surface acoustic wave element
JPH0435108A (en) Ultra thin plate multiple mode crystal filter element
JPH0964675A (en) Piezoelectric resonator on sealed cavity and its preparation
JP3952464B2 (en) Duplexer
JPS63187713A (en) Integrated piezoelectric thin film function element
JPS63138808A (en) Integrated type piezoelectric thin film function element
JPS5977715A (en) Chip piezoelectric oscillator component
JPS62266906A (en) Piezoelectric thin film resonator
US6223406B1 (en) Method of manufacturing piezoelectric resonator
EP0874454A1 (en) Piezoelectric resonator and electronic component device using the same
WO1989000294A2 (en) Accelerometer
JPS62200813A (en) Piezoelectric thin film resonator
CN113411067A (en) Filter and method for manufacturing the same
JPS59119911A (en) Piezoelectric oscillator
JPH11284481A (en) Piezoelectric thin film oscillator and production thereof
US6351055B1 (en) Composite piezoelectric component and chip-type composite piezoelectric component
JPH01246911A (en) Piezoelectric thin-film resonator