JPS63136494A - Load controller - Google Patents

Load controller

Info

Publication number
JPS63136494A
JPS63136494A JP28131486A JP28131486A JPS63136494A JP S63136494 A JPS63136494 A JP S63136494A JP 28131486 A JP28131486 A JP 28131486A JP 28131486 A JP28131486 A JP 28131486A JP S63136494 A JPS63136494 A JP S63136494A
Authority
JP
Japan
Prior art keywords
load
capacitor
voltage
circuit
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP28131486A
Other languages
Japanese (ja)
Inventor
春男 永瀬
務 塩見
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP28131486A priority Critical patent/JPS63136494A/en
Publication of JPS63136494A publication Critical patent/JPS63136494A/en
Pending legal-status Critical Current

Links

Landscapes

  • Circuit Arrangements For Discharge Lamps (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 (技術分野) 本発明は、半導体スイッチを用いた負荷制御装置に関す
るものである。
DETAILED DESCRIPTION OF THE INVENTION (Technical Field) The present invention relates to a load control device using semiconductor switches.

(背景技術) 第5図に従来の負荷制御装置の回路図を示す。(Background technology) FIG. 5 shows a circuit diagram of a conventional load control device.

負荷制御回路5は、交流電源1をダイオードブリッジD
 B +で全波整流し、コンデンサC5によって平滑し
て直流電圧を作成しており、この直流電圧を)・ランジ
スタQ、とインダクタンスし、及びダイオードD+を含
む降圧型チョッパーにより降圧して放電灯2に供給して
いる。放電灯2には電流検出用の検出抵抗Rsが直列接
続されており、この放電灯2と検出抵抗Rsとの直列回
路の両端には、直流的な動作を行うコンデンサC2が並
列接続されている。■・ランジスタQ、は高周波でオン
・オフ動作する。トランジスタQ1がオンしたときには
、コンデンサC1から、トランジスタQ1、インダクタ
ンスL1、放電灯2と抵抗Rsとの直列回路及びコンデ
ンサC2の並列回路を介して、コンデンサC7に戻る経
路で電流が流れる。l・ランジスタQ、がオフしたとき
には、インダクタンスL1に蓄債されたエネルギーによ
って、インダクタンスL1から、放電灯2と抵抗Rsと
の直列回路及びコンデンサC2の並列回路、ダイオード
D、を介して、インダクタンスL1に戻る経路で電流が
流れる。
The load control circuit 5 connects the AC power supply 1 to a diode bridge D.
A DC voltage is created by full-wave rectification by B + and smoothed by capacitor C5, and this DC voltage is inducted with transistor Q and stepped down by a step-down chopper including diode D+ to discharge lamp 2. is supplied to. A detection resistor Rs for current detection is connected in series to the discharge lamp 2, and a capacitor C2 that operates like a direct current is connected in parallel to both ends of the series circuit of the discharge lamp 2 and the detection resistor Rs. . ■・The transistor Q operates on and off at high frequency. When the transistor Q1 is turned on, a current flows from the capacitor C1 through the series circuit of the transistor Q1, the inductance L1, the discharge lamp 2 and the resistor Rs, and the parallel circuit of the capacitor C2, and returns to the capacitor C7. When the transistor Q is turned off, the energy stored in the inductance L1 flows from the inductance L1 through the series circuit of the discharge lamp 2 and the resistor Rs, the parallel circuit of the capacitor C2, and the diode D. Current flows in the path that returns to .

負荷制御回路5におけるトランジスタQ、のオンオフ動
作は、スイッチング制御回路6によりPWM制御されて
いる。このスイッチング制御回路6はPWM制陣回路3
とベース駆動回路−1とからなる。pwM制御回路3は
、放電灯2のランプ電流を抵抗Rsで検出し、その検出
電流の大小に応じて、トランジスタQ、のオン時間を制
御し、放電灯2に安定な電力を供給するものである。P
 W M制御凹銘3は、フリップフロップFFと、この
フリリブフロップFFをセント、/リセッ)−する信号
を与えるためのコンパレータCPI、CP2と、このコ
ンパレータCPL、CP2に比[圧として三角波電圧な
与える三角波発生回路O8Cとを有する。コンパレータ
CPlには、電流検出用の抵抗Rsにて検出された電圧
が入力されて、前記三角波電圧と比較されている。コン
パレータCP2には、基準電圧■RE「を分圧した電圧
が入力されて、前記三角波電圧と比較されている。フロ
ップフロップF Fの出力は、ベース駆動回路4にお(
′)るI・ランジスタQ2のベースに入力されている。
The on/off operation of the transistor Q in the load control circuit 5 is PWM controlled by the switching control circuit 6. This switching control circuit 6 is the PWM control circuit 3
and a base drive circuit-1. The pwM control circuit 3 detects the lamp current of the discharge lamp 2 with a resistor Rs, controls the on-time of the transistor Q according to the magnitude of the detected current, and supplies stable power to the discharge lamp 2. be. P
WM control inscription 3 includes comparators CPI and CP2 for providing signals to reset/reset the flip-flop FF and the flip-flop FF, and comparators CPL and CP2 to provide a triangular wave voltage as a voltage. It has a triangular wave generation circuit O8C that provides a triangular wave generation circuit O8C. The voltage detected by the current detection resistor Rs is input to the comparator CPl, and is compared with the triangular wave voltage. A voltage obtained by dividing the reference voltage RE' is inputted to the comparator CP2 and compared with the triangular wave voltage.The output of the flop FF is sent to the base drive circuit 4 (
') is input to the base of I transistor Q2.

ベース駆動回路4はトランジスタQ2の出力電流をトラ
ンスTfを介して、トランジスタQ1のベース・エミッ
タ間に供給する。
The base drive circuit 4 supplies the output current of the transistor Q2 between the base and emitter of the transistor Q1 via the transformer Tf.

交流電源1が投入されると、トランジスタQ1が高周波
でオンオフ駆動されるが、放電灯2はまだ放電を開始し
ていないので、コンデンサC2の電圧が急激に上昇して
いく。コンデンサC2の電圧■2が放電灯2の放電開始
電圧まで高くなると、放電灯2は放電を開始し、ランプ
電流が流れる。
When the AC power supply 1 is turned on, the transistor Q1 is turned on and off at high frequency, but since the discharge lamp 2 has not yet started discharging, the voltage of the capacitor C2 rapidly increases. When the voltage 2 of the capacitor C2 increases to the discharge starting voltage of the discharge lamp 2, the discharge lamp 2 starts discharging and a lamp current flows.

このランプ電流を所定の直に保つように、P W M制
御回I33によってトランジスタQ1のオン時間が制御
される。つまり、ランプ電流が上昇すると、トランジス
タQ、のオン時間を短くし、ランプ電流が低下すれば、
逆の動作を行う。
The ON time of the transistor Q1 is controlled by the PWM control circuit I33 so as to keep this lamp current at a predetermined value. In other words, when the lamp current increases, the on time of transistor Q is shortened, and when the lamp current decreases,
Perform the opposite action.

このような動作において、放電灯2が取り1・tけられ
ていない場合のように、無負荷状態になると、コンデン
サC2の電圧■2は高い電圧を維持したままの状態とな
る。第6図は無負荷時及び点灯時におけるコンデンサC
2の電圧■2を示したものである。図から明らかなよう
に、無負荷時において、コンデンサC2の電圧■2が高
くなって、そのままの電圧を維持すると、無負荷時の出
力電圧が高いために、放電灯2の交換時などにおいて非
常に危険である。また、電源1をオフしてもコンデンサ
C2の電荷は蓄留されたままの状態であるので、安全上
好ましくない。
In such an operation, when there is no load, such as when the discharge lamp 2 is not removed, the voltage 2 of the capacitor C2 remains at a high voltage. Figure 6 shows capacitor C at no load and when lighting.
2 voltage ■2 is shown. As is clear from the figure, when there is no load, the voltage of capacitor C2 2 becomes high, and if the voltage is maintained as it is, the output voltage at no load will be high, so there will be an emergency when replacing the discharge lamp 2, etc. is dangerous. Furthermore, even if the power source 1 is turned off, the charge in the capacitor C2 remains stored, which is not desirable from a safety standpoint.

(発明の目的) 本発明は上述のような点に濫みてなされたものであり、
その目的とするところは、無負荷時の出力電圧を低減で
きるようにした負荷制御装置を提供するにある。
(Object of the invention) The present invention has been made in view of the above-mentioned points,
The purpose is to provide a load control device that can reduce the output voltage during no-load conditions.

(発明の開示) 克本匪え 第1図は本発明の基本構成図である。同図に示すように
、本発明の負荷制御装置にあっては、半導体スイッチQ
を有する負荷制(卸回路5と、放電灯2のような負荷と
並列的に接続された前記負荷制御回路5の出力子滑川の
コンデンサC2と、スイッチ要素S、を介して前記コン
デンサC2と並列的に接続されるインダクタンスし。と
、無負荷状態の検出時に前記スイッチ要素S1をオンさ
せる無負荷検出回路7とを備えるものであり、無負荷時
において、コンデンサC2の両端にインダクタンスL0
を接続し、このインダクタンスし。とコンデンサC2と
によって振動を起こし、コンデンサC2の両端電圧を直
流電圧から交流電圧に変IQすることにより、実効値を
低下させ、実質的に無負荷時の出力電圧を低減させるよ
うにしたムのである。
(Disclosure of the Invention) Figure 1 is a basic configuration diagram of the present invention. As shown in the figure, in the load control device of the present invention, the semiconductor switch Q
A load control circuit 5 having a load control circuit 5 and a capacitor C2 of the output terminal of the load control circuit 5 connected in parallel with a load such as a discharge lamp 2, and a switch element S connected in parallel with the capacitor C2. and a no-load detection circuit 7 that turns on the switch element S1 when a no-load condition is detected.
and connect this inductance. and capacitor C2 to cause vibration and change the voltage across capacitor C2 from DC voltage to AC voltage, thereby lowering the effective value and substantially reducing the output voltage at no-load. be.

第2図は、第1図の回路においてスイッチ要素S1をオ
ン動作させた場自におけるコンデンサC2の電圧■2の
一例を示している。第2図(a)はインダクタンスL0
に抵抗R8を直列接続していない場きであり、電圧■2
は同じ振幅で振動を繰り退すが、同[1(1,)はイン
ダクタンスL0に抵抗R6が直列接続されている場きで
あり、抵抗R8による電力損失があるので、電圧V2の
振幅は時間と共に減衰している。この第2図(1))に
示すように、抵抗成分R8が僅かに存在するだけで電圧
V2は減衰振動となり、無負荷時の出力電圧は時間の経
過と共に低下する。
FIG. 2 shows an example of the voltage 2 of the capacitor C2 when the switch element S1 is turned on in the circuit of FIG. Figure 2 (a) shows the inductance L0
When resistor R8 is not connected in series with
oscillates with the same amplitude, but the same [1 (1,) is when the resistor R6 is connected in series with the inductance L0, and there is power loss due to the resistor R8, so the amplitude of the voltage V2 changes over time. It is attenuating with As shown in FIG. 2 (1)), even the slight presence of the resistance component R8 causes the voltage V2 to undergo damped oscillation, and the output voltage under no load decreases with the passage of time.

なお、第1図の回路においては、無負荷検出回路7が動
作すると、スイッチング制御回路6に停正信号を与えて
、負荷制御回路5の半導体スイッチQをオフ状態にして
いるので、コンデンサC2の残留電荷によって振動が発
生し、負荷制御回路5からの電力は供給されないが、こ
の半導体スイッチQを停止させなくても、インダクタン
スL0とコンデンサC2とによる共振周波数を半導体ス
イッチQの動作周波数から大きく離れた周波数に設定し
ておけばコンデンサC2の電圧V2が昇圧することはな
い。
In the circuit shown in FIG. 1, when the no-load detection circuit 7 operates, it gives a stop signal to the switching control circuit 6 to turn off the semiconductor switch Q of the load control circuit 5, so that the capacitor C2 is turned off. Vibration occurs due to the residual charge, and power is not supplied from the load control circuit 5, but even if this semiconductor switch Q is not stopped, the resonance frequency due to the inductance L0 and capacitor C2 can be set far away from the operating frequency of the semiconductor switch Q. If the frequency is set to a certain frequency, the voltage V2 of the capacitor C2 will not increase.

以下、実施例について説明する。なお、実施例回路にお
いて、従来例回路と同一の機能を有する部分には同一の
符号を付して重複する説明は省略する。
Examples will be described below. In the example circuit, parts having the same functions as those of the conventional example circuit are given the same reference numerals, and redundant explanation will be omitted.

大1千[L 第3図は本発明の第1実施例の回路図である。Large 1,000 [L FIG. 3 is a circuit diagram of a first embodiment of the present invention.

本実施例にあっては、スイッチ要素としてI・ランジス
タQ、を用いており、このトランジスタQ4にはダイオ
ードD2が逆並列接続されている。無負荷検出回路7は
、検出抵抗Rsの両端電圧の有無によって無負荷状態を
判別している。コンパレータCPには、検出抵抗Rsの
検出電圧VR5と、基準電圧V F、EFとが入力され
ており、VRs>VRεFのときには、点灯状態である
と判断し、VRs<■REFのときには、無負荷状態で
あると判断する。無負荷状態であると判断されたときに
は、コンパレータCPの出力が’II”レベルとなり、
トランジスタQ4がオンすると共に、抵抗R+ 、コン
デンサC3+抵抗R2によって所定の時間遅れを持たせ
なからI・ランジスタQ、がオンし、これにより、トラ
ンジスタQ2のベース・エミッタ間を短絡し、トランジ
スタQ2はオフとなり、l・ランジスタQ1がオフ状態
となる。これによって、コンデンサC2に蓄積された電
荷は、インダクタンスL、を介して放電され、振動電流
が流れる。つまり、コンデンサC2からインダクタンス
L0、■・ランジスタQ。
In this embodiment, an I transistor Q is used as a switching element, and a diode D2 is connected in antiparallel to this transistor Q4. The no-load detection circuit 7 determines the no-load state based on the presence or absence of a voltage across the detection resistor Rs. The detection voltage VR5 of the detection resistor Rs and the reference voltages V F and EF are input to the comparator CP, and when VRs>VRεF, it is determined that the lighting is on, and when VRs<REF, it is determined that there is no load. It is determined that the state is When it is determined that there is no load, the output of comparator CP becomes 'II' level,
When transistor Q4 turns on, resistor R+, capacitor C3, and resistor R2 cause a predetermined time delay to turn on transistor Q, which short-circuits the base and emitter of transistor Q2, turning transistor Q2 off. Therefore, the l transistor Q1 is turned off. As a result, the charge accumulated in the capacitor C2 is discharged through the inductance L, and an oscillating current flows. In other words, from capacitor C2 to inductance L0, and transistor Q.

を介してコンデンサC2に戻る経路で電流が流れ、コン
デンサC2の電圧極性が反転すると、コンデンサC2か
らダイオードD2、インダクタンスし。
When a current flows in the path returning to capacitor C2 via capacitor C2 and the voltage polarity of capacitor C2 is reversed, an inductance is generated from capacitor C2 to diode D2.

を介してコンデンサC2に戻る経路で逆方向に電流が流
れる。これにより、コンデンサC2の電圧V2は交流化
されるので、実効値が低下し、無負荷時の出力電圧は実
質的に低下する。すなわち、無負荷時の出力電圧は、直
流電圧Vm(実効値も■+n)が交流電圧に変換される
ため、実効値はVm/L「となり、実質的に低下させる
ことができる。
Current flows in the opposite direction via the path returning to capacitor C2. As a result, the voltage V2 of the capacitor C2 is converted into an alternating current, so its effective value decreases, and the output voltage at no-load time substantially decreases. That is, since the output voltage under no load is converted from the DC voltage Vm (the effective value is also +n) to the AC voltage, the effective value becomes Vm/L', and can be substantially lowered.

この第3図の回路においては、PWM制御用の検出抵抗
Rsを無負荷状態検出用の抵抗としても兼用しているの
で、簡単な無負荷検出回路7で無負荷検出を行うことが
できる。また、抵抗R1,コンデンサC3,抵抗R2に
よってトランジスタQ、のオン動作に所定の時間遅れを
持たせているので、電源投入後の所定期間は、放電灯2
の始動に必要な高電圧を印加することができ、定常点灯
状態にスムーズに移行させることができる。
In the circuit shown in FIG. 3, the detection resistor Rs for PWM control is also used as a resistor for detecting a no-load state, so that a simple no-load detection circuit 7 can perform no-load detection. In addition, since the resistor R1, capacitor C3, and resistor R2 provide a predetermined time delay for the turn-on operation of the transistor Q, the discharge lamp 2
It is possible to apply the high voltage necessary to start the lamp, and it is possible to smoothly transition to a steady lighting state.

夫1漣1 第4図は本発明の第2実施例の回路図である。Husband 1 Ren 1 FIG. 4 is a circuit diagram of a second embodiment of the present invention.

本実施例にあっては、降圧型チョッパーにおけるインダ
クタンスし、を第3図回路のインダクタンスL0として
共用させており、また、ダイオードD1を第3図回路の
ダイオードD2として共用させている。制御回路8の構
成及び動作については第3図の渇きと同様である。
In this embodiment, the inductance L0 in the step-down chopper is commonly used as the inductance L0 of the circuit shown in FIG. 3, and the diode D1 is also commonly used as the diode D2 of the circuit shown in FIG. The configuration and operation of the control circuit 8 are similar to those shown in FIG.

本実施例にあっては、トランジスタQ4がオンすると、
コンデンサC2からインダクタンスし0、トランジスタ
Q、を介してコンデンサC2に戻る経路で電流が流れ、
コンデンサC2の電圧極性が反転すると、コンデンサC
2からダイオードD5、インダクタンスL+を介してコ
ンデンサC2に戻る経路で逆方向に電流が流れる。これ
により、コンデンサC2の電圧V2は交流化されるので
、その実効値が低下し、無負荷時の出力電圧は実質的に
低下する。
In this embodiment, when transistor Q4 is turned on,
Current flows from capacitor C2 through inductance 0, transistor Q, and returns to capacitor C2,
When the voltage polarity of capacitor C2 is reversed, capacitor C
Current flows in the opposite direction from C2 to capacitor C2 via diode D5 and inductance L+. As a result, the voltage V2 of the capacitor C2 is changed to alternating current, so its effective value decreases, and the output voltage under no load substantially decreases.

以上の実施例の説明においては、負荷制御回路5として
は降圧型チョッパーの例を示したが、昇圧型チョッパー
やその他の負荷制御回路においても同様な構成を用いて
、無負荷時の出力電圧を下げることができる。
In the above description of the embodiment, a step-down chopper was used as the load control circuit 5, but a step-up chopper and other load control circuits can also use a similar configuration to control the output voltage at no-load. Can be lowered.

また、実施例では、無負荷状態の検出は負荷電流の有無
によって行っているが、電圧の検出で行っても構わない
Further, in the embodiment, the no-load state is detected by detecting the presence or absence of load current, but it may also be detected by detecting voltage.

さらにまた、実施例では、負荷として放電灯2を用いる
場きを例示したが、放電灯以外の負荷を用いても同様な
効果が得られることは言うまでもない。
Furthermore, in the embodiment, the discharge lamp 2 is used as a load, but it goes without saying that similar effects can be obtained even if a load other than the discharge lamp is used.

(発明の効果〉 本発明は上述のように、負荷と並列的に接続された負荷
制御回路の出力平滑用のコンデンサに、無負荷時にオン
されるスイッヂ要素を介してインダクタンス要素を並列
接続したから、無負荷時にはインダクタンスとコンデン
サとの共振によって、コンデンサの電圧に振動が発生し
、コンデンサの電圧を直流電圧から交流電圧に変換する
ことにより、実効値を低下させ、突貫的に無負荷時の出
力電圧を低下させることができるから、安全性の高い負
荷制御装置を提供することができるという効果がある。
(Effects of the Invention) As described above, the present invention connects an inductance element in parallel to the output smoothing capacitor of the load control circuit connected in parallel with the load via a switch element that is turned on when there is no load. When there is no load, the capacitor voltage oscillates due to the resonance between the inductance and the capacitor, and by converting the capacitor voltage from DC voltage to AC voltage, the effective value decreases, and the output under no load suddenly changes. Since the voltage can be lowered, there is an effect that a highly safe load control device can be provided.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の基本構成を示す回路図、第2図(a)
 (b)は同上の動作説明図、第3図は本発明の第1実
施例の回路図、第4図は本発明の第2実施例の回路図、
第5図は従来例の回路図、第6図は同上の動作説明図で
ある。 1は電源、2は放電灯、5は負荷制御回路、7は無負荷
検出回路、Q、、Q、はトランジスタ、c2はコンデン
サ、L、、L、はインダクタンスである。
Figure 1 is a circuit diagram showing the basic configuration of the present invention, Figure 2 (a)
(b) is an explanatory diagram of the same operation as above, FIG. 3 is a circuit diagram of the first embodiment of the present invention, FIG. 4 is a circuit diagram of the second embodiment of the present invention,
FIG. 5 is a circuit diagram of a conventional example, and FIG. 6 is an explanatory diagram of the same operation. 1 is a power source, 2 is a discharge lamp, 5 is a load control circuit, 7 is a no-load detection circuit, Q, , Q are transistors, c2 is a capacitor, and L, , L are inductances.

Claims (1)

【特許請求の範囲】[Claims] (1)半導体スイッチを有する負荷制御回路と、負荷と
並列的に接続された前記負荷制御回路の出力平滑用のコ
ンデンサと、スイッチ要素を介して前記コンデンサと並
列的に接続されるインダクタンス要素と、無負荷状態の
検出時に前記スイッチ要素をオンさせる無負荷検出回路
とを備えて成ることを特徴とする負荷制御装置。
(1) a load control circuit having a semiconductor switch; a capacitor for smoothing the output of the load control circuit connected in parallel with the load; and an inductance element connected in parallel with the capacitor via a switch element; A load control device comprising: a no-load detection circuit that turns on the switch element when a no-load state is detected.
JP28131486A 1986-11-26 1986-11-26 Load controller Pending JPS63136494A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28131486A JPS63136494A (en) 1986-11-26 1986-11-26 Load controller

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28131486A JPS63136494A (en) 1986-11-26 1986-11-26 Load controller

Publications (1)

Publication Number Publication Date
JPS63136494A true JPS63136494A (en) 1988-06-08

Family

ID=17637366

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28131486A Pending JPS63136494A (en) 1986-11-26 1986-11-26 Load controller

Country Status (1)

Country Link
JP (1) JPS63136494A (en)

Similar Documents

Publication Publication Date Title
JPH02184267A (en) Series resonance inverter with non-loss snabber-reset part
JP2005514756A (en) Basic halogen converter IC
JPS63136494A (en) Load controller
JP2511430B2 (en) Load control device
JPH03871Y2 (en)
KR940002674Y1 (en) Stabilizer circuit for electronic method fluorescent
JPH0282499A (en) Inverter device and illuminator using same
JP2655674B2 (en) Power supply
JPH0353596Y2 (en)
JPH07192881A (en) High-frequency power source device, discharge lamp lighting device and luminaire
JP2697815B2 (en) Inverter device
JPH10327574A (en) Drive circuit for switching means
JPH0594892A (en) Power supply device
JPH01160367A (en) Inverter
JPH0246231Y2 (en)
JPH0556659A (en) Power supply
JPS60118069A (en) Inverter circuit
JPH03195374A (en) Stopping method for power converter
JPS63136495A (en) Load controller
JPS63136493A (en) Load controller
JPH0545111Y2 (en)
JP2828646B2 (en) One-stone inverter device
JPH0586131B2 (en)
JPH11275859A (en) Switching power unit
JPH06113555A (en) Lighting circuit for discharge lamp