JPH03871Y2 - - Google Patents

Info

Publication number
JPH03871Y2
JPH03871Y2 JP14564384U JP14564384U JPH03871Y2 JP H03871 Y2 JPH03871 Y2 JP H03871Y2 JP 14564384 U JP14564384 U JP 14564384U JP 14564384 U JP14564384 U JP 14564384U JP H03871 Y2 JPH03871 Y2 JP H03871Y2
Authority
JP
Japan
Prior art keywords
circuit
capacitor
switching transistor
transistor
load
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP14564384U
Other languages
Japanese (ja)
Other versions
JPS6162586U (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP14564384U priority Critical patent/JPH03871Y2/ja
Publication of JPS6162586U publication Critical patent/JPS6162586U/ja
Application granted granted Critical
Publication of JPH03871Y2 publication Critical patent/JPH03871Y2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Protection Of Static Devices (AREA)
  • Dc-Dc Converters (AREA)

Description

【考案の詳細な説明】 産業上の利用分野 本考案は、スイツチングレギユレータ、特に起
動時に発生する突入電流によるスイツチングトラ
ンジスタの破壊を防止できるスイツチングレギユ
レータに関する。
[Detailed Description of the Invention] Industrial Application Field The present invention relates to a switching regulator, and particularly to a switching regulator that can prevent destruction of switching transistors due to rush current generated at startup.

従来の技術 一般にスイツチングレギユレータは、入力側に
整流回路とコンデンサとからなるコンデンサイン
プツト型の整流平滑回路を設け、この整流平滑回
路の直流ライン間に出力変圧器の1次巻線とスイ
ツチングトランジスタとを直列に接続し、このス
イツチングトランジスタをオン・オフ動作させる
ことにより出力変圧器の2次巻線に接続された負
荷に直流電流を供給する。しかし、このスイツチ
ングレギユレータでは、負荷がランプ負荷やコン
デンサを含む負荷であると、起動時にスイツチン
グトランジスタに突入電流が流れるためスイツチ
ングトランジスタが破壊することがあつた。
Conventional technology In general, a switching regulator has a capacitor input type rectifying and smoothing circuit consisting of a rectifying circuit and a capacitor on the input side, and connects the primary winding of the output transformer and the DC line of the rectifying and smoothing circuit. A switching transistor is connected in series, and the switching transistor is turned on and off to supply direct current to a load connected to the secondary winding of the output transformer. However, in this switching regulator, if the load is a lamp load or a load including a capacitor, a rush current flows through the switching transistor at startup, which may destroy the switching transistor.

考案が解決しようとする問題 このようなスイツチングトランジスタの破壊を
防止するため、従来スイツチングトランジスタの
ベースにパルス幅が徐々に広くなるパルスを印加
してスイツチングトランジスタの導通時間を徐々
に拡大する方法が採用されている。この方法でも
突入電流によるスイツチングトランジスタの破壊
を防止できるが、負荷に定常電流が供給されるま
での時間がかかり、また上記の方法を用いてパル
ス幅を急激に広げて負荷に定常電流が供給される
までの時間を短くすると、スイツチングトランジ
スタが安全動作領域を越え破壊する欠点があつ
た。
The problem that the invention aims to solve: In order to prevent such destruction of switching transistors, conventional methods apply pulses whose pulse width gradually increases to the base of the switching transistor to gradually increase the conduction time of the switching transistor. method has been adopted. Although this method can also prevent destruction of the switching transistor due to inrush current, it takes time until steady current is supplied to the load, and the above method can be used to rapidly widen the pulse width to supply steady current to the load. If the time until the switching transistor is shortened, the switching transistor may exceed its safe operating range and be destroyed.

考案の概要 本考案は、入力側の整流平滑回路のコンデンサ
とスイツチングトランジスタとの直流ラインに抵
抗とサイリスタとからなる並列回路を設けると共
に、スイツチングトランジスタが起動してから所
定時間後にサイリスタにゲート信号を付与する遅
延回路を駆動変圧器に設けられた巻線とサイリス
タのゲートとの間に接続することにより、上記欠
点を解消したもので、ランプ負荷やコンデンサを
含む負荷に電力を供給する場合にスイツチングト
ランジスタを破壊せず、かつ負荷に定常電流が供
給されるまでの時間を短縮化できるスイツチング
レギユレータを提供するものである。
Summary of the invention This invention provides a parallel circuit consisting of a resistor and a thyristor in the DC line between the capacitor of the rectifying and smoothing circuit on the input side and the switching transistor, and also connects the thyristor with a gate after a predetermined time after the switching transistor is activated. By connecting a delay circuit that provides a signal between the winding provided in the drive transformer and the gate of the thyristor, the above drawbacks are resolved, and when supplying power to loads including lamp loads and capacitors. To provide a switching regulator that does not destroy a switching transistor and can shorten the time until a steady current is supplied to a load.

実施例 以下、本考案の実施例を第1図及び第2図につ
いて説明する。
Embodiment Hereinafter, an embodiment of the present invention will be described with reference to FIGS. 1 and 2.

第1図は他励式のスイツチングレギユレータで
あり、全波整流回路1の直流ライン間に入力平滑
用コンデンサ2が接続され、コンデンサ2の両端
に、出力変圧器6の1次巻線7とスイツチングト
ランジスタ3及び抵抗4とトライアツク(双方向
性三端子サイリスタ)5の並列回路が直列に接続
されている。出力変圧器6に設けられた2次巻線
8には、ダイオード10とコンデンサ11からな
る整流平滑回路9が接続され、整流平滑回路9の
出力端子に負荷12が接続されている。また、ト
ランジスタ3を駆動するために、駆動変圧器13
と負荷12の両端に接続された制御回路17とか
らなる駆動回路34が設けられている。駆動変圧
器13は制御回路17に接続された1次巻線14
と、トランジスタ3のベース・エミツタ間に接続
された2次巻線15と、遅延回路19にダイオー
ド18を介して接続された3次巻線16とを有す
る。制御回路17にはパルス幅変調回路が含まれ
ており、出力電圧に応じた駆動パルスが出力され
る。遅延回路19は抵抗22とコンデンサ23と
からなる積分回路と、コンデンサ23が所定レベ
ルに充電されときに導通する定電圧ダイオード2
4と、コンデンサ25と抵抗26からなるノイズ
除去回路とを備えている。コンデンサ25と抵抗
26の両端はトライアツク5の主電極T1とゲー
トG間に接続されている。また、トライアツク5
の主電極T2は、抵抗4、コンデンサ2及び全波
整流回路に接続されている。
FIG. 1 shows a separately excited type switching regulator, in which an input smoothing capacitor 2 is connected between the DC lines of a full-wave rectifier circuit 1, and a primary winding 7 of an output transformer 6 is connected to both ends of the capacitor 2. A parallel circuit including a switching transistor 3, a resistor 4, and a triac (bidirectional three-terminal thyristor) 5 are connected in series. A rectifying and smoothing circuit 9 consisting of a diode 10 and a capacitor 11 is connected to a secondary winding 8 provided in the output transformer 6, and a load 12 is connected to an output terminal of the rectifying and smoothing circuit 9. Also, in order to drive the transistor 3, a drive transformer 13 is provided.
and a control circuit 17 connected to both ends of the load 12. The drive transformer 13 has a primary winding 14 connected to a control circuit 17.
, a secondary winding 15 connected between the base and emitter of the transistor 3, and a tertiary winding 16 connected to a delay circuit 19 via a diode 18. The control circuit 17 includes a pulse width modulation circuit, and outputs a drive pulse according to the output voltage. The delay circuit 19 includes an integrating circuit consisting of a resistor 22 and a capacitor 23, and a constant voltage diode 2 that becomes conductive when the capacitor 23 is charged to a predetermined level.
4, and a noise removal circuit consisting of a capacitor 25 and a resistor 26. Both ends of the capacitor 25 and the resistor 26 are connected between the main electrode T1 and the gate G of the triac 5. Also, try 5
The main electrode T 2 of is connected to a resistor 4, a capacitor 2 and a full-wave rectifier circuit.

上記回路において、交流電源(図示せず)が全
波整流回路1に印加されると交流電圧は、全波整
流回路1で整流され、平滑用のコンデンサ2を充
電する。コンデンサ2が充電されると制御回路1
7から駆動変圧器13の1次巻線14に、第2図
Aに示すような駆動パルスが印加され、2次巻線
15に矢印40で示される向きの電圧が誘起され
る。このため、トランジスタ3がオンになり、1
次巻線7と抵抗4を介して電流が流れ、2次巻線
8に巻線に応じた電圧が誘起される。この電圧
は、ダイオード10に対し、43で示す逆バイア
スの向きである。
In the above circuit, when an AC power source (not shown) is applied to the full-wave rectifier circuit 1, the AC voltage is rectified by the full-wave rectifier circuit 1 and charges the smoothing capacitor 2. When capacitor 2 is charged, control circuit 1
A drive pulse as shown in FIG. 2A is applied from 7 to the primary winding 14 of the drive transformer 13, and a voltage in the direction shown by the arrow 40 is induced in the secondary winding 15. Therefore, transistor 3 is turned on and 1
A current flows through the secondary winding 7 and the resistor 4, and a voltage corresponding to the winding is induced in the secondary winding 8. This voltage is in a reverse bias direction, indicated at 43, with respect to diode 10.

次に、制御回路17から1次巻線14に、駆動
パルスが印加されなくなると、2次巻線15に電
圧が誘起されなくなり、トランジスタ3はオフと
なる。その結果、2次巻線8にダイオード10を
オンにする向きの電圧が発生し、トランジスタ3
がオンの期間に出力変圧器6に蓄積されたエネル
ギーが整流平滑回路9を介して負荷に放出される
出力変圧器6に蓄積されたエネルギーの放出が終
了すると、制御回路17の駆動パルスによつて再
びトランジスタ3がオンになり、同様な動作が繰
り返される。一方、トランジスタ3のオフ期間に
3次巻線16に誘起された電圧は直ちにはトライ
アツク5のゲートに印加されず、ダイオード18
で整流され、抵抗22を通じてコンデンサ23が
充電される。コンデンサ23合充電電圧が定電圧
ダイオード24のレベルを越ええる電圧に達した
とき、第2図Bのようにt1で示す時点でゲート信
号が発生し、トライアツク5のゲートGに印加さ
れる。即ち、トランジスタ3が起動してから所定
時間の遅延を伴つてトライアツク5が駆動され
る。この遅延時間はトライアツク5がオンしたと
き、トランジスタ3が破壊しない最短時間になる
ように設定されている。したがつて、トライアツ
ク5がオンになるときには、既に負荷12に制限
された電流が供給されているので、トランジスタ
3に過大な電流が流れない。
Next, when the drive pulse is no longer applied from the control circuit 17 to the primary winding 14, no voltage is induced in the secondary winding 15, and the transistor 3 is turned off. As a result, a voltage is generated in the secondary winding 8 that turns on the diode 10, and the transistor 3
The energy stored in the output transformer 6 during the period when the output transformer 6 is on is released to the load via the rectifying and smoothing circuit 9. When the release of the energy stored in the output transformer 6 is completed, the drive pulse of the control circuit 17 Then, transistor 3 is turned on again, and the same operation is repeated. On the other hand, the voltage induced in the tertiary winding 16 during the off-period of the transistor 3 is not immediately applied to the gate of the triac 5, and is applied to the diode 18.
The capacitor 23 is charged through the resistor 22. When the combined charging voltage of the capacitor 23 reaches a voltage that exceeds the level of the voltage regulator diode 24, a gate signal is generated at a time point t1 as shown in FIG. That is, the triac 5 is driven with a predetermined time delay after the transistor 3 is activated. This delay time is set to be the shortest time without destroying the transistor 3 when the triac 5 is turned on. Therefore, when the triac 5 is turned on, a limited current is already being supplied to the load 12, so that no excessive current flows through the transistor 3.

以上の通り、本考案の回路では、起動時に抵抗
4を介してトランジスタ3に電流が流れ、負荷に
制限された電流が供給される。また、所定時間後
に抵抗4がトライアツク5により短縮されて負荷
に定常電流が供給されるので、突入電流によるト
ランジスタ3の破壊を防止でき、負荷に定常電流
が供給されるまでの時間を短縮することができ
る。
As described above, in the circuit of the present invention, current flows through the transistor 3 via the resistor 4 at startup, and a limited current is supplied to the load. Furthermore, after a predetermined period of time, the resistor 4 is shortened by the triax 5 and a steady current is supplied to the load, which prevents destruction of the transistor 3 due to rush current and shortens the time until the steady current is supplied to the load. Can be done.

本考案は、上記実施例に限定されず、さらに変
形が可能である。上記実施例では、トランジスタ
3のオフ時に出力変圧器6に蓄えられたエネルギ
ーを負荷12に供給するフライバツク方式のレギ
ユレータを示したが、トランジスタ3のオン時に
エネルギーを負荷に供給するフオワード方式のレ
ギユレータにも適用できる。また、抵抗4とトラ
イアツク5からなる並列回路は、トランジスタ3
のコレクタと入力側のコンデンサ2を接続するラ
インに設けることもできる。また、トライアツク
5は1個又は逆並列に接続した逆阻止3端子サイ
リスタで構成することもできる。また、遅延回路
21は種々変更することが可能である。
The present invention is not limited to the above embodiments, but can be further modified. In the above embodiment, a flyback type regulator is shown that supplies the energy stored in the output transformer 6 to the load 12 when the transistor 3 is off, but a forward type regulator that supplies energy to the load when the transistor 3 is on is shown. can also be applied. In addition, the parallel circuit consisting of the resistor 4 and the triax 5 is connected to the transistor 3
It can also be provided in a line connecting the collector of the input capacitor 2 and the input capacitor 2. Further, the triax 5 may be composed of one reverse blocking three-terminal thyristor connected in antiparallel. Furthermore, the delay circuit 21 can be modified in various ways.

考案の効果 本考案は、入力側整流平滑回路のコンデンサと
スイツチングトランジスタとの接続ラインに、抵
抗とサイリスタからなる並列回路を設けると共
に、遅延回路を駆動変圧器に設けられた巻線とサ
イリスタのゲートとの間に接続したので、起動時
におけるスイツチングトランジスタの破壊を防止
でき、且つ負荷に定常電流が供給されるまでの時
間を短縮できる利点を有する。
Effects of the invention This invention provides a parallel circuit consisting of a resistor and a thyristor in the connection line between the capacitor and the switching transistor of the input side rectifying and smoothing circuit, and also connects a delay circuit between the winding provided on the drive transformer and the thyristor. Since it is connected between the gate and the switching transistor, it has the advantage of preventing destruction of the switching transistor at startup and shortening the time until steady current is supplied to the load.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本考案の実施例を示す他励式のスイツ
チングレギユレータの回路図、第2図はスイツチ
ングトランジスタの駆動信号とトライアツクの動
作との関係を示すタイムチヤートである。 1……全波整流回路、2……コンデンサ、4…
…抵抗、3……スイツチングトランジスタ、5…
…サイリスタ、6……出力変圧器、7……1次巻
線、8……2次巻線、12……負荷、13……駆
動変圧器、16……3次巻線、19……遅延回
路、34……駆動回路、G……ゲート。
FIG. 1 is a circuit diagram of a separately excited switching regulator showing an embodiment of the present invention, and FIG. 2 is a time chart showing the relationship between the drive signal of the switching transistor and the operation of the triac. 1...Full wave rectifier circuit, 2...Capacitor, 4...
...Resistor, 3...Switching transistor, 5...
...thyristor, 6...output transformer, 7...primary winding, 8...secondary winding, 12...load, 13...drive transformer, 16...tertiary winding, 19...delay Circuit, 34...drive circuit, G...gate.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 整流回路とコンデンサとからなるコンデンサイ
ンプツト型整流平滑回路の直流ライン間に、出力
変圧器の1次巻線とスイツチングトランジスタと
を直列に接続し、駆動変圧器を有する駆動回路の
出力にもとづいて前記スイツチングトランジスタ
をオン・オフ動作させることにより、前記出力変
圧器の2次巻線から直流に変換した出力を負荷に
供給するスイツチングレギユレータにおいて、前
記コンデンサと前記スイツチングトランジスタと
を接続するラインに抵抗とサイリスタの並列回路
を設けると共に、前記スイツチングトランジスタ
が起動してから所定時間後に前記サイリスタにゲ
ート信号を付与する遅延回路を前記駆動変圧器に
設けられた巻線と前記サイリスタのゲートとの間
に接続したことを特徴とするスイツチングレギユ
レータ。
The primary winding of an output transformer and a switching transistor are connected in series between the DC lines of a capacitor-input type rectifying and smoothing circuit consisting of a rectifying circuit and a capacitor, and a switching transistor is connected in series based on the output of a driving circuit having a driving transformer. The capacitor and the switching transistor are connected to each other in the switching regulator, which supplies the output converted into DC from the secondary winding of the output transformer to the load by turning on and off the switching transistor. A parallel circuit of a resistor and a thyristor is provided on the line to be connected, and a delay circuit is provided to apply a gate signal to the thyristor after a predetermined time after the switching transistor is activated. A switching regulator characterized in that it is connected between a gate and a gate.
JP14564384U 1984-09-28 1984-09-28 Expired JPH03871Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14564384U JPH03871Y2 (en) 1984-09-28 1984-09-28

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14564384U JPH03871Y2 (en) 1984-09-28 1984-09-28

Publications (2)

Publication Number Publication Date
JPS6162586U JPS6162586U (en) 1986-04-26
JPH03871Y2 true JPH03871Y2 (en) 1991-01-11

Family

ID=30703895

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14564384U Expired JPH03871Y2 (en) 1984-09-28 1984-09-28

Country Status (1)

Country Link
JP (1) JPH03871Y2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2736159B2 (en) * 1990-09-06 1998-04-02 松下電器産業株式会社 Switching power supply

Also Published As

Publication number Publication date
JPS6162586U (en) 1986-04-26

Similar Documents

Publication Publication Date Title
JPH06113540A (en) Feed device of power supply
US5612860A (en) Start-up and running circuit for resonant transition power converters
JPH03871Y2 (en)
JPH0353596Y2 (en)
JP3033085B2 (en) Step-down DC-DC converter
JP3175205B2 (en) Inrush current suppression circuit for switching power supply
JPH0246231Y2 (en)
JP2771936B2 (en) DC power supply circuit
JPH03872Y2 (en)
JPH0226813B2 (en)
JPH0622560A (en) Dc-ac converter
JPH0229828Y2 (en)
JPS6213434Y2 (en)
JPH0727835Y2 (en) Switching power supply circuit
JPS6144399Y2 (en)
JPS6015400Y2 (en) Electric circuit device with inrush current limiting circuit
JPH073835Y2 (en) Switching regulator
JPS644312Y2 (en)
JPH0623191Y2 (en) Switching power supply
JPS63240371A (en) Switching regulator
JPS6093492U (en) Switching power supply control circuit
JP2532203Y2 (en) Switching power supply
JPH0326796Y2 (en)
JPH0223113Y2 (en)
JPH0461489U (en)