JPH0353596Y2 - - Google Patents

Info

Publication number
JPH0353596Y2
JPH0353596Y2 JP6720690U JP6720690U JPH0353596Y2 JP H0353596 Y2 JPH0353596 Y2 JP H0353596Y2 JP 6720690 U JP6720690 U JP 6720690U JP 6720690 U JP6720690 U JP 6720690U JP H0353596 Y2 JPH0353596 Y2 JP H0353596Y2
Authority
JP
Japan
Prior art keywords
capacitor
circuit
switching transistor
transistor
resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP6720690U
Other languages
Japanese (ja)
Other versions
JPH0311384U (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP6720690U priority Critical patent/JPH0353596Y2/ja
Publication of JPH0311384U publication Critical patent/JPH0311384U/ja
Application granted granted Critical
Publication of JPH0353596Y2 publication Critical patent/JPH0353596Y2/ja
Expired legal-status Critical Current

Links

Description

【考案の詳細な説明】 産業上の利用分野 本考案は、スイツチングレギユレータ、特に起
動時に発生する突入電流によるスイツチングレギ
ユレータに関連する。
[Detailed Description of the Invention] Industrial Application Field The present invention relates to a switching regulator, and particularly to a switching regulator that uses an inrush current generated at startup.

従来の技術 一般にスイツチングレギユレータは、入力側に
整流回路とコンデンサとからなるコンデンサイン
プツト型の整流平滑回路を設け、この整流平滑回
路の直流ライン間に出力変圧器の1次巻線とスイ
ツチングトランジスタとを直列に接続し、このス
イツチングトランジスタをオン・オフ動作させる
ことにより出力変圧器の2次巻線に接続された負
荷に直流電流を供給する。しかし、このスイツチ
ングレギユレータでは、負荷がランプ負荷やコン
デンサを含む負荷であると、起動時にスイツチン
グトランジスタに突入電流が流れるためスイツチ
ングトランジスタが破壊することがあつた。
Conventional technology In general, a switching regulator has a capacitor input type rectifying and smoothing circuit consisting of a rectifying circuit and a capacitor on the input side, and connects the primary winding of the output transformer and the DC line of the rectifying and smoothing circuit. A switching transistor is connected in series, and the switching transistor is turned on and off to supply direct current to a load connected to the secondary winding of the output transformer. However, in this switching regulator, if the load is a lamp load or a load including a capacitor, a rush current flows through the switching transistor at startup, which may destroy the switching transistor.

考案が解決しようとする問題 このようなスイツチングトランジスタの破壊を
防止するため、従来スイツチングトランジスタの
ベースにパルス幅が徐々に広くなるパルスを印加
してスイツチングトランジスタの通電時間を徐々
に拡大する方法が採用されている。この方法でも
突入電流によるスイツチングトランジスタの破壊
を防止できるが、負荷に定常電流が供給されるま
での時間がかかり、また上記の方法を用いてパル
ス幅を急激に広げて負荷に定常電流が供給される
までの時間を短くすると、スイツチングトランジ
スタが安全動作領域を越え破壊する欠点があつ
た。
Problem that the invention aims to solve: In order to prevent such destruction of switching transistors, conventional methods apply pulses whose pulse width gradually increases to the base of the switching transistor to gradually increase the energization time of the switching transistor. method has been adopted. Although this method can also prevent destruction of the switching transistor due to inrush current, it takes time until steady current is supplied to the load, and the above method can be used to rapidly widen the pulse width to supply steady current to the load. If the time until the switching transistor is shortened, the switching transistor may exceed its safe operating range and be destroyed.

考案の概要 本考案は、入力側の整流平滑回路のコンデンサ
とスイツチングトランジスタとの直流ラインに抵
抗とサイリスタとからなる並列回路を設けると共
に、スイツチングトランジスタが起動してから所
定時間後にサイリスタにゲート信号を付与する遅
延回路を前記抵抗の両端に接続することにより、
上記欠点を解消したもので、ランプ負荷やコンデ
ンサを含む負荷に電力を供給する場合にスイツチ
ングトランジスタを破壊せず、かつ負荷に定常電
流が供給されるまでの時間を短縮化できるスイツ
チングレギユレータを提供するものである。
Summary of the invention This invention provides a parallel circuit consisting of a resistor and a thyristor in the DC line between the capacitor of the rectifying and smoothing circuit on the input side and the switching transistor, and also connects the thyristor with a gate after a predetermined time after the switching transistor is activated. By connecting a delay circuit that provides a signal to both ends of the resistor,
This is a switching regulator that eliminates the above drawbacks and can shorten the time until steady current is supplied to the load without damaging the switching transistor when supplying power to loads including lamp loads and capacitors. It provides a rater.

実施例 以下、本考案の実施例を第1図及び第2図につ
いて説明する。
Embodiment Hereinafter, an embodiment of the present invention will be described with reference to FIGS. 1 and 2.

第1図は他励式のスイツチングレギユレータで
あり、全波整流回路1の直流ライン間に入力平滑
用のコンデンサ2が接続され、コンデンサ2の両
端に、出力変圧器6の1次巻線7とスイツチング
トランジスタ3及び抵抗4とトライアツク(双方
向性三端子サイリスタ)5の並列回路が直列に接
続され、さらに遅延回路19が抵抗4と並列に接
続されている。出力変圧器6には2次巻線8が設
けられ、2次巻線8には、ダイオード10とコン
デンサ11からなる整流平滑回路9が接続され、
整流平滑回路9の出力端子に負荷12が接続され
ている。また、トランジスタ3を駆動するために
駆動回路34が設けられ、駆動回路34は駆動変
圧器13と負荷12の両端に接続された制御回路
17とからなつている。駆動変圧器13は制御回
路17に接続された1次巻線14と、トランジス
タ3のベース・エミツタ間に接続された2次巻線
15とを有する。制御回路17にはパルス幅変調
回路が含まれており、出力電圧に応じた駆動パル
スが出力される。遅延回路19は抵抗22とコン
デンサ23とからなる積分回路と、コンデンサ2
3が所定レベルに充電されたときに導通する定電
圧ダイオード24と、コンデンサ25と抵抗26
からなるノイズ除去回路とからなり、コンデンサ
25と抵抗26の両端はトライアツク5の主電極
T1とゲートG間に接続されている。また、トラ
イアツク5の主電極T2は、抵抗4、スイツチン
グトランジスタ3のエミツタ及び2次巻線15に
接続されている。
Figure 1 shows a separately excited switching regulator, in which an input smoothing capacitor 2 is connected between the DC lines of a full-wave rectifier circuit 1, and the primary winding of an output transformer 6 is connected to both ends of the capacitor 2. 7, a switching transistor 3, a resistor 4, and a triac (bidirectional three-terminal thyristor) 5, which are connected in series, and a delay circuit 19 is connected in parallel with the resistor 4. The output transformer 6 is provided with a secondary winding 8, and a rectifying and smoothing circuit 9 consisting of a diode 10 and a capacitor 11 is connected to the secondary winding 8.
A load 12 is connected to the output terminal of the rectifying and smoothing circuit 9. Further, a drive circuit 34 is provided to drive the transistor 3, and the drive circuit 34 includes a drive transformer 13 and a control circuit 17 connected to both ends of the load 12. The drive transformer 13 has a primary winding 14 connected to a control circuit 17 and a secondary winding 15 connected between the base and emitter of the transistor 3. The control circuit 17 includes a pulse width modulation circuit, and outputs a drive pulse according to the output voltage. The delay circuit 19 includes an integrating circuit consisting of a resistor 22 and a capacitor 23, and a capacitor 2.
A constant voltage diode 24 that becomes conductive when 3 is charged to a predetermined level, a capacitor 25, and a resistor 26.
The both ends of the capacitor 25 and the resistor 26 are the main electrodes of the triac 5.
Connected between T1 and gate G. Further, the main electrode T 2 of the triax 5 is connected to the resistor 4 , the emitter of the switching transistor 3 and the secondary winding 15 .

上記回路において、交流電源(図示せず)が全
波整流回路1に印加されると交流電圧は、全波整
流回路1で整流され、平滑用のコンデンサ2を充
電する。コンデンサ2が充電されると制御回路1
7から駆動変圧器13の1次巻線14に、第2図
Aに示すような駆動パルスが印加され、2次巻線
15に矢印40で示する向きの電圧が誘起され
る。このため、トランジスタ3がオンになり、1
次巻線7と抵抗4を介して電流が流れ、2次巻線
8に、巻数に応じた電圧が誘起される。この電圧
は、ダイオード10に対し、43で示す逆バイア
スの向きである。
In the above circuit, when an AC power source (not shown) is applied to the full-wave rectifier circuit 1, the AC voltage is rectified by the full-wave rectifier circuit 1 and charges the smoothing capacitor 2. When capacitor 2 is charged, control circuit 1
A drive pulse as shown in FIG. 2A is applied from 7 to the primary winding 14 of the drive transformer 13, and a voltage in the direction shown by the arrow 40 is induced in the secondary winding 15. Therefore, transistor 3 is turned on and 1
A current flows through the secondary winding 7 and the resistor 4, and a voltage corresponding to the number of turns is induced in the secondary winding 8. This voltage is in a reverse bias direction, indicated at 43, with respect to diode 10.

次に、制御回路17から1次巻線14に、駆動
パルスが印加されなくなると、2次巻線15に電
圧が誘起されなくなり、トランジスタ3はオフと
なる。その結果、2次巻線8にダイオード10を
オンにする向きの電圧が発生し、トランジスタ3
がオンの期間に出力変圧器6に蓄積させたエネル
ギーが整流平滑回路9を介して負荷に放出され
る。出力変圧器6に蓄積されたエネルギーの放出
が終了すると、制御回路17の駆動パルスによつ
て再びトランジスタ3がオンになり、同様な動作
が繰返えされる。ところで、トランジスタ3のオ
ン期間にトランジスタ3に流れる電流の一部は遅
延回路19の抵抗22を通じてコンデンサ23に
流れ、コンデンサ23の充電電圧が定電圧ダイオ
ード24のレベルを越える電圧に達したとき、第
2図Bのようにt1で示す時点でゲート信号が発生
し、トライアツク5のゲートGに印加される。す
なわち、トランジスタ3が起動してから所定時間
の遅延を伴つてトライアツク5が駆動される。こ
の遅延時間はトライアツク5がオンしたとき、ト
ランジスタ3が破壊しない最短時間になるように
設定されている。したがつて、トライアツク5が
オンになるときには、既に負荷12に制限された
電流が供給されているので、トランジスタ3に過
大な電流が流れない。
Next, when the drive pulse is no longer applied from the control circuit 17 to the primary winding 14, no voltage is induced in the secondary winding 15, and the transistor 3 is turned off. As a result, a voltage is generated in the secondary winding 8 that turns on the diode 10, and the transistor 3
The energy accumulated in the output transformer 6 during the on period is released to the load via the rectifying and smoothing circuit 9. When the energy stored in the output transformer 6 is released, the drive pulse from the control circuit 17 turns on the transistor 3 again, and the same operation is repeated. By the way, a part of the current flowing through the transistor 3 during the on period of the transistor 3 flows through the resistor 22 of the delay circuit 19 to the capacitor 23, and when the charging voltage of the capacitor 23 reaches a voltage exceeding the level of the constant voltage diode 24, the current flows to the capacitor 23. As shown in FIG. 2B, a gate signal is generated at a time point t1 and applied to the gate G of the triac 5. That is, the triac 5 is driven with a predetermined time delay after the transistor 3 is activated. This delay time is set to be the shortest time without destroying the transistor 3 when the triac 5 is turned on. Therefore, when the triac 5 is turned on, a limited current is already being supplied to the load 12, so that no excessive current flows through the transistor 3.

以上の通り、本考案の回路では、起動時に抵抗
4を介してトランジスタ3に電流が流れ、負荷に
制限された電流が供給される。また、所定時間後
に抵抗4がトライアツク5により短絡されて負荷
12に定常電流が供給されるので、突入電流によ
るトランジスタ3の破壊を防止でき、負荷12に
定常電流が供給されるまでの時間を短絡すること
ができる。
As described above, in the circuit of the present invention, current flows through the transistor 3 via the resistor 4 at startup, and a limited current is supplied to the load. In addition, after a predetermined time, the resistor 4 is short-circuited by the triax 5 and a steady current is supplied to the load 12, so that the destruction of the transistor 3 due to rush current can be prevented, and the time until the steady current is supplied to the load 12 is short-circuited. can do.

本考案は上記実施例に限定されずさらに変形が
可能である。上記実施例では、トランジスタ3の
オフ時に出力変圧器6に蓄えられたエネルギーを
負荷12に供給するフライバツク方式のレギユレ
ータを示したが、トランジスタ3のオン時にエネ
ルギーを負荷に供給するフオワード方式のレギユ
レータにも適用できる。また、抵抗4とトライア
ツク5と遅延回路19とからなる回路は、トラン
ジスタ3のコレクタと入力側のコンデンサ2を接
続するラインに設けることもできる。また、トラ
イアツク5は1個又は逆並列に接続した逆導通サ
イリスタで構成することもできる。また、遅延回
路19は種々変更することが可能である。
The present invention is not limited to the above embodiments, but can be further modified. In the above embodiment, a flyback type regulator is shown that supplies the energy stored in the output transformer 6 to the load 12 when the transistor 3 is off, but a forward type regulator that supplies energy to the load when the transistor 3 is on is shown. can also be applied. Further, a circuit consisting of the resistor 4, the triax 5, and the delay circuit 19 may be provided in a line connecting the collector of the transistor 3 and the input capacitor 2. Further, the triax 5 can be composed of one or reverse conduction thyristors connected in antiparallel. Furthermore, the delay circuit 19 can be modified in various ways.

考案の効果 本考案は、入力側の整流平滑回路のコンデンサ
とスイツチングトランジスタとの接続ラインに抵
抗とサイリスタからなる並列回路を設けると共
に、遅延回路を抵抗の両端に接続したので、鼓動
時におけるスイツチングトランジスタの破壊を防
止でき、かつ負荷に定常電流が供給されるまでの
時間を短縮できる利点を有する。
Effects of the invention In this invention, a parallel circuit consisting of a resistor and a thyristor is provided in the connection line between the capacitor of the rectifying and smoothing circuit on the input side and the switching transistor, and a delay circuit is connected to both ends of the resistor. This has the advantage of preventing damage to the switching transistor and shortening the time until steady current is supplied to the load.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本考案の実施例を示す他励式のスイツ
チングレギユレータの回路図、第2図はスイツチ
ングトランジスタの駆動信号とトライアツクの動
作との関係を示すタイムチヤートである。 1……全波整流回路、2……コンデンサ、4…
…抵抗、3……スイツチングトランジスタ、5…
…サイリスタ、6……出力変圧器、7……1次巻
線、8……2次巻線、12……負荷、19……遅
延回路。
FIG. 1 is a circuit diagram of a separately excited switching regulator showing an embodiment of the present invention, and FIG. 2 is a time chart showing the relationship between the drive signal of the switching transistor and the operation of the triac. 1...Full wave rectifier circuit, 2...Capacitor, 4...
...Resistor, 3...Switching transistor, 5...
...Thyristor, 6...Output transformer, 7...Primary winding, 8...Secondary winding, 12...Load, 19...Delay circuit.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 整流回路とコンデンサとからなるコンデンサイ
ンプツト型整流平滑回路の直流ライン間に、出力
変圧器の1次巻線とスイツチングトランジスタと
を直列に接続し、該スイツチングトランジスタを
オン・オフ動作させることにより、前記出力変圧
器の2次巻線から直流に変換した出力を負荷に供
給するスイツチングレギユレータにおいて、前記
コンデンサと前記スイツチングトランジスタとを
接続するラインに抵抗とサイリスタの並列回路を
設けると共に、前記スイツチングトランジスタが
起動してから所定時間後に前記サイリスタにゲー
ト信号を付与する遅延回路を前記抵抗の両端に接
続したことを特徴とするスイツチングレギユレー
タ。
The primary winding of an output transformer and a switching transistor are connected in series between the DC lines of a capacitor-input type rectifying and smoothing circuit consisting of a rectifier circuit and a capacitor, and the switching transistor is turned on and off. Accordingly, in the switching regulator that supplies the output converted into DC from the secondary winding of the output transformer to the load, a parallel circuit of a resistor and a thyristor is provided in a line connecting the capacitor and the switching transistor. The switching regulator is further characterized in that a delay circuit is connected to both ends of the resistor for applying a gate signal to the thyristor after a predetermined period of time after the switching transistor is activated.
JP6720690U 1990-06-27 1990-06-27 Expired JPH0353596Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6720690U JPH0353596Y2 (en) 1990-06-27 1990-06-27

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6720690U JPH0353596Y2 (en) 1990-06-27 1990-06-27

Publications (2)

Publication Number Publication Date
JPH0311384U JPH0311384U (en) 1991-02-04
JPH0353596Y2 true JPH0353596Y2 (en) 1991-11-22

Family

ID=31600577

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6720690U Expired JPH0353596Y2 (en) 1990-06-27 1990-06-27

Country Status (1)

Country Link
JP (1) JPH0353596Y2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4973865B2 (en) * 2007-09-14 2012-07-11 東芝ライテック株式会社 Power supply device and lighting device

Also Published As

Publication number Publication date
JPH0311384U (en) 1991-02-04

Similar Documents

Publication Publication Date Title
JPH06113540A (en) Feed device of power supply
JPH08182321A (en) Converter of conduction type
US5612860A (en) Start-up and running circuit for resonant transition power converters
JP3100627B2 (en) Electronic switching power supply
JPH0353596Y2 (en)
JPH03871Y2 (en)
JPH11164555A (en) Switching power supply
JP3033085B2 (en) Step-down DC-DC converter
JP3175205B2 (en) Inrush current suppression circuit for switching power supply
JPH0246231Y2 (en)
JP2861246B2 (en) Switching power supply
JP2771936B2 (en) DC power supply circuit
JPH03872Y2 (en)
JPH0226813B2 (en)
JPH0622560A (en) Dc-ac converter
JP3351482B2 (en) Insulated switching power supply
JPS6213434Y2 (en)
JP2566145B2 (en) Switching power supply circuit
JPS644312Y2 (en)
JP3169873B2 (en) Power supply
JPS6031439Y2 (en) Automatic voltage regulator for excited alternator
JPH0727835Y2 (en) Switching power supply circuit
JPS6093492U (en) Switching power supply control circuit
JPH10327574A (en) Drive circuit for switching means
JPH0646600B2 (en) Power supply