JPS6313421A - 多値論理回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、３値以上の多値論理演算を行なう多値論理
回路について、その消費電力を低減させるための技術に
関する。

（従来の技術］ 集積回路等に組込まれるデジタル論理回路としては、ｒ
ＯＪ、Ｎ、Ｊの２１直を論理レベルとする２埴輪理回路
が広く用いられている。このような２１ｍ論理回路は、
周知のように、電源電位と接地電位との２種類の電位値
を論理入力として、これらに対する論理積や論理和等の
種々の論理演算を能動素子の組合せによって実行する。

そして、その論理演算の結果も電源゛電位と接地１位と
の２種類の電位のいずれかによって表現し、この電位を
論理値として出力する。

ところが、このような２値論理回路を組合せて複雑な論
理演算を行なわせようとすると、その論理値が２種類に
限定されているために、かなりの数の単位論理回路を必
要とする。たとえば、２００ｏ値の論理演ｎを２値論理
回路で処理する場合には、２　”＝　２０４８であるこ
とから、少なくとも１１ブロツクの単位論理回路が必要
となる。

このため、複雑な論理演算を比較的少ないブロック数の
単位論理回路の組合せで実行できる多値論理回路が有望
視されている。このような多値論理回路としては、３値
以上の任意の回路を構成することが可能であるが、−例
として３値論理回路を考える。すると、上記２０００値
の論理演算については、３７＝２１８７であるため、７
ブロツクの単位論理回路の組合せでこれを実現できるこ
とになる。したがって、上記２値論理回路に比べて、回
路規模を４０％減少させることが可能となる。

このような３値論理回路のうち、論理積の反転＜ＡＮＤ
　　Ｎ０Ｔ）を行なう回路として従来用いられている回
路の例が第４図に示されており、以下、この回路につい
て説明する。ここで、３値論理におけるＡＮＤ、ＮＯＴ
演算の真理値表は種々提案されているが、第４図の回路
は、Ａ、Ｂの２つの入力がｒＯＪ、ＭＪ、ｒ２Ｊの３種
類の場合のそれぞれについて、第１表に示すような論理
演算を行なう場合を対象とした回路である。

第４図において、この回路はＰチャンネルＭＯ８電界効
果形トランジスタ１．２および、ＮチャンネルＭＯ８ｆ
ｆｉ界効果形トランジスタ３〜６を備えている。なお、
以下では、ＰチャンネルＭＯ８電界効果形トランジスタ
をＰ−Ｔｒ、ＮチャンネルＭ　ＯＳ　ｆｆｉ界効果形ト
ランジスタをＮ−Ｔｒと略記する。これらのうち、Ｐ−
Ｔｒｌ、２は互いに並列接続されて、そのソース電極側
は、電位ＶＤＤを供給する電源端子７に接続されている
。また、この並列回路のドレイン電極側は、抵抗８，９
の直列回路とＮ−Ｔｒ３．４の直列回路とを介して、Ｎ
−Ｔｒ５．６の並列回路に接続される。　Ｎ−Ｔｒ５．
６のそれぞれのソース電極は接地されている。

一方、上記各トランジスタのゲート電極のうち、Ｐ−Ｔ
　ｒ　２およびＮ−Ｔｒ３．６のそれぞれのゲート電極
には一方の論理入力Ａが、またＰ−Ｔ　ｒｌおよびＮ−
Ｔｒ４，５のそれぞれのゲート電極には他方の論理入力
Ｂがそれぞれ与えられている。

なお、電′ＩＱ端子１１にはサブストレート電位Ｖｓｕ
ゎが与えられている。そして、この論理回路の論理出力
Ｙは、上記抵抗器８．９の間から出力端子１０を介して
取出されるようになっている。

この論理回路では、電圧レベルＯ，（ＶＯＱ／２）、Ｖ
ＤＤによって、論理出力レベルｒｏｂ、ＮＪ。

「２Ｊをそれぞれ指示するものとし、これに応じて、こ
の回路に設けられた各トランジスタは、次の■〜■のよ
うな閾値を持つように設定されている。

■　Ｐ−Ｔｒｌ、２の閾値Ｖ１．： １■■Ｐ１〈■ＤＤ／２ ■　Ｎ−Ｔｒ３．４の閾値■ＴＮＡ” Ｖ＜Ｖ／２ ＴＮＡ　　　ＤＤ ■　Ｎ−Ｔｒ５．６の閾値ＶＴＮＢ’ （Ｖ　Ｄ口／　２　）　＜　ＶＴＮＢ　　　　　ＤＤく
Ｖ なお、後の説明の便宜上、各トランジスタが導通状態と
なるようなゲート電圧（ゲート／ソース間電圧）Ｖ３６
の範囲を、第５図中に太線矢印範囲で示しである。

つぎに、第４図の回路の動作を、Ａ、Ｂの各論理入力の
組合せごとに説明する。なお、第６図は、第４図に示し
た回路の電圧供給経路を模式的に表現した図であって、
丸印で各トランジスタを略記している。そして、以下の
各動作において導通状態となっているトランジスタを白
扱きで、また、非導通状態となっているトランジスタを
平行斜線でそれぞれ示している。さらに、横線１本が内
部に書加ええられているトランジスタは、論理入力に応
じて導通、非導通のいずれかの状態となっているトラン
ジスタを示す。

■　Ａ＝Ｂ＝　ｒｏｊ このときには、第４図かられかるように、Ｐ−Ｔｒｌ、
２およびＮ−Ｔｒ３〜６のすべてのゲート電極に０　［
Ｖ］の電圧が印加される。したがって、Ｐ−Ｔｒｌ、２
のゲート電圧は（−ＶＤＤ）となり、Ｎ−Ｔｒ３〜６の
ゲート電圧はＯとなる。

したがって、第５図により、Ｐ−Ｔｒｌ、２は導通状態
になり、Ｎ−Ｔｒ３〜６は非導通状態となる。

したがって、このときには、第６図（ａ）に示す状態が
実現され、電源電位ＶＤＯが出力端子１０に与えられて
、論理出力Ｙは「２」となる。

■　Ａ＝　ｒＯＪ　、Ｂ≠「０」 このときには、Ａ＝　ｒＯＪであることから、Ｐ−Ｔｒ
２およびＮ−Ｔｒ３．６のゲート電極にＯ［Ｖ］が印加
される。したがって、Ｐ−Ｔｒ２のゲート電圧は（−Ｖ
ＤＤ）　、Ｎ−Ｔｒ３．６のグー１〜電圧は０となり、
第５図によって、Ｐ−Ｔｒ２は導通状態、Ｎ−Ｔｒ３．
６は非導通状態となる。

すなわち、第６図（ｂ）の状態が実現され、他方の論理
入力Ｂがいずれの論理値をとるかにかかわらず、出力端
子１０には電源電位■。、が与えられて、論理出力Ｙは
「２」となる。なお、Ａ≠「Ｏ」。

Ｂ＝　ｒＯＪの場合も、Ｐ−Ｔｒ２．Ｎ−Ｔｒ３゜６を
Ｐ−Ｔｒｌ、Ｎ−Ｔｒ４，５にそれぞれ読替えることに
よって上記の説明がそのまま適用され、論理出力Ｙはや
はり「２」となる。

■　Ａ＝Ｂ＝　ｒｌＪ Ａ＝Ｂ＝　ＮＪでは、Ｐ−Ｔｒｌ、２およびＮ−Ｔｒ３
〜６のすべてのゲート電極に（Ｖｏｏ／２）が印加され
る。このため、Ｐ−Ｔｒｌ、２のゲート電圧は（−Ｖ、
ｏ／２）となり、第５図かられかるように、このＰ−Ｔ
ｒｌ、２は導通状態になる。

一方、Ｎ−Ｔｒ５．６のゲー１−１圧は（Ｖ、ｏ／２＞
となるため、第５図によって、これらは非導通状態とな
る。さらに、Ｎ−Ｔｒ３，４は導通状態となる。

したがって、この条件においては、第６図（Ｃ）かられ
かるように、電源電位ＶＤＤが出力端子１０に与えられ
、論理出力Ｙは「２」となる。

■　Ａ＝　Ｎ　Ｊ　、Ｂ＝　ｒ２Ｊ この条件下では、Ｐ−Ｔｒｌのゲート電圧は、０、Ｐ−
Ｔｒ２のゲート電圧は（−Ｖｏｏ／２）である。また、
Ｎ−Ｔｒ５のゲート電圧はＶＤｏ、Ｎ−Ｔｒ６のゲート
電圧は（ＶＤＤ／２）となる。し。

たがって、第５図により、Ｐ−Ｔｒ２およびＮ−Ｔｒ５
が導通状態となり、Ｐ−Ｔ　ｒ　１およびＮ−Ｔｒ６は
非導通状態となる。Ｎ−Ｔｒ４は、そのソース電位が０
となることにより、ゲート電圧は■００となって、導通
状態となる。Ｎ−Ｔｒ３も同様に導通状態となる。

このため、この場合には第６図（ｄ）に示すような状態
となって、電源端子７から接地端子ＧＮＤに向って定常
電流が流れる。したがって、抵抗８゜９のそれぞれの抵
抗ｆＵＲ，Ｒ２を、各トランジスタの導通抵抗よりも大
きな値とするとともに、ＲとＲ２とがほぼ等しくなるよ
うに設定しておけば、電源電位Ｖ。、と接地端子ＧＮＤ
　（＝Ｏ）の間の電位差■。、の１／２に相当する電位
すなわち（Ｖ８．／２）が出力端子１０に現われること
になる。つまり、この場合の論理出力Ｙは「１」となる
。なお、Ａ＝　ｒ２Ｊ　、Ｂ＝　ｒｌＪの場合は、Ｐ−
Ｔｒ２およびＮ−Ｔｒ５のみが非導通状態、他のトラン
ジスタは導通状態となって、上記と同様の論理出力Ｙ＝
ｒ１Ｊが得られる。

■　Ａ＝Ｂ＝　ｒ２Ｊ このときには、Ｐ−Ｔｒｌ、２のゲート電圧がＯとなっ
て、これらは非導通状態となり、Ｎ−Ｔｒ３〜６のゲー
ト電圧はＶＤＤとなって。これらは導通状態となる。こ
のため、第６図（ｅ）に示すように、接地端子ＧＮＤの
電位（＝Ｏ［Ｖ］　）が出力端子１０に現れ１．論理出
力Ｙは「０」となる。

以上が第４図に示した回路の論理演算動作であり、これ
かられかるように、この論理回路は、第１表の真理値表
に従った動作を行なうことになる。

〔発明が解決しようとする問題点〕

ところが、従来の３値論理回路は以上のように構成され
ているため、Ａ＝　Ｍｌ　、Ｂ＝　ｒ２Ｊ（またはＢ＝
　ｒ２’Ｊ　、　Ａ＝　ｒＩ　Ｊ　）に応じて論理出力
Ｙが「１」になっているときく第６図（ｄ））に、電源
端子７から抵抗８，９を介して接地端子ＧＮＤへと定常
電流が流れ、これによって消費電力が増大してしまうと
いう問題があった。そして、この問題は３値論理回路の
みに限らず、３値以上の多値論理回路全般に共通した問
題となっている。

この発明は、上記のような問題点を解消するためになさ
れたもので、論理入力の組合せのいずれについても回路
中に定常電流が流れることがなく、それによって消費電
力の減少を図ることができる多値論理回路を虚供するこ
とを目的とする。

〔問題点を解決するための手段〕

上述の目的を達成するため、この発明の係る多値論理回
路では、論理出力を与えるための電圧供給経路を、論理
出力として出力すべき論理値ごとに個別に設け、これら
の電圧供給経路のそれぞれの中にスイッチング素子を介
挿させるとともに、これらの電圧供給経路のうち、論理
演算の結果に応じて選択されるひとつの電圧供給経路以
外の電圧供給経路を上記スイッチング素子によって遮断
するようにしたものである。

ただし、この発明における「電圧供給経路」とは、電源
からの電圧を供給する経路のほか、接地レベルのＯＴｉ
位を供給する経路をも含む概念である。

〔作用〕

この発明においては、論理出力として出力すべき論理値
ごとに設けられた電圧供給経路のうち、論理演算の結果
に応じて選択されるひとつの電圧供給経路以外の電圧供
給経路が、それぞれの中に介挿されたスイッチング素子
によって遮断される。

このため、複数の電圧供給経路が電気的に同時に導通状
態とされることはなく、これらの間に定常電流は流れな
い。

（発明の実施例） 第１図は、この発明の一実施例としての３値論理回路の
回路図であり、この回路は第１表に示したＡＮＤ　　Ｎ
ＯＴの論理演算を行なう回路である。

第１図において、この回路は半導体集積回路として構成
されており、Ｐ−Ｔｒ１２〜１５およびＮ−Ｔｒ１６〜
２２を有している。そして、これらのトランジスタの閾
値は、電源端子７に与えられる電源電位■、。に対して
次のように設定されている。

■　Ｐ−ＴＰｌ２．１３の閾値■ＴＰ１　　’（Ｖ　　
／’２）＜ＩＶ　　　　ｌ＜ＶＤＤＤＯＴＰｌ ■　Ｐ−ＴＰｌ４．１５の閾値■ＴＰ２’ｌ　Ｖ　　　
ｌ　＜　（ＶｏＤ／２） ＴＰｌ ■　　　Ｎ−ＴＰｌ６．　　１７．　　２０．　２２　
　の閾１直Ｖ　　　：（Ｖ　　／２）＜Ｖ　　　＜ＶＴ
ＮＩ　　　　　　　　ＤＯ１Ｎ１　　　　　００■　Ｎ
−ＴＰｌ８．１９．２１の閾値■ＴＮ２：Ｖ　　　＜（
ＶＤ、／２） Ｎ２ したがって、これらのトランジスタが導通状態となるゲ
ート電圧ＶＳＧの範囲は、第２図に太線矢印でそれぞれ
示した範囲となる。

これらのトランジスタのうち、Ｐ−Ｔｒ　１４゜１５は
第１図の電源端子７と出力端子１０との間に直列接続さ
れている。また、これらの電源端子７と出力端子１０と
の間には、上記Ｐ−Ｔｒ１４゜１５の上記直列接続と並
列の関係で、他の２つのＰ−ＴＰｌ２．１３が接続され
ている。

一方、出力端子１０と接地端子ＧＮＤとの間には、Ｎ−
ＴＰｌ６．１７の直列接続が設けられている。さらに、
後述する中間電位Ｖｉｎｔを与えるための中間電位端子
２３と出力端子１０との間には、Ｎ−ＴＰｌ９，２０の
直列接続とＮ−Ｔｒ２１．２２の直列接続とを並列に接
続し、さらにこの並列回路とＮ−ＴＰｌ８とを直列接続
した回路が設けられている。

そして、これらの各トランジスタの各ゲート電極のうち
、Ｐ−ＴＰｌ３．１４およびＮ−ＴＰｌ７．２０．２１
のゲート電極には論理入力Ａが、また、Ｐ−ＴＰｌ２．
１５およびＮ−ＴＰｌ６゜１９．２２のゲート電極には
論理人力Ｂがそれぞれ与えられている。なお、Ｎ−ＴＰ
ｌ８のゲート電極は出力端子１０に接続されており、こ
れによって論理出力とＹと同一の電位がスイッチング制
御信号としてこのＮ−ＴＰｌ８のゲート電極に与えられ
るようになっている。

また、各トランジスタの基板のうち、Ｐ−Ｔｒ１２〜１
５の基板には電源電位■。０が、Ｎ−Ｔｒ１６〜１８の
基板に接地電位が、また、Ｎ−Ｔｒ１９〜２２の基板に
は中間電位■ｉｎｔが、それぞれ与えられている。

さらに、上述した中間電位■・　は、後述する＋ｎｔ 理由によって、（ＶＤＤ／２）から閾値Ｖ　ＴＮまたけ
低い電位に設定されている。なお、この実施例では、出
力端子１０およびそれと実質的に等電位となる結線部分
が出力経路Ｓとして機能する。

後の動作説明から明らかになるように、これらの回路構
成のうち、電源端子１０から出力経路Ｓに至るまでの経
路が論理値「２」を与えるための電圧供給経路Ｌ１であ
る。また、中間電位端子２３から出力経路Ｓに至るまで
の経路が論理値「１」を与えるための電圧供給経路Ｌ２
であり、接地端子ＧＮＤから出力経路Ｓに至るまでの経
路が論理ｌｉｄ　ｒＯＪを与えるための電圧供給経路Ｌ
３である。

そして、これらは各論理値ごとに個別に設けられている
とともに、上記各トランジスタ１４〜２２をスイッチン
グ素子として、論理演算の結果に応じて選択されるひと
つの電圧供給経路以外の電圧供給経路を遮断するように
なっている。

次に、この実施例の動作を論理入力Ａ、Ｂの各組合せご
とに説明する。なお、この回路において、電圧レベル０
１　（ＶＤＤ／２）および■。、によって論理値ｒｏｂ
、ｆｉｌおよび「２」を表現することは、第４図の従来
の回路と同様である。また、第１図の回路の電圧供給経
路が第３図に模式的に示されているが、この第３図にお
ける記号の意味は第６図に関して説明した意味と同様で
ある。

■　Ａ＝Ｂ＝　ｒＯＪ このときには、Ｎ−Ｔｒ１８以外のすべてのトランジス
タのゲート電極に０［■］が与えられる。

したがって、Ｐ−Ｔｒ１２〜１５のゲート電圧は（−Ｖ
９．）となり、第２図によってこれらは導通状態となる
。また、Ｎ−Ｔｒｌ　６，１７は、それらのゲート電圧
がＯ［Ｖ３となるために、第２図より非導通状態となる
。さらに、Ｎ−Ｔｒ１９〜２２については、 Ｖｉｎｔ＝（■ｏｏ／２）−■１Ｎ２ であることから、それらのゲート電圧は、０−■１ｏｔ ＝Ｖ　　　−（Ｖ、ｏ／２）　＜Ｏ Ｎ２ のように負の値となって非導通状態となる。

このため、この条件下では、第３図（ａ）に示すように
、論理演算の結果として選択された電源端子７から出力
経路Ｓまでの電圧供給経路Ｌ１のみが導通状態となり、
他の電圧供給経路Ｌ　　、ＬはＮ−Ｔｒｌ６，１７．１
９〜２２によッテ遮断される。その結果、出力端子１０
には電源電位００が現われ、論理出力Ｙは「２」となる
。

■　Ａ＝ｒＯＪ、Ｂ≠　「０」 このときには、Ｐ−Ｔｒｌ３．１４およびＮ−Ｔｒｌ　
７．２０．２１について上記■と同様のゲート電圧が印
加され、それによって第３図（ｂ）のようにＰ−Ｔｒｌ
３．１４は導通状態になり、Ｎ−Ｔｒｌ７，２０．２１
は非導通状態になる。このため、この第３図（ｂ）から
れかるように、他方の論理入力Ｂの値にかかわらず、電
源電圧ＶＤＤが出力端子１０に現われて、論理出力Ｙは
「２」となる。Ａ≠ｒＯＪ　、Ｂ＝　ｒＯＪの場合も同
様である。

■　Ａ＝Ｂ＝ｒｌＪ この場合にはＮ−Ｔｒ１８以外の伯のすべてのトランジ
スタのゲート電極に（Ｖ、ｏ／２）が印加される。した
がって、第２図かられかるように、Ｐ−Ｔｒｌ２．１３
のゲート電圧は（−Ｖｏ、／２＞となってこれらは非導
通状態になり、Ｐ−Ｔｒｌ４．１５のゲート電圧は（−
Ｖ　、、／　２　）となってこれらは導通状態になる。

Ｎ−Ｔｒｌ６．１７゜２０．２２もゲート電圧が閾値以
下であるため非導通である。このため、第３図に（Ｃ）
に示す回路状態となって、論理出力Ｙは「２」となる。

この場合もまた、電源端子７から出力端子１０までの電
圧供給経路Ｌ１のみが選択的に導通状態となっており、
伯の電圧供給経路り、Ｌ３は遮断されている。

■　Ａ＝　ｒｌＪ　、Ｂ＝　ｒ２Ｊ この条件ではＰ−Ｔｒ１２〜１５のうち、Ｐ−Ｔｒ１３
．１４のゲート電圧が（−Ｖ　、、／　２　”）となる
。このため、第２図により、Ｐ−Ｔ１３は非導通状態に
なり、Ｐ−Ｔ　ｒ　１４は導通状態になる。また、Ｐ−
Ｔｒ１２．１５のゲート電圧は０［Ｖ］となって、これ
らは非導通状態となる。さらに、Ｎ−Ｔｒ１６．１７に
ついては、Ｎ−Ｔｒ１７のゲート電圧が（ＶＯＤ／２）
となるため、この１〜ランジスタが非導通状態となり、
これらを通る電圧供給経路Ｌ２は遮断される。

一方、Ｎ−Ｔｒ２０のゲート電極には（Ｖ　ｏ、／２）
が印加され、また、Ｎ−Ｔｒ２２のゲート電極には■Ｄ
Ｄが印加されるため、前者のゲート電圧は、 （Ｖｏ、／２　）　−Ｖｉｏｔ ＝　（Ｖ□Ｄ／２　＞　−（（ＶＤｏ／２　＞　−ＶＴ
Ｎ２　）＝　Ｖ　ＴＮ２　＜　（Ｖ　ＤＤ／　２　）と
なり、後者のゲート電圧は、 ｖｏｏ−ｖｉｎｔ ＝　（ＶＤＤ／２　）　＋ＶＴＮ２ となる。このため、Ｎ−Ｔｒ２０は非導通状態、Ｎ−Ｔ
ｒ２２は導通状態となる。また、Ｎ−Ｔｒ１９．２１の
うち、前者はグー１〜電圧としてＶ。０が印加されるた
めに導通状態となる（ただし、Ｎ−Ｔ　ｒ、　２０が非
導通であるため実際には電流は流れない）。他方、Ｎ−
Ｔｒ２１のゲート電圧は、（Ｖｏ、／　２　）　−Ｖ　
１ｎｔ ＝■□Ｎ２〈（■ｏｏ／２） となるが、第２図に示すように、このＮ−Ｔｒ２１の閾
値はＶＴＮ２であるため、このＮ−Ｔｒ２１も導通状態
となる。したがって、Ｎ−Ｔｒ１８のソース電極には中
間電位Ｖｉｎｔが印加される。

ところで、上述したようにＰ−Ｔｒ１２，１３゜１５は
非導通状態となるため、第３図（ｄ）に示すごとく、電
源端子７と出力経路Ｓとの間の電圧供給経路Ｌ１は遮断
された状態となっているが、論理出力Ｙがその直前の値
から変化する際の遷移期間においては、短時間ではある
がこの回路にも電流が流れる。また、論理出力Ｙが変化
せずに持続的に同じ値をとる場合であっても、非導通状
態のトランジスタを通じて、１０　　　［Ａ］程度の微
小電流〈サブスレッショルド電流）が流れる。これらの
電流は、この発明で防止しようとする定常電流とは異な
り、その消費電力は極めて小さいものであるが、それに
よって出力経路Ｓの電圧は一時的に上昇する。すると、
Ｎ−Ｔｒ１８のドレイン電位およびゲート電位は上昇し
、そのゲート／ソー２間電圧すなわちゲート電圧は閾値
ｖＴＮ２を一時的に上まわるようになる。それによって
Ｎ−Ｔｒ１８は導通状態とな−るが、上記サブスレッシ
ョルド電流などによる出力経路Ｓの蓄積電荷は小さいた
め、出力経路Ｓの電位は直ちに降下し、それに伴ってＮ
−Ｔｒ１８のゲート電極のｆｉｌも降下する。

したがって、Ｎ−Ｔｒ１８のソース７６１４２間電圧が
Ｖ　ＴＮ２に等しくなった時点付近でＮ−Ｔｒ１８は非
導通状態となる。それは、Ｎ−Ｔｒ１８のソース電極と
トレイン電極とが互いに接続されて等電位になっている
ためである。そして、上記サブスレッショルド電流によ
って再び出力経路Ｓの電位が上界すれば、Ｎ−Ｔｒ１８
は再度導通状態となってその電荷を放電する。

このような動作は、事実上、並行して行なわれるため、
定常状態として見れば、Ｎ−Ｔｒ１８は、そのソース／
ドレイン間に■１Ｎ２だけの電圧降下を生ビさせつつ導
通状態となっていると見ることができる。

このため、中間電位Ｖｉｎｔとして、上述のように （Ｖ８．／２）−Ｖ１１１１２ なるレベルを設定しておけば、Ｎ−Ｔｒ１８の電圧降下
分Ｖ　ＴＮ２を考慮するこ−とにより、出力端子１０に
は（Ｖｏｏ／２）なる電圧レベルが現れることになる。

したがって、この場合には、論理出力Ｙとして「１」が
出力される。Ａ＝ｒ２Ｊ、Ｂ＝「１」の場合にも同様の
動作となる。

■　Ａ＝Ｂ＝　ｒ２Ｊ このときにはＮ−Ｔｒ１８以外の各トランジスタのゲー
ト電極の電位はすべて■。、となる。このため、Ｐ−Ｔ
ｒ１２〜１５は非導通状態となり、Ｎ−Ｔｒ１６．１７
．１９〜２２は導通状態となる。したがって、第３図（
ｅ）かられかるように、Ｎ−Ｔｒ１６．１７を介して接
地電位が出力端子１０に現われ、それに伴ってＮ−Ｔｒ
１８のゲート電極へは０［■］が印加される。すると、
このＮ−Ｔｒ　１８のゲート電圧は、 −ｖｉｎｔ ””ＶＴＮ２−（ＶＤＤ／２　＞　＜ＶＴＮ２となるた
め、Ｎ−Ｔｒ１８は非導通状態となる。

このため、接地端子ＧＮＤと出力経路Ｓとの間の電圧供
給経路Ｌ２のみが導通状態となって、論理出力Ｙは「０
」となる。

以上が第１図の論理回路の論理演算動作であって、これ
らの説明かられかるように、この回路は第１表の真理値
表に従ったＡＮＤ　　ＮＯＴ動作を行なう３値論理回路
となっている。そして、第３図かられかるように、論理
入力の組合せのいずれについても、導通状態となる電圧
供給経路は１経路のみであり、他の電圧供給経路は、そ
の中に含まれるスイッチング素子としてのトランジスタ
によって遮断状態となる。このため、定常状態において
複数の電圧供給経路が同時に導通状態となるという事態
が生ずることはなく、それによって、複数の電圧供給経
路の間に定常電流が流れることを防止することができる
。そして、このような定常電流を防止できるために、こ
の回路の消ｎ電力は、従来の回路に比べて著しく減少す
ることになる。

以上、この発明の一実施例について説明したが、この発
明は上記実施例に限定されるものではなく、たとえば次
のような変形も可能である。

■　この発明は、３値論理回路以外の多１ｉｉ論理回路
、すなわち４値以上の論理回路にも適用可能である。す
なわち、Ｎを３以上の任意整数としたとき、この発明に
従ったＮ値論理回路は、たとえばＮ種類の電源端子（接
地端子を含／υでいてもよい。）から出力端子までの電
圧供給経路を個別に設けて合計Ｎ経路を形成し、論理演
算の結果に応じて連携されたひとつの電圧供給経路以外
の（Ｎ−１）の経路をスイッチング素子で遮断すればよ
い。このような遮断用スイッチング素子は、論理演算用
のスイッチング素子を兼用させてもよく、論理演緯用と
は別個に設けてもよい。

■　上記実施例ではＡＮＤ　　ＮＯＴ動作を行なう回路
について説明したが、トランジスタの配列や、各トラン
ジスタへの論理入力の与え方を変えることによって、Ｏ
ＲＮＯＴや排他的論理和などの任意の論理回路を形成す
ることができる。

■この発明は集積回路のみならず、個別部品を用いた回
路にも適用可能であり、スイッチング素子としてＭＯ８
ｍ界効果形トランジスタ以外のスイッチング素子（たと
えば接合型電界効果トランジスタや光スイツチング素子
など）を利用することも、もちろん可能である。

〔発明の効果〕

以上説明したように、この発明によれば、各論理値を与
えるための電圧供給経路が論理値ごとに別個に設けられ
るとともに、複数の電圧供給経路が同時に導通状態とな
ることがないため、これら？！２数の電圧供給経路の間
に定常電流が流れることがなく、消費電力を減少させた
多値論理回路を１９ることができる。

【図面の簡単な説明】

第１図はこの発明の一実施例の回路図、第２図は実施例
に用いられるＭＯ３Ｏ３電界効果−１〜ランジスタ値と
導通範囲との関係を示す図、第３図は実施例の電圧供給
経路と各トランジスタの導通・非導通状態の関係を論理
入力の組合せに対応させて示す図、第４図は従来の３値
論理回路の回路図、第５図は従来の３　ｆｉａ論理回路
に用いられるＭＯ８電界効果形トランジスタの閾値ど導
通範囲との関係を示す図、第６図は従来の３値論理回路
の電圧供給経路と各トランジスタの導通・非導通状態の
関係を論理入力の組合せに対応させて示す図である。 図において、７は電源端子、１０は出力端子、２３は中
間電位端子、ＧＮＤは接地端子、Ａ、　Ｂは論理入力、
Ｌ、Ｌ２．Ｌ３は電圧供給経路、Ｓは出力経路、Ｙ　ｌ
、を論理出力である。 なお、各図中同一符号は同一または相当部分を示す。 代理人　　　大　　岩　　増　　雄 第２図 第１図 Ｌ１ ７−ｔジ東端Ｊ　　　　　　２３−一一一中１旬１１イ
立玄島Ｊ１〇−戯力嬉Ｊ　　ＧＮＤ−櫓比端子 Ａ、Ｂ−−輪理入力　　Ｌ＋　、　Ｌ２．Ｌ３−亀１氏
Ａ六船」ｌ各Ｙ−−−一輪玉里本左　　　　５−−−−
−ま１カ経路第５図 Ｐ−Ｔｒｌ、２ 第４図 ＮＤ 手続補正書（自発）

Claims (3)

【特許請求の範囲】
1. （１）論理値として３値以上の値を有し、論理入力に対
   して所定の論理演算を行なって得られる結果を論理出力
   として所定の出力経路に与える多値論理回路において、 前記論理出力を与えるための電圧供給経路を、前記論理
   出力として出力すべき論理値ごとに個別に設け、前記電
   圧供給経路のそれぞれの中にスイッチング素子を介挿さ
   せるとともに、前記電圧供給経路のうち、前記論理演算
   の結果に応じて選択されるひとつの電圧供給経路以外の
   電圧供給経路を前記スイッチング素子によって遮断する
   ことを特徴とする多値論理回路。
2. （２）特定のスイッチング素子のスイッチング制御信号
   として、出力経路に与えられる論理出力が用いられるこ
   とを特徴とする、特許請求の範囲第１項記載の多値論理
   回路。
3. （３）出力経路に与えられる論理出力によつて制御され
   るスイッチング素子と論理入力によつて制御されるスイ
   ッチング回路との直列接続によって形成された電圧供給
   経路を含むことを特徴とする、特許請求の範囲第２項記
   載の多値論理回路。