JPS6313358A - Manufacture of semiconductor device and lead frame used for said manufacture - Google Patents

Manufacture of semiconductor device and lead frame used for said manufacture

Info

Publication number
JPS6313358A
JPS6313358A JP15604786A JP15604786A JPS6313358A JP S6313358 A JPS6313358 A JP S6313358A JP 15604786 A JP15604786 A JP 15604786A JP 15604786 A JP15604786 A JP 15604786A JP S6313358 A JPS6313358 A JP S6313358A
Authority
JP
Japan
Prior art keywords
lead
lead frame
solder
resin
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15604786A
Other languages
Japanese (ja)
Inventor
Toshinori Yoshizawa
吉沢 敏則
Koji Itoi
糸井 康二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP15604786A priority Critical patent/JPS6313358A/en
Publication of JPS6313358A publication Critical patent/JPS6313358A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To inhibit the generation of a resin flash, and to improve solder dipping properties by flattening and treating a lead frame through coining before chip bonding before a resin mold process and flatly correcting the surface, an edge of which is rounded by punching a lead. CONSTITUTION:A lead frame 15 manufactured from a metallic plate through punching molding is coining-treated before chip bonding. Consequently, the whole lead frame 15 is coined and flattened, and the roundness (sagging) of each section edge of the main surface of the lead frame 15 is removed. Since the lead frame 15 is coining-treated on molding, the surface and the rear are flattened. As a result, the surface and rear of the lead frame 15 are fast stuck to a bottom force 3 and a top force 4. Accordingly, the resin component of a resin 6 does not leak also to the surface and rear of a lead 1, thus generating no flash. Consequently, when solder dipping treatment is executed to the surface of the lead after the molding, trouble in which solder 10 is difficult to adhere on the surface of the lead, thus improving the yield of solder dipping.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の製造方法およびその製造において
用いられるリードフレームに関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a method for manufacturing a semiconductor device and a lead frame used in the manufacturing.

〔従来の技術〕[Conventional technology]

レジンモールド型半導体装置の製造における封止(パッ
ケージ)にあっては、一般にトランスファモールドプレ
スが用いられている。この装置では、チップ搭載、ワイ
ヤ張りが終了したリードフレームをモールド金型の上型
と下型との間に挾んだ(型締め)後、下型中央のポット
内に投入されかつ下型中央のカル上に載るレジンタブレ
ットを、プランジャで加圧加熱して溶融させ、溶けたレ
ジンを上・下型によって形成されたレジン流路(メイン
ランナ、サブランナ、ゲート)を通してキャビティ内に
送り込み、キャビティ内に位置するリードフレーム部分
をレジンで被うようになっている。また、キャビティお
よびレジン流路内のレジンはキュア処理されて硬化する
ので、硬化した成形品は上型と下型とが引き離された(
型開き)後取り出される。
Transfer mold presses are generally used for sealing (packaging) in the manufacture of resin molded semiconductor devices. In this device, the lead frame with chips mounted and wire tensioned is sandwiched between the upper and lower molds of the mold (mold clamping), and then placed into a pot in the center of the lower mold. The resin tablet placed on top of the mold is heated under pressure with a plunger to melt it, and the melted resin is sent into the cavity through the resin flow path (main runner, sub-runner, gate) formed by the upper and lower molds. The lead frame part located at the front is covered with resin. In addition, since the resin in the cavity and resin flow path is cured and hardened, the upper and lower molds of the cured molded product are separated (
After opening the mold, it is taken out.

このようなトランスファモールドプレスでは、レジンモ
ールド時にリードフラッシュ等のパリが発生するため、
レジンモールド後にこれらのパリは除去される。たとえ
ば、工業調査会発行「電子材料J1981年別冊号、昭
和56年11月10日発行、P170〜P175には、
成形後、ICのアウターリードのハンダ付は性を保証す
るために、表面処理を行うが、その前処理として、モー
ルド時に発生したリードフラッシュをあらかじめ除去す
る必要がある旨記載されている。また、同文献には、こ
のパリを除去する方法として、機械的に行うプラスト法
と、薬品による化学処理法があり、品質保持から、ガラ
スピーズ、アルミナ。
With this type of transfer mold press, lead flash and other flashes occur during resin molding, so
These particles are removed after resin molding. For example, in "Electronic Materials J 1981 Special Issue, Published November 10, 1981, P170-P175" published by Kogyo Kenkyukai,
After molding, a surface treatment is performed to ensure the soldering properties of the outer leads of the IC, but it is stated that as a pretreatment, lead flash generated during molding must be removed in advance. In addition, the same document describes methods for removing this paris, including a mechanical plasto method and a chemical treatment method using chemicals.

ポリスチレンなどの粒子(メディア)を高圧エアで吹き
付ける乾式ブラスト法、水などの溶剤と粒子を混合させ
て吹き付ける湿式プラスト法が広(用いられている旨記
載されている。
Dry blasting, in which particles (media) such as polystyrene are sprayed with high-pressure air, and wet blasting, in which particles are mixed with a solvent such as water, are sprayed (it is stated that they are widely used).

一方、前述のトランスファモールドプレスのモールド金
型に取り付けられるリードフレームは、金属板をプレス
(打ち抜き)やエツチングによって成形することによっ
て形成されている。リードフレームについては、工業調
査会発行の「電子材料J 1982年8月号、昭和57
年8月1日発行、P6゛9〜P74に記載されている。
On the other hand, the lead frame attached to the mold of the aforementioned transfer mold press is formed by forming a metal plate by pressing (punching) or etching. Regarding lead frames, please refer to "Electronic Materials J, August 1982 issue, published by Kogyo Kenkyukai, 1982.
Published August 1, 2015, described on pages 6-9 to 74.

この文献には、リードフレームのプレス加工の動向、た
とえば、極薄板の抜きによるそりの発生状況等について
記載されている。
This document describes trends in press working of lead frames, such as the occurrence of warpage due to punching of ultra-thin plates.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

上記のように、レジンモールド時のパリの発生状況は、
製品品質、生産性2歩留りに影響する。
As mentioned above, the occurrence of Paris during resin molding is as follows:
Affects product quality, productivity and yield.

前記のような打ち抜きによって成形されたリードフレー
ムは、本来的にフラッシュが発生し易いということが本
発明者によってあきらかにされた。
The inventor has revealed that lead frames formed by punching as described above are inherently prone to flashing.

すなわち、一般に、ポンチとグイとからなるプレスによ
って打ち抜かれた板材は、ポンチ側の板材面(以下単に
この面を主面と称する。)側は丸み(ダレ)を帯びる。
That is, in general, a plate punched by a press consisting of a punch and a goo has a rounded surface on the punch side (hereinafter simply referred to as the main surface).

したがって、リードフレームが打ち抜き成形された場合
も、同様に丸み(ダレ)が生じ、たとえば、第9図に示
されるように、リード1の主面の縁には打ち抜き成形の
ため丸み(ダレ)2を帯びるようになる。一般に、第1
0図に示されるように、モールドの際、モールド金型の
下型3と上型4との間にリードフレームを挟持させてモ
ールドを行う場合、モールド後にリードフレームを支障
なく取り出すために、リード1等の各部の両側には隙間
5が必要上止じる。このため、リード1の両側には、点
々で示されるように溶けたレジン6が浸入することから
、第11図のハツチングによって示されるように、レジ
ン6を構成する封止樹脂、ガラス、着色剤、離型剤等か
らなるバリアが生じる。このバリアはある程度の厚さを
有していることと、レジン6を構成する組成全体とによ
って構成されていることから、前述のようにブラスト法
等によって比較的簡単に除去される。
Therefore, even when the lead frame is punched and formed, roundness (sag) also occurs. For example, as shown in FIG. It begins to take on a tinge of color. Generally, the first
As shown in Figure 0, when molding is performed by sandwiching the lead frame between the lower mold 3 and upper mold 4 of the mold, in order to take out the lead frame without any trouble after molding, the lead frame must be A gap 5 is provided on both sides of each part of the first class as necessary. For this reason, the melted resin 6 infiltrates both sides of the lead 1 as shown by the dots, and as shown by the hatching in FIG. , a barrier consisting of a mold release agent, etc. is formed. Since this barrier has a certain thickness and is composed of the entire composition of the resin 6, it can be removed relatively easily by the blasting method or the like as described above.

しかし、打ち抜きによって成形されたリードフレームは
、前記のように主面の縁に丸み2を有していることから
、第10図に示されるように、上型4のパーティング面
との間に予期しなかった狭い隙間8が生じ、この予期し
なかった狭い隙間8ニ沿ってレジン6の樹脂分が滲み出
てフラッシュ9が発生することが分かった。このフラッ
シュ9は、第11図において点々で示されるように、前
記リード1の主面の両縁に丸み2部分に沿って存在する
ことから、リード1の先端にまで到達することが多い。
However, since the lead frame formed by punching has the roundness 2 at the edge of the main surface as described above, as shown in FIG. It was found that an unexpectedly narrow gap 8 was created, and the resin component of the resin 6 oozed out along this unexpectedly narrow gap 8, causing a flash 9. As shown by dots in FIG. 11, the flash 9 exists along the rounded portions 2 on both edges of the main surface of the lead 1, and therefore often reaches the tip of the lead 1.

このフラッシュ9は樹脂分からなり、−見して見えない
が、半田ディツプした場合半田が付着しないことからも
確認できる。 また、打ち抜きリードフレームでは、前
述のようなフラッシュ発生の問題以外に、半田ディツプ
においても問題があることが本発明者によってあきらか
にされた。
This flash 9 is made of resin, and although it is not visible, it can be confirmed by the fact that no solder adheres to it when it is dipped in solder. Furthermore, the inventors have revealed that punched lead frames have problems with solder dips, in addition to the above-mentioned problem of flash generation.

すなわち、リード1を半田ディツプした場合、第12図
に示されるように、リード1の主面の両縁に丸み2が存
在すると、この丸み2の部分、たとえば、a、bで示さ
れる領域には半田1oは薄くしか付着しないという現象
が生じる。また、半導体装置はパッケージの表面に製品
名等が捺印される。この捺印にあって、捺印されたイン
クは、たとえば、160℃で1〜2時間ベーキングされ
る。このベーキング時の熱によって、前記リード1のa
、Jl域の半田は、薄いことから、pbリッチあるいは
Snリッチとなって組成が変化し、酸化してしまう。こ
のため、完成品となった半導体装置を配線基板11に面
実装する場合、特に、配線基板11の配′!FFA層1
2上に半田クリーム13を設け、この半田クリーム13
上にリード1を載せてリフローして実装する場合、リー
ド1の上面の丸み2部分に酸化膜14が存在することか
ら、第14図に示されるように、半田クリーム13が溶
けてもリード1の上に吸い寄せられず、リード1全周を
被うような確実な半田付けが行えない。
That is, when lead 1 is dipped in solder, if roundness 2 exists on both edges of the main surface of lead 1, as shown in FIG. A phenomenon occurs in which the solder 1o adheres only thinly. Further, the product name and the like of semiconductor devices are stamped on the surface of the package. In this stamping, the stamped ink is baked at, for example, 160° C. for 1 to 2 hours. The heat during baking causes the a of the lead 1 to
Since the solder in the , Jl region is thin, it becomes Pb-rich or Sn-rich, resulting in a change in composition and oxidation. For this reason, when surface-mounting a completed semiconductor device on the wiring board 11, the layout of the wiring board 11 is particularly important. FFA layer 1
A solder cream 13 is provided on 2, and this solder cream 13
When the lead 1 is placed on top of the lead 1 and mounted by reflowing, the oxide film 14 exists on the rounded portion 2 of the top surface of the lead 1, so even if the solder cream 13 melts, the lead 1 It is not possible to reliably solder to cover the entire circumference of the lead 1 because it is not attracted to the top of the lead 1.

このような半田付は状態は信頼度的に問題があるばかり
でなく、検査の際、外観不良と判定されることが多(歩
留り的にも問題がある。
This type of soldering not only poses a problem in terms of reliability, but also is often judged to have poor appearance during inspection (there is also a problem in terms of yield).

本発明の目的はレジンフラッシュの発生が少ないリード
フレームを提供することにある。
An object of the present invention is to provide a lead frame with less occurrence of resin flash.

本発明の他の目的は半田ディップ法の良好なリードフレ
ームを提供することにある。
Another object of the present invention is to provide a lead frame suitable for the solder dip method.

本発明の他の目的はレジンフラッシュの発生を抑えるこ
とのできる半導体装置の製造方法を提供することにある
Another object of the present invention is to provide a method for manufacturing a semiconductor device that can suppress the occurrence of resin flash.

本発明の他の目的は実装歩留りおよび実装信頼度が高い
半導体装置の製造方法を提供することにある。
Another object of the present invention is to provide a method for manufacturing a semiconductor device with high packaging yield and high packaging reliability.

本発明の前記ならびにそのほかの目的と新規な特徴は、
本明細書の記述および添付図面からあきらかになるであ
ろう。
The above and other objects and novel features of the present invention include:
It will become clear from the description of this specification and the accompanying drawings.

〔問題点を解決するための手段〕[Means for solving problems]

本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおりである。
A brief overview of typical inventions disclosed in this application is as follows.

すなわち、本発明によれば、半導体装置の製造において
使用される打ち抜きによって成形されたリードフレーム
は、レジンモールド工程前のチップボンディング前に、
コイニングによって平坦化処理され、リードの打ち抜き
によって縁が丸みを帯びた面は平坦に修正されている。
That is, according to the present invention, a lead frame formed by punching used in the manufacture of semiconductor devices is subjected to the following steps before chip bonding before the resin molding process:
It has been flattened by coining, and the rounded edges have been corrected to be flat by punching out the leads.

〔作用〕[Effect]

上記した手段によれば、打ち抜きによって縁が丸みを帯
びたリード面は平坦に修正されていることから、レジン
モールド時、リードフレームがモールド上・下型間に挟
持されてモールドされた際、リードの側面にはパリが発
生するが、リードの表裏面はモールド上・下型に密着す
るため、パリは勿論のこととしてフラッシュも発生しな
くなる。
According to the above method, the lead surface with rounded edges due to punching is corrected to be flat, so when the lead frame is held between the upper and lower molds during resin molding and molded, the lead surface is flattened. Although flash occurs on the side surfaces of the lead, since the front and back surfaces of the lead are in close contact with the upper and lower molds, not only flash but also flash will not occur.

この結果、モールド工程後にリード表面に半田を付着さ
せる際、均一に半田が付着する。また、半田をディップ
法で付着させた場合、リード断面はコイニングによって
矩形となっているため、リードの四辺部分には良好に半
田が付着し、半導体装置を面実装しても、歩留り良くか
つ信頼性良く実装できる。
As a result, when the solder is applied to the lead surface after the molding process, the solder is applied uniformly. In addition, when solder is applied using the dip method, the cross section of the lead is rectangular due to coining, so the solder adheres well to the four sides of the lead, resulting in high yield and reliability even when surface-mounting semiconductor devices. It can be easily implemented.

〔実施例〕〔Example〕

以下図面を参照して本発明の一実施例について説明する
An embodiment of the present invention will be described below with reference to the drawings.

第1図は本発明の一実施例による半導体装置の製造方法
を示すフローチャート、第2図は本発明のリードフレー
ムを示す平面図、第3図は同じくリードの拡大断面図、
第4図は同じくモールド時のリード部分を示す拡大断面
図、第5図は同じくモールド後のリードを示す拡大断面
図、第6図は同じく半田ディツプされたリードを示す拡
大断面図、第7図は同じく半導体装置の実装状態におけ
るリード部分を示す拡大断面図である。
FIG. 1 is a flowchart showing a method for manufacturing a semiconductor device according to an embodiment of the present invention, FIG. 2 is a plan view showing a lead frame of the present invention, and FIG. 3 is an enlarged sectional view of the lead.
FIG. 4 is an enlarged cross-sectional view showing the lead part during molding, FIG. 5 is an enlarged cross-sectional view showing the lead after molding, FIG. 6 is an enlarged cross-sectional view showing the lead dipped in solder, and FIG. FIG. 2 is an enlarged cross-sectional view showing a lead portion of the semiconductor device in a mounted state.

本発明によれば、半導体装置は、第1図のフローチャー
トに示されるように、リードフレーム形成、リードフレ
ームのコイニング、リードフレームのメッキ、チップボ
ンディング、ワイヤボンディング、モールド、パリ取り
、成形、半田ディツプの各工程を経て製造される。
According to the present invention, as shown in the flowchart of FIG. It is manufactured through each process.

打ち抜き成形によって金属板から製造されたリードフレ
ーム15は、コイニング処理される。リードフレーム1
5はデュアルインライン型半導体装置組立用リードフレ
ームであって、たとえば、第2図に示されるようなパタ
ーンとなっている。
The lead frame 15 manufactured from a metal plate by stamping is subjected to a coining process. Lead frame 1
Reference numeral 5 denotes a lead frame for assembling a dual in-line semiconductor device, which has a pattern as shown in FIG. 2, for example.

リードフレーム15は、一対の平行に延在する外枠16
と、これら外枠16を所定間隔で連結する細い内枠17
と、対面する一対の外枠16の内縁から前記外枠16に
対して平行に延在する片持梁構造の複数のリード1と、
前記内枠17に平行に延在し端のリード1と外枠16お
よび各リード1間をそれぞれ連結するダム18とからな
っている。
The lead frame 15 includes a pair of outer frames 16 extending in parallel.
and thin inner frames 17 that connect these outer frames 16 at predetermined intervals.
and a plurality of leads 1 having a cantilever structure extending parallel to the outer frames 16 from the inner edges of the pair of outer frames 16 facing each other;
It consists of a lead 1 at the end extending parallel to the inner frame 17, an outer frame 16, and a dam 18 connecting the leads 1, respectively.

また、外枠16と内枠17とで形成されるリードフレー
ムパターンの中心部分には、矩形のタブ19が配設され
ている。このタブ19は、その両端を外枠16に一端が
連結された細いタブ吊りリード20で支持されている。
Further, a rectangular tab 19 is provided at the center of the lead frame pattern formed by the outer frame 16 and the inner frame 17. This tab 19 is supported at both ends by a thin tab suspension lead 20 whose one end is connected to the outer frame 16.

一方、前記ダム18から外側のリード1部分、すなわち
、アウターリード21は等間隔に配設されるとともに、
いずれも平行となって延在しているが、ダム18よりも
内側のリード1部分、すなわち、インナーリード22は
途中迄は相互に平行となっているが、その先端は前記タ
ブ19に向かって屈曲して延在している。
On the other hand, the lead 1 portions outside the dam 18, that is, the outer leads 21 are arranged at equal intervals, and
All of them extend parallel to each other, but the portion of the lead 1 inside the dam 18, that is, the inner lead 22, is parallel to each other up to the middle, but its tip ends toward the tab 19. It is curved and extended.

また、このリードフレーム15は金属板を精密プレスで
打ち抜いた結果形成されていることから、前述のように
、プレスのポンチ側のリードフレーム面縁は丸み(ダレ
)が発生している。そこで、この実施例では、リードフ
レーム15全体をコイニングして平坦化し、リードフレ
ーム15主面の各部縁の丸み(ダレ)を解消させている
。この結果、第3図に示されるように、リード1の断面
は主面縁に丸み(ダレ)が存在しない矩形状とな9てい
る。
Further, since this lead frame 15 is formed by punching a metal plate using a precision press, the edge of the lead frame surface on the punch side of the press is rounded (sag), as described above. Therefore, in this embodiment, the entire lead frame 15 is flattened by coining, and the roundness (sagging) of the edges of the main surface of the lead frame 15 is eliminated. As a result, as shown in FIG. 3, the cross section of the lead 1 has a rectangular shape 9 with no rounding (sagging) at the edges of the main surface.

なお、前記リードフレーム15はメブキが施されて使用
される。
Incidentally, the lead frame 15 is used after being coated.

このようなリードフレーム15を用いて半導体装置を製
造する場合は、最初にチップボンディングが行われ、第
2図において二点鎖線で示されるように、前記タブ19
上に半導体素子(チップ)23がボンディングされる。
When manufacturing a semiconductor device using such a lead frame 15, chip bonding is first performed, and as shown by the two-dot chain line in FIG.
A semiconductor element (chip) 23 is bonded thereon.

つぎに、ワイヤボンディングが行われ、前記チップ23
の電極と、これら電極に対応するり一ド1の内端とがワ
イヤ24で接続される。
Next, wire bonding is performed, and the chip 23
The electrodes and the inner ends of the grid 1 corresponding to these electrodes are connected by wires 24.

つぎに、レジンモールドが行われる。このレジンモール
ドでは、リードフレーム15はトランスファモールドプ
レスのモールド金型の下型3と上型4間に挟持され、モ
ールド金型によって形成されるキャビティにレジン6が
注入されることによって行われる。このモールドは、リ
ードフレーム15の外枠16とダム18によって囲まれ
た領域に対して行われる。この結果、二点鎖線で示され
るようなレジンからなるパッケージ25でチップ23、
ワイヤ24.リード1の内端部分が被われる。
Next, resin molding is done. In this resin mold, the lead frame 15 is held between a lower die 3 and an upper die 4 of a mold die of a transfer mold press, and resin 6 is injected into a cavity formed by the mold die. This molding is performed on the area surrounded by the outer frame 16 and dam 18 of the lead frame 15. As a result, the chip 23 and
Wire 24. The inner end portion of lead 1 is covered.

この際、モールド金型にあっては、その製作上リードフ
レーム15の製造寸法ばらつき等を考慮して各部が形成
されているため、リード1の側面には隙間5が発生し、
第5図のモールド金型から取り出されたリードlの図で
示されるように、バリアの発生原因となる。しかし、こ
のバリアはレジン6を構成する成分全体で形成されるた
め、後工程でのパリ取り処理によって除去できる。
At this time, in the mold, each part is formed taking into account variations in manufacturing dimensions of the lead frame 15, etc., so a gap 5 is generated on the side surface of the lead 1.
As shown in the diagram of the lead l taken out from the mold in FIG. 5, this causes the formation of a barrier. However, since this barrier is formed by all the components constituting the resin 6, it can be removed by deburring treatment in a post-process.

また、これが本発明の特徴的なものの一つであるが、リ
ードフレーム15は、コイニング処理されているため、
表裏面は平坦となっている。したがって、リードフレー
ム15の表裏面は下型3および上型4に密着する。第4
図は、モールド時のリードlの状態であるが、リード1
の表裏面は下型3および上型4と密着している。この結
果、リード10表裏面には、レジン6の樹脂成分の洩れ
も発生せず、第5図に示されるように、フラッシュは発
生しない。
Moreover, this is one of the characteristics of the present invention, since the lead frame 15 is subjected to a coining process,
The front and back surfaces are flat. Therefore, the front and back surfaces of the lead frame 15 are in close contact with the lower mold 3 and the upper mold 4. Fourth
The figure shows the state of lead 1 during molding.
The front and back surfaces of the mold are in close contact with the lower mold 3 and the upper mold 4. As a result, the resin component of the resin 6 does not leak from the front and back surfaces of the lead 10, and as shown in FIG. 5, no flash occurs.

なお、前記リードフレーム15の製造においては、リー
ドフレーム15がコイニングされることをも考慮して板
厚を決定する必要がある。
In manufacturing the lead frame 15, it is necessary to determine the plate thickness taking into account that the lead frame 15 will be coined.

モールド工程後、たとえば、乾式ブラスト法によってリ
ードフレーム15に対してパリ取り処理が施される。こ
のパリ取り処理によって、バリアが除去される。また、
この実施例では、リードlの表面に除去し難いフラッシ
ュは存在し難いことから、前記パリ取り作業も簡単とな
る。
After the molding process, the lead frame 15 is subjected to deburring treatment, for example, by dry blasting. This deburring process removes the barrier. Also,
In this embodiment, since there is hardly any flash that is difficult to remove on the surface of the lead 1, the deburring operation described above is also simplified.

つぎに、リードフレーム15に対して成形処理が施され
る。この成形処理では、タブ吊りリード20およびリー
ド1は、外枠16および内枠17から分断されるととも
に、ダム18は切断除去される。また、パンケージ25
から突出するり一ド1は、途中で同一方向に折り曲げら
れ、デュアルインライン型の半導体装置が製造される。
Next, the lead frame 15 is subjected to a molding process. In this molding process, the tab hanging lead 20 and the lead 1 are separated from the outer frame 16 and the inner frame 17, and the dam 18 is cut and removed. Also, Pancake 25
The leads 1 protruding from the top are bent in the same direction midway to manufacture a dual in-line type semiconductor device.

つぎに、半導体装置のリード1部分には、半田ディツプ
によって半田10が付けられる。半、田10は、第6図
に示されるように、リード1の周面に付着する。この際
、リード1が矩形断面となっていることから、矩形の各
頂点部分では半田10が付き難く、半田10が付かない
部分がリード1の長手方向に沿って線状に延在する。
Next, solder 10 is applied to the lead 1 portion of the semiconductor device using a solder dip. The solder paste 10 is attached to the circumferential surface of the lead 1, as shown in FIG. At this time, since the lead 1 has a rectangular cross section, the solder 10 is difficult to adhere to each vertex of the rectangle, and the portion to which the solder 10 is not applied extends linearly along the longitudinal direction of the lead 1.

さらに、この半導体装置は特性検査やマーキングが施さ
れて出荷される。
Furthermore, this semiconductor device is subjected to characteristic inspection and marking before being shipped.

このような半導体装置を実装する場合、たとえば、リー
ド1を折り返して、半導体装置を配線基板等に面実装す
る場合は、リードlは、第7図に示されるように、リー
ドlの全周に亘って半田10が廻り、確実なボンディン
グがなされる。
When mounting such a semiconductor device, for example, when folding back the leads 1 and surface mounting the semiconductor device on a wiring board, etc., the leads 1 are placed around the entire circumference of the leads 1, as shown in FIG. The solder 10 is rotated over the area to ensure reliable bonding.

すなわち、リード1は、第6図に示されるように、矩形
断面となっていることから、角の部分以外に半田10が
充分付着する。また、半田10が付着しない部分は、リ
ード1の角に沿って線状となっているため、半導体装置
製造におけるマーキング処理の乾燥時の熱によって半田
が付着しない部分が酸化しても、その個所は線状であり
、第7図に示されるように、配線基板11の配線Jij
F12上に、同図では図示しない半田クリームを印刷し
、かつこの半田クリーム上にリード1を重ね、リフロー
によって半田クリームを溶かして半田付けを行った場合
でも、リード1に付着する半田10は線状の半田が存在
しない部分を越えて混ざり合い、下方の溶けた半田10
を半田の表面張力によってリード1上に確実に吸い上げ
る。したがって、良好な半田付けが行える。
That is, since the lead 1 has a rectangular cross section as shown in FIG. 6, the solder 10 is sufficiently attached to areas other than the corners. In addition, since the portions to which the solder 10 does not adhere are linear along the corners of the leads 1, even if the portions to which the solder does not adhere are oxidized by the heat during drying of the marking process in semiconductor device manufacturing, the portions to which the solder does not adhere are oxidized. is linear, and as shown in FIG.
Even if solder cream (not shown in the figure) is printed on F12, and lead 1 is placed on top of this solder cream, and soldering is performed by melting the solder cream by reflow, the solder 10 that adheres to lead 1 will not form a line. The solder in the form of solder mixes across the non-existent part, and the melted solder 10 below
is reliably sucked up onto the lead 1 by the surface tension of the solder. Therefore, good soldering can be performed.

このような実施例によれば、つぎのような効果°が得ら
れる。
According to such an embodiment, the following effects can be obtained.

(1)本発明によれば、モールド前にリードフレームは
コイニング処理されることから、打ち抜きによって生じ
たリードフレーム主面縁のダレは消滅しているため、リ
ードフレームの表裏面はモールド金型の下型および上型
のパーティング面に密着し、レジンフラッシュが発生せ
ず、モールド歩留りが向上するという効果が得られる。
(1) According to the present invention, since the lead frame is coined before molding, the sag on the edge of the main surface of the lead frame caused by punching has disappeared, so the front and back surfaces of the lead frame are It adheres closely to the parting surfaces of the lower and upper molds, preventing resin flash and improving mold yield.

(2)上記(1)により、本発明によれば、モールド時
リードフレームの表裏面にレジンフラッシュが発生しな
いことから、その後のリード表面に半田デイツプ処理を
施す際、半田がリード表面に付着し難い等の不都合が発
生せず、半田ディツプの歩留りが向上するという効果が
得られる。
(2) According to the above (1), according to the present invention, resin flash does not occur on the front and back surfaces of the lead frame during molding, so when the solder dip treatment is performed on the lead surface afterwards, the solder does not adhere to the lead surface. The effect of improving the yield of solder dips is achieved without causing any inconveniences such as difficulty in soldering.

(3)上記(1)により、本発明によれば、コイニング
によってリードの主面縁にダレが存在せず、リード断面
は矩形となっていることから、半田デイツプ時、半田は
リードの稜線を除いて厚く形成されるため、半田ディッ
プの歩留りが向上するという効果が得られる。
(3) According to the above (1), according to the present invention, there is no sag on the main surface edge of the lead due to coining, and the lead cross section is rectangular. Since it is formed thickly except for the solder dip, the yield of solder dip is improved.

(4)上記(3)により、本発明によれば、リードは稜
線を除いて半田が厚く形成されていることから、半導体
装置の実装時、リード周面の半田は半田が存在しないリ
ードの稜線部分を越えて相互に溶は込んで一体となるた
め、半田の表面張力によって半田がリード全周に廻り込
み確実な半田付けができ、実装の信頼度および歩留りが
向上するという効果が得られる。
(4) According to the above (3), according to the present invention, since the lead is formed with thick solder except for the ridgeline, when a semiconductor device is mounted, the solder on the circumferential surface of the lead is applied to the ridgeline of the lead where no solder is present. Since the parts melt into each other and become integrated, the surface tension of the solder causes the solder to wrap around the entire circumference of the lead, ensuring reliable soldering, resulting in improved mounting reliability and yield.

(5)上記(1)〜(4)により、本発明によれば、本
発明のリードフレームを用いて半導体装置を製造すれば
、半導体装置の歩留り向上が達成できるとともに、実装
性能の高い半導体装置を安価に提供することができると
いう相乗効果が得られる。
(5) According to the above (1) to (4), according to the present invention, if a semiconductor device is manufactured using the lead frame of the present invention, an improvement in the yield of semiconductor devices can be achieved, and a semiconductor device with high mounting performance can be achieved. A synergistic effect can be obtained in that it can be provided at low cost.

以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもなく、たとえば、前記コイニン
グは、リードフレーム全体に対して行わず、リード部分
のみに対して行っても前記実施例同様な効果が得られる
Although the invention made by the present inventor has been specifically explained above based on Examples, it goes without saying that the present invention is not limited to the above Examples and can be modified in various ways without departing from the gist thereof. For example, even if the coining is performed not on the entire lead frame but only on the lead portion, the same effect as in the embodiment described above can be obtained.

また、本発明は、第8図に示されるように、パッケージ
25から突出するり一ド1が短く、実装の際の半田付は
部分が少ない半導体装置26にとっては効果が大きい。
Furthermore, as shown in FIG. 8, the present invention is highly effective for a semiconductor device 26 in which the lead 1 protruding from the package 25 is short and only a few parts need to be soldered during mounting.

すなわち、実装の際の半田付は部分が少ない半導体装置
26にとっては、リード1部分にレジンフラッシュが存
在することは、半田が付かないことから致命的な欠陥で
ある。また、リード1の周面の縁がダしていて、この部
分に半田が付いていないことは、実装時リードlの全周
に半田が廻らないこととなり、致命的な欠陥となる。し
たがって、実装の際の半田付は部分が少ない半導体装置
26にとっては、リード1の断面が矩形となり、レジン
フラッシュが無くかつ表面全体に半田が付着しているこ
とは、実装性能を高めることとなる。
That is, for the semiconductor device 26, which requires only a few parts to be soldered during mounting, the presence of a resin flash in the lead 1 portion is a fatal defect because solder cannot be applied. Furthermore, if the edges of the circumferential surface of the lead 1 are bent and no solder is applied to this portion, the solder will not spread around the entire circumference of the lead 1 during mounting, which is a fatal defect. Therefore, for the semiconductor device 26, which requires only a few parts to be soldered during mounting, the cross section of the lead 1 is rectangular, there is no resin flash, and the solder is attached to the entire surface, which improves the mounting performance. .

以上の説明では主として本発明者によってなさ、れた発
明をその背景となった利用分野である半導体装置の製造
技術に適用した場合について説明したが、それに限定さ
れるものではない。
In the above description, the invention made by the present inventor is mainly applied to the manufacturing technology of semiconductor devices, which is the background field of application, but the invention is not limited thereto.

本発明は少なくとも被モールド物の一部が打ち抜きによ
って形成された物品の一部あるいは全部をレジンでモー
ルドする技術には適用できる。
The present invention can be applied to a technique in which a part or all of an article, at least a part of which is formed by punching, is molded with resin.

〔発明の効果〕〔Effect of the invention〕

本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記のとおりであ
る。
A brief explanation of the effects obtained by typical inventions disclosed in this application is as follows.

本発明によれば、半導体装置の製造において使用される
打ち抜きによって成形されたリードフレームは、レジン
モールド工程前のチンズボンディング前に、コイニング
によって平坦化処理され、リードの打ち抜きによって縁
が丸みを帯びた面は平坦に修正されている。したがって
、レジンモールド時、リードフレームがモールド上・下
型間に挟持されてモールドされた際、リードの側面には
レジンパリが発生するが、リードの表裏面はモールド上
・下型に密着するため、パリは勿論のこととしてフラッ
シュも発生しなくなる。この結果、モールド工程後にリ
ード表面に半田を付着させる際、均一に半田が付着する
。また、半田をディップ法でリードに付着させる場合、
リード断面はコイニングによって矩形となっているため
、リードの四辺部分には良好に半田が付着し、半導体装
置を面実装しても、歩留り良くかつ信頼性良く実装でき
る。
According to the present invention, a lead frame formed by punching used in the manufacture of semiconductor devices is flattened by coining before chinbonding before the resin molding process, and the edges are rounded by punching the leads. The surface has been flattened. Therefore, during resin molding, when the lead frame is sandwiched between the upper and lower molds and molded, resin flakes occur on the sides of the leads, but since the front and back surfaces of the leads are in close contact with the upper and lower molds, Of course, flashes will no longer occur in Paris. As a result, when the solder is applied to the lead surface after the molding process, the solder is applied uniformly. Also, when attaching solder to the leads using the dip method,
Since the cross section of the lead is rectangular due to coining, solder adheres well to the four sides of the lead, and even if the semiconductor device is surface mounted, it can be mounted with high yield and reliability.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例による半導体装置の製造方法
を示すフローチャート、 第2図は本発明のリードフレームを示す平面図、第3図
は同じくリードの拡大断面図、 第4図は同じくモールド時のリード部分を示す拡大断面
図、 第5図は同じくモールド後のリードを示す拡大断面図、 第6図は同じく半田ディツプされたリードを示す拡大断
面図、 第7図は同じく半導体装置の実装状態におけるリード部
分を示す拡大断面図、 第8図は本発明の他の実施例による半導体装置を示す正
面図、 第9図は従来のリードフレームにおけるリードの拡大断
面図、 第10図は同じくモールド時のリード部分を示す拡大断
面図、 第11図は同じくモールド後のリードを示す拡大斜視図
、 第12図は同じく半田ディツプされたリードを示す拡大
断面図、 第13図は同じく半導体装置の実装前のリード部分を示
す拡大断面図、 第14図は同じく半導体装置の実装後のリード部分を示
す拡大断面図である。
FIG. 1 is a flowchart showing a method for manufacturing a semiconductor device according to an embodiment of the present invention, FIG. 2 is a plan view showing a lead frame of the present invention, FIG. 3 is an enlarged cross-sectional view of the lead, and FIG. 4 is the same. FIG. 5 is an enlarged sectional view showing the leads after molding; FIG. 6 is an enlarged sectional view showing the leads dipped in solder; FIG. 7 is an enlarged sectional view of the semiconductor device. FIG. 8 is a front view showing a semiconductor device according to another embodiment of the present invention; FIG. 9 is an enlarged sectional view of a lead in a conventional lead frame; FIG. 10 is the same FIG. 11 is an enlarged perspective view showing the lead after molding; FIG. 12 is an enlarged sectional view showing the lead dipped in solder; FIG. 13 is an enlarged sectional view of the semiconductor device. FIG. 14 is an enlarged cross-sectional view showing the lead portion before mounting, and FIG. 14 is an enlarged cross-sectional view showing the lead portion after mounting the semiconductor device.

Claims (1)

【特許請求の範囲】 1、金属板を所望パターンに打ち抜いてリードを有する
リードフレームを製造する工程と、前記リードフレーム
にチップボンディング、ワイヤボンディングを行う工程
と、前記リードフレームをモールド金型の上・下型間に
挟持させた後、リードフレームの所望部分をレジンでパ
ッケージする工程と、を有する半導体装置の製造であっ
て、前記モールド工程前にリードフレームの少なくとも
リードをコイニングして縁が丸みを帯びたリード面側を
平坦化しておくことを特徴とする半導体装置の製造方法
。 2、金属板の打ち抜きによって成形されたリードを有す
るリードフレームであって、少なくとも前記リード面は
コイニングによって平坦となっていることを特徴とする
リードフレーム。
[Claims] 1. A step of manufacturing a lead frame having leads by punching out a metal plate into a desired pattern, a step of performing chip bonding and wire bonding to the lead frame, and a step of placing the lead frame on a mold.・Manufacturing a semiconductor device, which includes the step of packaging a desired portion of the lead frame with resin after sandwiching it between lower molds, and before the molding step, coining at least the leads of the lead frame to make the edges rounded. 1. A method of manufacturing a semiconductor device, comprising flattening a lead surface having a tinge. 2. A lead frame having a lead formed by punching a metal plate, wherein at least the lead surface is made flat by coining.
JP15604786A 1986-07-04 1986-07-04 Manufacture of semiconductor device and lead frame used for said manufacture Pending JPS6313358A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15604786A JPS6313358A (en) 1986-07-04 1986-07-04 Manufacture of semiconductor device and lead frame used for said manufacture

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15604786A JPS6313358A (en) 1986-07-04 1986-07-04 Manufacture of semiconductor device and lead frame used for said manufacture

Publications (1)

Publication Number Publication Date
JPS6313358A true JPS6313358A (en) 1988-01-20

Family

ID=15619157

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15604786A Pending JPS6313358A (en) 1986-07-04 1986-07-04 Manufacture of semiconductor device and lead frame used for said manufacture

Country Status (1)

Country Link
JP (1) JPS6313358A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01216563A (en) * 1988-02-25 1989-08-30 Mitsui High Tec Inc Manufacture of lead frame
JPH02202045A (en) * 1989-01-31 1990-08-10 Mitsui High Tec Inc Manufacture of lead frame

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01216563A (en) * 1988-02-25 1989-08-30 Mitsui High Tec Inc Manufacture of lead frame
JPH02202045A (en) * 1989-01-31 1990-08-10 Mitsui High Tec Inc Manufacture of lead frame

Similar Documents

Publication Publication Date Title
CN205376495U (en) Semiconductor device
KR20080073735A (en) Device and method for assembling a top and bottom exposed packaged semiconductor
JPS6313358A (en) Manufacture of semiconductor device and lead frame used for said manufacture
US9054092B2 (en) Method and apparatus for stopping resin bleed and mold flash on integrated circuit lead finishes
US4592131A (en) Method for manufacturing resin-sealed semiconductor device
JP2006073570A (en) Semiconductor device and its manufacturing method
JP2000114295A (en) Manufacture of semiconductor device
WO2004036647A1 (en) Method for cutting lead terminal of package type electronic component
JPH04134852A (en) Lead frame
JP2586352B2 (en) Lead cutting equipment for semiconductor devices
JPH08318328A (en) Die for cutting lead
US6653169B2 (en) Packaged semiconductor and process for manufacturing the same
JPH03185754A (en) Semiconductor device
JPH01128456A (en) Surface packaging type semiconductor device and leadframe
JP2704128B2 (en) Lead frame for semiconductor device and method of manufacturing the same
JPS62198143A (en) Lead frame
JPH02205060A (en) Lead frame for semiconductor device
JPH01216563A (en) Manufacture of lead frame
JP2946775B2 (en) Resin sealing mold
JPH0650989Y2 (en) Lead frame
JP2005158778A (en) Manufacturing method for lead frame and for semiconductor device
JP2000150761A (en) Resin sealed semiconductor device and its manufacture
TW591766B (en) Method for improving semiconductor package substrates uniformity and the package substrates manufactured thereby
JPS63226051A (en) Lead frame
JPS6227752B2 (en)