JPS63226051A - Lead frame - Google Patents
Lead frameInfo
- Publication number
- JPS63226051A JPS63226051A JP5881287A JP5881287A JPS63226051A JP S63226051 A JPS63226051 A JP S63226051A JP 5881287 A JP5881287 A JP 5881287A JP 5881287 A JP5881287 A JP 5881287A JP S63226051 A JPS63226051 A JP S63226051A
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- burrs
- solder
- lead
- leads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004080 punching Methods 0.000 claims abstract description 17
- 239000002184 metal Substances 0.000 claims abstract description 6
- 229910000679 solder Inorganic materials 0.000 abstract description 57
- 238000000034 method Methods 0.000 abstract description 6
- 238000007598 dipping method Methods 0.000 abstract description 3
- 238000012858 packaging process Methods 0.000 abstract 1
- 230000002265 prevention Effects 0.000 abstract 1
- 239000004065 semiconductor Substances 0.000 description 10
- 238000005476 soldering Methods 0.000 description 9
- 238000004519 manufacturing process Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 6
- 239000006071 cream Substances 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000003292 glue Substances 0.000 description 3
- 238000005452 bending Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000012776 electronic material Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- JLQUFIHWVLZVTJ-UHFFFAOYSA-N carbosulfan Chemical compound CCCCN(CCCC)SN(C)C(=O)OC1=CC=CC2=C1OC(C)(C)C2 JLQUFIHWVLZVTJ-UHFFFAOYSA-N 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 230000002195 synergetic effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の組立に用いられるリードフレーム
、特に組立作業性が良好でかつ組立後半田濡れ性が良好
となるリード部分を有するリードフレームに間する。[Detailed Description of the Invention] [Field of Industrial Application] The present invention relates to a lead frame used for assembling semiconductor devices, and particularly to a lead frame having a lead portion that provides good assembly workability and good solder wettability after assembly. in between.
電子機器は、機能面から高密度実装化が、実装面から軽
量化、小型化、薄型化が要請されている。Electronic devices are required to be more densely packaged from a functional standpoint, and to be lighter, smaller, and thinner from a packaging standpoint.
このため、電子機器に組み込まれる電子部品の多くは、
面実装が可能な構造に移行してきている。For this reason, many of the electronic components incorporated into electronic devices are
There is a shift towards structures that allow surface mounting.
また、電子部品の製造コスト低減のために、パフケージ
形態は材料が安くかつ生産性が良好なレジンパッケージ
が多用されている。Furthermore, in order to reduce manufacturing costs of electronic components, resin packages are often used in the form of puff cages, which are made of cheap materials and have good productivity.
このような電子部品（半導体装ｉｌＩｍりの一つとして
、パッケージ寸法が数ｍｍとなる超小型トランジスタが
知られている。As one of such electronic components (semiconductor devices), an ultra-small transistor whose package size is several mm is known.
一方、電子機器の製造コスト低減等の目的から、電子部
品の実装（搭載）の自動化が図られている。On the other hand, for the purpose of reducing manufacturing costs of electronic devices, efforts are being made to automate the mounting (mounting) of electronic components.
また、前記超小型トランジスタ等の電子部品を固定する
一つの方法としては、半田ペーストが印刷された配線基
板上に電子部品を仮付け（半田ペーストの粘着力によっ
てリードの半田被膜との接触部分が仮付けされる。）シ
た後、半田をリフローする方法が知られている。なお、
自動実装技術を詳しく述べである文献の例として、工業
調査会発行「電子材料Ｊ １９７９年３月号、昭和５４
年３月１日発行、Ｐ５４〜Ｐ５８がある。In addition, one method for fixing electronic components such as the ultra-small transistors is to temporarily attach the electronic components onto a wiring board printed with solder paste (the adhesive force of the solder paste prevents the parts of the leads from contacting the solder coating). A known method is to reflow the solder after soldering. In addition,
An example of a document that describes automatic mounting technology in detail is "Electronic Materials J, March 1979 issue, published by Kogyo Research Association, 1979.
Published on March 1, 2015, pages 54-58.
ところで、前記超小型トランジスタは、パフケージの寸
法は縦、横、高さが１〜３ｍｍ程度と極めて小さく、パ
ッケージの一側面から２本、他側面から１本と、それぞ
れ突出したリードをも含む製品幅も３ｍｍにも満たない
。また、突出したリードの幅も狭いことから、超小型ト
ランジスタを配線基板に取付ける取付面積も小さくなら
ざるを得ない。By the way, the above-mentioned ultra-small transistor is a product that has extremely small puff cage dimensions of about 1 to 3 mm in length, width, and height, and also includes two leads protruding from one side of the package and one from the other side. The width is less than 3mm. Furthermore, since the width of the protruding leads is narrow, the mounting area for mounting the ultra-small transistor on the wiring board must also be small.
したがって、超小型トランジスタの半田によるより確実
な固定が望まれる。Therefore, it is desired that ultra-small transistors be more securely fixed by soldering.
一方、超小型トランジスタの製造には、リードフレーム
が使用されている。このリードフレームは、金属板をプ
レス（打ち抜き）やエツチングによって成形することに
よって形成されている。リードフレームについては、工
業調査会発行［電子材料４１９８２年８月号、昭和５７
年８月１日発行、Ｐ６９〜Ｐ７４に記載されている。こ
の文献には、トランジスタ用のリードフレームでは、母
材にストライプＡｇメッキを施した後、プレス加工を行
う方法が一般的であることが記載されている。On the other hand, lead frames are used to manufacture ultra-small transistors. This lead frame is formed by forming a metal plate by pressing (punching) or etching. Regarding lead frames, please refer to the publication published by Kogyo Kenkyukai [Electronic Materials 4, August 1982 issue, 1982].
Published August 1, 2015, described on pages 69 to 74. This document describes that in lead frames for transistors, a common method is to apply stripe Ag plating to a base material and then perform press working.
前記のような打ち抜きによって成形されたリードフレー
ムは、半田ディツプにおいて問題があることが本発明者
等によってあきらかにされた。The inventors have revealed that lead frames formed by punching as described above have problems with solder dipping.
すなわち、パッケージの周縁から突出するり一ド１を半
田ディツプした場合、第１１図に示されるように、リー
ド１の主面の両縁にリードフレーム形成時の打ち抜きに
よってだれ（曲面）２が存在すると、このだれ２の部分
、たとえば、ａ、 ｂで示される領域には、半田３は
薄くしか付着しないという現象が生じる。また、前記リ
ードフレームの形成時の打ち抜きによって、だれ２が生
じる面と反対となる面には、突出したバリ４が発生する
。このバリ４部分は薄くても全体が半田３で被われる。That is, when the lead 1 protruding from the periphery of the package is dipped in solder, as shown in FIG. Then, a phenomenon occurs in which the solder 3 adheres only thinly to the sag 2, for example, the areas indicated by a and b. Further, due to punching during formation of the lead frame, a protruding burr 4 is generated on the surface opposite to the surface where the droop 2 occurs. This burr 4 portion is entirely covered with the solder 3 even if it is thin.
ところで、超小型トランジスタはその最終製造工程で、
パッケージの表面に製品名等が捺印される。この捺印に
あって５、捺印されたインクは、たとえば、１６０℃で
１〜２時間ベーキングされる。By the way, in the final manufacturing process of ultra-small transistors,
The product name, etc. is stamped on the surface of the package. For this stamping, the stamped ink is baked, for example, at 160° C. for 1 to 2 hours.
このため、このベーキング時の熱によって、前記リード
１のａ、ｂｗ４域の半田は、薄くかつその範囲が広いこ
とから、組成が変化し酸化してしまう。Therefore, because the solder in the a and bw4 areas of the lead 1 is thin and has a wide range, the composition changes and oxidizes due to the heat during baking.
このため、完成品となった超小型トランジスタを配線基
板に面実装する場合、第１１図に示されるように、特に
、配線基板５の配線層６上に半田クリーム７を設け、こ
の半田クリーム７上にリード１を載せてリフローして実
装する場合、第１２図に示されるように、リード１の上
面のだれ２部分に酸化膜８が存在することから、半田ク
リーム７の溶融による半田９は、リード１の上に吸い寄
せられず、半田９がリード１全周を被うような確実な半
田付けが行えない。このような半田付は状態は信顧度的
に問題があるばかりでなく、検査の際、外観不良と判定
されることが多く歩留り的にも問題がある。For this reason, when surface-mounting the completed ultra-small transistor on a wiring board, as shown in FIG. When mounting the leads 1 on top by reflowing, as shown in FIG. 12, since there is an oxide film 8 on the sag 2 portion of the upper surface of the leads 1, the solder 9 due to the melting of the solder cream 7 is , the solder 9 is not attracted to the top of the lead 1, making it impossible to perform reliable soldering such that the solder 9 covers the entire circumference of the lead 1. The condition of such soldering is not only problematic in terms of reliability, but also in terms of yield as it is often determined to be poor in appearance during inspection.
そこで、本発明者等は、パフケージから突出するリード
において、リードフレームの打ち抜きによって生じただ
れが存在する面を半導体装置の実装面側とし、リードフ
レームの打ち抜きによって生じたバリが存在する面を半
導体装置の実装面と逆となる上面側とする構造を開発し
ている。前記バリ部分は、だれ部分に比較して半田濡れ
性が良好である。この結果、リードの上面側にバリを有
するようなリード構造とすることによって、リード上面
を半田で確実に被うような半田付けが行える。Therefore, in the leads protruding from the puff cage, the present inventors set the surface where the sag caused by punching the lead frame is present as the mounting surface of the semiconductor device, and the surface where the burr caused by punching the lead frame exists is the mounting surface of the semiconductor device. We are developing a structure in which the top surface is the opposite of the mounting surface. The burr portion has better solder wettability than the droop portion. As a result, by providing a lead structure with burrs on the upper surface of the lead, soldering can be performed in which the upper surface of the lead is reliably covered with solder.
しかし、このようなリードフレームを用いて超小型トラ
ンジスタを組み立てる場合、超小型トランジスタチップ
を固定する搭載面が、リードの実装面側となることから
、リードフレームの組立時の状態では、リードフレーム
の形成時に生じたバリは裏面（下面）に位置している。However, when assembling an ultra-small transistor using such a lead frame, the mounting surface that fixes the ultra-small transistor chip is the mounting surface of the lead, so when the lead frame is assembled, The burrs generated during formation are located on the back surface (lower surface).
この結果、組立用テーブル（レール）上を順次リードフ
レームを搬送して移動させながら各組立作業を行った場
合、リードフレームの下面のバリが組立用テーブルに引
っ掛かって停止し、組立製造の稼働率が低下したり、あ
るいはリードが曲がって製品不良を引き起こしたりする
ことが本発明者によってあきらかにされた。As a result, when each assembly operation is carried out while sequentially transporting and moving lead frames on an assembly table (rail), the burrs on the bottom surface of the lead frame get caught on the assembly table and stop, resulting in lower utilization rates in assembly manufacturing. The inventor of the present invention has revealed that the lead may be deteriorated or the lead may be bent, causing product defects.
本発明の目的は、実装時半田濡れ性が良好となるリード
部分を有するリードフレームを提供することにある。An object of the present invention is to provide a lead frame having a lead portion with good solder wettability during mounting.
本発明の他の目的は、半導体装置組立時バリに起因する
移送不都合等が生し難いリードフレームを提供すること
にある。Another object of the present invention is to provide a lead frame that is less susceptible to transportation problems caused by burrs when assembling a semiconductor device.
本発明の前記ならびにそのほかの目的と新規な特徴は、
本明細書の記述および添付図面からあきらかになるであ
ろう。The above and other objects and novel features of the present invention include:
It will become clear from the description of this specification and the accompanying drawings.
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおりである。A brief overview of typical inventions disclosed in this application is as follows.
すなわち、金属板を打ち抜いて製造される本発明のリー
ドフレームにあっては、リードフレームを表面および裏
面からそれぞれ打ち抜くことによって、リードの側縁の
バリのみがリードフレームの裏面に突出し、他のバリは
リードフレーム表面に突出している。That is, in the lead frame of the present invention manufactured by punching a metal plate, by punching out the lead frame from the front and back sides, only the burrs on the side edges of the leads protrude to the back side of the lead frame, and other burrs are removed. protrudes from the surface of the lead frame.
上記した手段によれば、本発明のリードフレームにあっ
ては、超小型トランジスタの組立時、組立用テーブル面
に接触するバリは、３本のリードの両側部分のバリのみ
となり、バリの大部分はリードフレーム上面側となって
、組立用テーブルには接触しないため、バリに起因する
リードフレームの組立用テーブルへの引っ掛かり停止現
象は殆ど生じなくなり、組立装置の稼働率が向上すると
ともに、引っ掛かりによるリード曲がりもな（なり、歩
留りの向上が達成できる。さらに、このリードフレーム
を用いて組み立てた超小型トランジスタにあっては、だ
れ部分よりも半田濡れ性が良好なバリ部分は、実装面の
反対となるリード上面に位置するため、実装時、半田の
吸い上がりが良好となり、信転性の高い半田付けが達成
できる。According to the above means, in the lead frame of the present invention, when assembling a microtransistor, the only burrs that come into contact with the assembly table surface are the burrs on both sides of the three leads, and most of the burrs are is on the top side of the lead frame and does not come into contact with the assembly table, so there is almost no chance of the lead frame getting caught on the assembly table due to burrs, improving the operating rate of the assembly equipment, and preventing the lead frame from getting caught on the assembly table. There is no need for lead bending, and yield improvement can be achieved.Furthermore, in the ultra-small transistor assembled using this lead frame, the burr part, which has better solder wettability than the recessed part, is placed on the opposite side of the mounting surface. Since it is located on the top surface of the lead, the solder wicks up well during mounting, making it possible to achieve soldering with high reliability.
以下図面を参照して本発明の一実施例について説明する
。An embodiment of the present invention will be described below with reference to the drawings.
第１図は本発明の一実施例によるリードフレームの一部
を示す平面図、第２図は同じく第１図のｎ−ｎ線に沿う
拡大断面図、第３図は同じく第１図のＩ［［−１［［線
に沿う拡大断面図、第４図は同じく第１図のｉｖ −ｉ
ｖ線に沿う拡大断面図、第５図は同じく第１図のＶ−Ｖ
線に沿う拡大断面図、第６図は同じくリードフレームに
チップやワイヤを接続した状態を示す断面図、第７図は
同じく超小型トランジスタの裏返し状態を示す斜視図、
第８図は同じく超小型トランジスタの実装状態を示す斜
視図、第９図は同じく半田が被着されたリードを示す拡
大断面図、第１０図は同じく実装状態のリード部分等を
示す拡大断面図である。FIG. 1 is a plan view showing a part of a lead frame according to an embodiment of the present invention, FIG. 2 is an enlarged sectional view taken along line nn in FIG. 1, and FIG. [[-1[[[An enlarged cross-sectional view along line iv-i in FIG.
An enlarged sectional view along the v line, FIG. 5 is also taken from V-V in FIG. 1.
6 is a sectional view showing a state in which chips and wires are connected to the lead frame; FIG. 7 is a perspective view showing the microtransistor upside down;
FIG. 8 is a perspective view showing the mounted state of the ultra-small transistor, FIG. 9 is an enlarged sectional view showing the lead with solder applied, and FIG. 10 is an enlarged sectional view showing the lead portion etc. in the mounted state. It is.
この実施例では、本発明を面実装型半導体装置としての
超小型トランジスタに適用した例について説明する。In this embodiment, an example in which the present invention is applied to an ultra-small transistor as a surface-mounted semiconductor device will be described.
説明の便宜上、本発明に係わるリードフレームを説明す
る前に、そのリードフレームを用いて製造される超小型
トランジスタについて説明する。For convenience of explanation, before explaining the lead frame according to the present invention, a micro transistor manufactured using the lead frame will be explained.
超小型トランジスタ１０は、第７図および第８図に示さ
れるように、プラスチック（たとえば、エポキシ樹脂）
のパンケージ１１の両側から合計３本のり一部１を突出
させた構造となっている。The microtransistor 10 is made of plastic (for example, epoxy resin), as shown in FIGS. 7 and 8.
It has a structure in which a total of three ribs 1 protrude from both sides of the pan cage 11.
第７図は、超小型トランジスタ１０の実装面が上となる
ように裏返しにした状態を示す図である。FIG. 7 is a diagram showing a state in which the ultra-small transistor 10 is turned over so that its mounting surface faces upward.
前記パフケージ１１は、たとえば、縦が１．５ｍｍ、横
が２． ９ｍｍ、高さが１．１ｍｍとなっている。また
、前記リード１はパッケージ２の付は根近傍で実装面側
に折れ曲がるとともに、その先端部分は再び外方に折れ
曲がり、先端に固定部１２を形成している。リードｌは
、たとえば、幅が０．４ｍｍ、厚さが０．１６ｍｍ、パ
ッケージ２の側面からの突出長さが０．５ｍｍとなって
いる。The puff cage 11 has, for example, a length of 1.5 mm and a width of 2.5 mm. 9mm, and the height is 1.1mm. Further, the lead 1 is bent toward the mounting surface near the root of the package 2, and its tip portion is bent outward again to form a fixing portion 12 at the tip. The lead l has, for example, a width of 0.4 mm, a thickness of 0.16 mm, and a protrusion length from the side surface of the package 2 of 0.5 mm.
この固定部１２は実装面と同一面となっていて、実装時
、配線基板等の導体層に半田等によって接続される。前
記固定部１２の実装面１３は、これが本発明の特徴の一
つであるが、第９図に示されるように、リードフレーム
の打ち抜きによって生じたたれ２が存在する面となって
いる。したがって、バリ４が発生した面は、実装面１３
とは反対となる上面となっている。This fixing portion 12 is flush with the mounting surface, and is connected to a conductive layer of a wiring board or the like by solder or the like during mounting. As shown in FIG. 9, the mounting surface 13 of the fixing portion 12, which is one of the features of the present invention, is a surface on which there is a sag 2 produced by punching the lead frame. Therefore, the surface where the burr 4 is generated is the mounting surface 13.
The top side is the opposite of that of the previous one.
一方、第７図に示されるように、前記パッケージ１１内
に延在するリード１の内端はそれぞれ幅広となっている
。そして、中央のり一部ｌの内端には半導体素子（チッ
プ） １４が固定されている。On the other hand, as shown in FIG. 7, the inner ends of the leads 1 extending inside the package 11 are each wide. A semiconductor element (chip) 14 is fixed to the inner end of the central glue portion l.
また、両側のリード１の内端と前記チップ１４の電極と
は、ワイヤ１５によって接続されている。Further, the inner ends of the leads 1 on both sides and the electrodes of the chip 14 are connected by wires 15.
なお、前記リード１には、第９図に示されるように、半
田ディフプによって半田３が被着されている。この半田
３はリード１の周面に付着する。この際、リード１の固
定部１２の実装面１３の縁はだれ２となっていることか
ら、だれ２の部分の半田３は極めて薄くなっている。ま
た、場合によっては、前記だれ２の部分の半田３は酸化
している。Incidentally, as shown in FIG. 9, solder 3 is applied to the lead 1 using a solder dip. This solder 3 adheres to the circumferential surface of the lead 1. At this time, since the edge of the mounting surface 13 of the fixing portion 12 of the lead 1 has a sag 2, the solder 3 at the sag 2 is extremely thin. Further, in some cases, the solder 3 at the sag 2 is oxidized.
また、固定部１２の上面縁のバリ４部分には、半田３の
表面張力もあることから、前記のだれ２部分よりも厚（
半田３が被着されている。また、この半田の薄い部分は
面積的に少なく、ケース１０の組立後行われるマーキン
グ等における熱によって、酸化膜が発生するようなこと
は殆ど起きない。In addition, since the burr 4 portion on the upper edge of the fixing portion 12 also has the surface tension of the solder 3, it is thicker than the sag 2 portion.
Solder 3 is applied. Further, since the thin portion of the solder is small in area, an oxide film is hardly generated due to heat generated during marking or the like performed after the case 10 is assembled.
さらに、他のリード１部分は厚く半田３が被着されてい
る。Furthermore, the other lead 1 portions are covered with a thick layer of solder 3.
つぎに、超小型トランジスタ１０の組立に用いられるリ
ードフレーム１６について、第１図〜第５図を参照しな
がら説明する。Next, the lead frame 16 used for assembling the ultra-small transistor 10 will be explained with reference to FIGS. 1 to 5.
リードフレーム１６は、平行に延在する一対の外枠１７
と、これら外枠１７を連結する内枠１８とからなってい
る。また、前記一対の外枠１７は、その内縁から１本あ
るいは２本のリードを突出させている。一方の外枠１７
はその中間からり一部１を１本突出させている。このリ
ードｌの先端は、隣合う一対の内枠１８と、この間に延
在する一対の外枠１７とで形作る矩形領域の中心に位置
するとともに、幅広のチップ取付部１９を有している。The lead frame 16 includes a pair of outer frames 17 extending in parallel.
and an inner frame 18 that connects these outer frames 17. Further, the pair of outer frames 17 have one or two leads protruding from their inner edges. One outer frame 17
has a part 1 protruding from the middle. The tip of the lead 1 is located at the center of a rectangular area formed by a pair of adjacent inner frames 18 and a pair of outer frames 17 extending therebetween, and has a wide chip attachment part 19.
また、他方の外枠１７からは、先端が前記チップ取付部
１９の両側にそれぞれ延在するように２本のリード１が
突出している。また、これらのり−ドｌの先端は、幅広
のワイヤ取付部２０を構成している。また、このリード
フレーム１６にあっては、超小型トランジスタ１０の組
立時、リードフレームＩ６を移送したり、あるいは位ｌ
決めしたりする際のガイドとなるガイド孔２１やガイド
窪み２２が設けられている。Further, two leads 1 protrude from the other outer frame 17 so that their tips extend to both sides of the chip mounting portion 19, respectively. Further, the tips of these glues 1 constitute a wide wire attachment part 20. In addition, with this lead frame 16, when assembling the ultra-small transistor 10, the lead frame I6 cannot be moved or placed.
A guide hole 21 and a guide recess 22 are provided to serve as a guide when determining the position.
このようなリードフレーム１６は、薄い金属板を精密プ
レスで打ち抜いて形成される。そして、これが本発明の
特徴であるが、打ち抜きはリードフレーム１６の表面お
よび表面からそれぞれ行われている。打ち抜きによって
生じるバリは超小型トランジスタ１０の組立時、組立用
テーブルに引っ掛かることがないように必要にして最小
限の量となり、他の大部分のバリは組立用テーブルに載
置された際上面側に位置するようになっている。Such a lead frame 16 is formed by punching out a thin metal plate using a precision press. This is a feature of the present invention, in which punching is performed from the surface of the lead frame 16 and from the surface, respectively. The amount of burrs generated by punching is kept to the minimum necessary amount so that it does not get caught on the assembly table when assembling the ultra-small transistor 10, and most of the other burrs are left on the top side when placed on the assembly table. It is now located in
すなわち、第４図および第５図に示されるように、リー
ド１の両側部分のみのバリ４が下面（裏面）となってい
る。そして、第２図〜第５図に示されるように、リード
１の両側部分を除く他のリードフレーム答録のバリ４は
、リードフレーム１６の表面、すなわち、チップ１４が
搭載される面、換言するならば上面側に突出するように
なっている。That is, as shown in FIGS. 4 and 5, the burrs 4 only on both sides of the lead 1 are on the lower surface (back surface). As shown in FIGS. 2 to 5, the burrs 4 on the lead frame other than those on both sides of the leads 1 are located on the surface of the lead frame 16, that is, the surface on which the chip 14 is mounted. If so, it should protrude to the top side.
バリ４が下面側に突出する部分は、第１図において、リ
ード１の同側のハンチングを施した縁部分である。この
バリ４が上面に突出する縁領域は、少なくとも第８図に
示されるように、超小型トランジスタ１０となった時点
で、半田付けが行われるリードｌの先端部分（固定部１
２部分）であり、換言するならば、リードｌの外枠１７
の付は根側部分である。このように、リード１をチップ
固定側とは逆の方向に折り曲げるのは、パッケージ１１
部分を有効に利用するためである。The portion where the burr 4 protrudes downward is the hunting edge portion on the same side of the lead 1 in FIG. As shown in FIG. 8, the edge region where the burr 4 protrudes from the upper surface is at least the tip portion of the lead l (the fixing portion 1
2 parts), in other words, the outer frame 17 of lead l
The mark is the root part. In this way, the lead 1 is bent in the opposite direction from the chip fixing side when the package 11 is bent.
This is to make effective use of the parts.
つぎに、このようなリードフレーム１６を用いて超小型
トランジスタ１０を製造する方法について説明する。リ
ードフレーム１６は、第６図に示されるように、組立用
テーブル２３のチップボンディングステーション（ＣＢ
Ｓ）で、中央のり一部１の先端のチップ取付部１９上に
チップ１４が固定され、ワイヤボンディングステーショ
ン（ＷＢＳ）でチップ１４の電極とチップ取付部１９の
両側のワイヤ取付部２０とが、ワイヤ１５によって電気
的に接続される。リードフレーム１６は前記組立用テー
ブル２３上を搬送によって間欠的に移送される。また、
リードフレーム１６は、そのバリ４の殆どが、組立用テ
ーブル２３の載置面に接触しないように、リードフレー
ム１６の上面側に突出し、リード１の両側のバリ４のみ
が、組立用テーブル２３に対面するようになっている。Next, a method for manufacturing the ultra-small transistor 10 using such a lead frame 16 will be described. The lead frame 16 is attached to the chip bonding station (CB
In step S), the chip 14 is fixed on the chip attachment part 19 at the tip of the central glue part 1, and the electrodes of the chip 14 and the wire attachment parts 20 on both sides of the chip attachment part 19 are bonded at a wire bonding station (WBS). They are electrically connected by wires 15. The lead frame 16 is intermittently transferred on the assembly table 23 by conveyance. Also,
The lead frame 16 protrudes to the upper surface side of the lead frame 16 so that most of its burrs 4 do not come into contact with the mounting surface of the assembly table 23, and only the burrs 4 on both sides of the leads 1 are placed on the assembly table 23. We are supposed to meet face to face.
また、リード１における組立用テーブル２３に対面する
バリ４は少ないこともあって、リードフレーム１６の移
動時、バリ４が組立用テーブル２３に引っ掛かって停止
したり、あるいはバリ４が曲がったりするようなことば
殆ど生じない。In addition, since the number of burrs 4 facing the assembly table 23 on the lead 1 is small, when the lead frame 16 is moved, the burrs 4 may get caught on the assembly table 23 and stop, or the burrs 4 may be bent. Almost no words are spoken.
チップボンディング、ワイヤボンディングが終了したリ
ードフレーム１６は、モールド装置で所望傾城をモール
ドされる。その後、各リード１は外枠１７の付は根部分
で切断され、かつ折り曲げ形成される。この結果、第７
図および第８図に示されるような超小型トランジスタ１
０が製造される。また、この超小型トランジスタ１０の
パッケージ１１から突出する３本のり−ド１は、半田デ
ィツプによって第９図に示されるように、半田３が被着
される。この際、リードｌの固定部１２の上面再縁には
バリ４が存在することから、だれ（曲面）２部分よりも
半田濡れ性が良好なバリ４部分には、比較的順調に半田
３が付着する。The lead frame 16 on which chip bonding and wire bonding have been completed is molded into a desired slope using a molding device. Thereafter, each lead 1 is cut at the base of the outer frame 17 and bent. As a result, the seventh
A microtransistor 1 as shown in FIG.
0 is produced. Further, the three leads 1 protruding from the package 11 of the ultra-small transistor 10 are coated with solder 3 as shown in FIG. 9 by solder dipping. At this time, since there is a burr 4 on the upper surface edge of the fixing part 12 of the lead L, the solder 3 is applied relatively smoothly to the burr 4 part, which has better solder wettability than the droop (curved surface) 2 part. adhere to.
つぎに゛、この超小型トランジスタ１０はパッケージ１
１にマーキングされ、かつ特性検査されて出荷される。Next, this ultra-small transistor 10 is packaged in package 1.
1, and the characteristics are inspected before shipping.
このような超小型トランジスタ１０を実装する場合、リ
ード１は、第９図に示されるように、だれ２が存在する
実装面１３が、配線基板５の配線層６上に設けられた半
田クリーム７上に重ねられる。その後、リフローによっ
て前記半田クリーム７は溶けて、第１０図に示されるよ
うに半田９となり、リードｌにあらかじめ被着されてい
た半田３と混ざり合い、下方の溶けた半田９を半田３、
特にリード１のバリ４側の半田３をも含む半田３の表面
張力によってリード１上に確実に吸い上げる。したがっ
て、リード１の全周に亘って半田９（半田３）が廻り込
み、第１０図に示されるように、良好な半田付け、すな
わち、半田実装が行えこのような実施例によれば、つぎ
のような効果が得られる。When mounting such a microtransistor 10, as shown in FIG. can be layered on top. Thereafter, the solder cream 7 is melted by reflow and becomes solder 9 as shown in FIG. 10, which mixes with the solder 3 previously applied to the lead 1, and the melted solder 9 at the bottom becomes the solder 3.
In particular, the solder 3 including the solder 3 on the burr 4 side of the lead 1 is reliably sucked onto the lead 1 by the surface tension of the solder 3. Therefore, the solder 9 (solder 3) wraps around the entire circumference of the lead 1, and as shown in FIG. 10, good soldering, that is, solder mounting can be performed. You can get an effect like this.
（１）本発明のリードフレームを用いて製造された超小
型トランジスタにあっては、パンケージから突出しかつ
階段状に延在するリードは、予備半田量が少ない半田の
濡れ性が生じた余り良好でないだれが存在する面が超小
型トランジスタの実装面側と下となっていることから、
面実装時溶けた半田で前記だれか埋められるため、確実
な半田付けが達成できるという効果が得られる。この場
合、だれ面の部分的な酸化は、特に特性上問題がない。(1) In the ultra-small transistor manufactured using the lead frame of the present invention, the leads that protrude from the pan cage and extend in a step-like manner are not very good because the amount of preliminary solder is small and the wettability of the solder is poor. Since the surface where the device exists is the mounting surface of the ultra-small transistor and the bottom,
During surface mounting, the melted solder fills the area, so that reliable soldering can be achieved. In this case, partial oxidation of the droop surface does not cause any particular problem in terms of characteristics.
（２）本発明のリードフレームは、リード側縁の一部の
バリが組立用テーブルの載置面に対面し、他の殆どのバ
リはリードフレーム上面側に突出するため、組立用テー
ブル上を搬送される際、リードフレームのバリによる引
っ掛かりが発生し難いという効果が得られる。(2) In the lead frame of the present invention, some burrs on the side edges of the leads face the mounting surface of the assembly table, and most of the other burrs protrude toward the upper surface of the lead frame. The advantage is that the lead frame is less likely to get caught due to burrs during transportation.
（３）上記（１）により、本発明のリードフレームを用
いて超小型トランジスタを組み立てる際、リードがバリ
によって組立用テーブルに引っ掛かって曲がるようなこ
とは殆どなくなるため、歩留りの向上が達成できるとい
う効果が得られる。(3) Due to (1) above, when assembling microtransistors using the lead frame of the present invention, there is almost no chance that the leads will get caught on the assembly table due to burrs and be bent, thereby improving yield. Effects can be obtained.
（４）上記（１）により、本発明のリードフレームを用
いて超小型トランジスタを組み立てる際、リードフレー
ムがバリによって組立用テーブルに引っ掛かって停止す
るようなことは殆どなくなることから、装置稼働率が高
くなり、生産性向上が達成できるという効果が得られる
。(4) As a result of (1) above, when assembling an ultra-small transistor using the lead frame of the present invention, it is almost impossible for the lead frame to stop due to getting caught on the assembly table due to burrs, which improves the equipment operating rate. This results in the effect that productivity can be improved.
（５）上記（１）〜（４）により、本発明によれば、半
田実装性が良好な面実装型の半導体装置を高歩留りで効
率的に生産できることから、安価な半導体装置を提供す
ることができるという相乗効果が得られる。(5) According to the above (1) to (4), according to the present invention, a surface-mounted semiconductor device with good solder mountability can be efficiently produced at a high yield, thereby providing an inexpensive semiconductor device. A synergistic effect can be obtained.
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。Although the invention made by the present inventor has been specifically explained above based on Examples, it goes without saying that the present invention is not limited to the above Examples and can be modified in various ways without departing from the gist thereof. Nor.
以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野である超小型トランジスタ
の製造技術に適用した場合について説明したが、それに
限定されるものではない。In the above description, the invention made by the present inventor is mainly applied to the manufacturing technology of micro-sized transistors, which is the background field of application, but the invention is not limited thereto.
本発明は少なくとも金属板を打ち抜いた、リードフレー
ム等のパターンを有する板状物に適用できる。The present invention can be applied to at least a plate-like object having a pattern, such as a lead frame, which is formed by punching out a metal plate.
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記のとおりであ
る。A brief explanation of the effects obtained by typical inventions disclosed in this application is as follows.
本発明のリードフレームにあっては、リードの側縁のバ
リのみがリードフレームの裏面に突出し、他のバリはリ
ードフレーム表面に突出していることから、超小型トラ
ンジスタの組立時、組立用テーブル面に接触するバリは
、３本のリードの両側部分のバリのみとなり、バリの大
部分はリードフレーム上面側となって、組立用テーブル
には接触しないため、バリに起因するリードフレームの
組立用テーブルへの引っ掛かり停止現象は殆ど生じなく
なり、組立装置の稼働率が向上するとともに、引っ掛か
りによるリード曲がりもなくなり、歩留りの向上が達成
できる。さらに、このリードフレームを用いて組み立て
た超小型トランジスタにあっては、だれ部分よりも半田
濡れ性が良好なバリ部分は、実装面の反対となるリード
上面に位置するため、実装時、半田の吸い上がりが良好
となり、信頼性の高い半田付けが達成できる。In the lead frame of the present invention, only the burrs on the side edges of the leads protrude to the back side of the lead frame, and the other burrs protrude to the surface of the lead frame. The only burrs that come into contact with the lead frame are the burrs on both sides of the three leads, and most of the burrs are on the top side of the lead frame and do not come into contact with the assembly table. The phenomenon of stoppage due to getting caught on the lead hardly occurs, improving the operating rate of the assembly equipment, and lead bending due to getting caught is eliminated, resulting in an improvement in yield. Furthermore, in ultra-small transistors assembled using this lead frame, the burr part, which has better solder wettability than the droop part, is located on the top surface of the lead, which is opposite to the mounting surface. The suction is good and highly reliable soldering can be achieved.
第１図は本発明の一実施例によるリードフレームの一部
を示す平面図、
第２図は同じく第１図のｎ−ｎ線に沿う拡大断面図、
第３図は同じく第１図のｌｌｌ−１ｌｌ線に沿う拡大断
面図、
第４図は同じく第１図のｉｖ −ｉｖ線に沿う拡大断面
図、
第５図は同じく第１図のＶ−Ｖ線に沿う拡大断面図・
第６図は同じくリードフレームにチップやワイヤを接続
した状態を示す断面図、
第７図は同じく超小型トランジスタの裏返し状態を示す
斜視図、
第８図は同じく超小型トランジスタの実装状態を示す斜
視図、
第９図は同じく半田が被着されたリードを示す拡大断面
図、
第１０図は同じく実装状態のリード部分等を示す拡大断
面図、
第１１図は本出願人が既に提案した超小型トランジスタ
のリード部分を示す拡大断面図、第１２図は同じくリー
ド実装部分を示す拡大断面図である。
１・・・リード、２・・・だれ（曲面）、３・・・半田
、４・・・バリ、５・・・配線基板、６・・・配線層、
７・・・半田クリーム、８・・・酸化膜、９・・・半田
、ｌＯ・・・超小型トランジスタ、１１・・・パッケー
ジ、１２・・・固定部、１３・・・実装面、１４・・・
半導体素子（チップ）、１５・・・ワイヤ、１６・・・
リードフレーム、１７・・・外枠、１８・・・内枠、１
９・・・チップ取付部、２０・・・ワイヤ取付部、２１
・ ・ ・ガイド孔、２２・ ・ ・ガイド窪み、２第
１ｖ！Ｊ
第 ２ 図
第 ３ 図
第 ４ 図
第 ５ 囚
第 ６ 図
／−リ−Ｙ゛
４−ハ゛す
７０−オ百小↑トラ＞；”；’り
／ ４− ′？ヅア
第 ７ 図
第 ８ 図
第９ｆｉｌＩ 第１０図
／−リーと
Ｚ−三゛区
手続補正書（帥）
昭和６２年４月３０日FIG. 1 is a plan view showing a part of a lead frame according to an embodiment of the present invention, FIG. 2 is an enlarged sectional view taken along line nn in FIG. 1, and FIG. Figure 4 is an enlarged sectional view taken along line iv-iv in Figure 1; Figure 5 is an enlarged sectional view taken along line V-V in Figure 1; Figure 6 is an enlarged sectional view taken along line V-V in Figure 1. 7 is a cross-sectional view showing the chip and wires connected to the lead frame, FIG. 7 is a perspective view of the ultra-small transistor turned upside down, FIG. 8 is a perspective view of the ultra-small transistor mounted, and FIG. Figure 9 is an enlarged cross-sectional view showing the lead with solder applied, Figure 10 is an enlarged cross-sectional view showing the lead part in the mounted state, and Figure 11 is the lead of a micro transistor that the applicant has already proposed. FIG. 12 is an enlarged sectional view showing the lead mounting portion. 1... Lead, 2... Drop (curved surface), 3... Solder, 4... Burr, 5... Wiring board, 6... Wiring layer,
7...Solder cream, 8...Oxide film, 9...Solder, lO...Ultra small transistor, 11...Package, 12...Fixing part, 13...Mounting surface, 14...・・・
Semiconductor element (chip), 15... wire, 16...
Lead frame, 17... Outer frame, 18... Inner frame, 1
9... Chip attachment part, 20... Wire attachment part, 21
・ ・ ・Guide hole, 22 ・ ・Guide depression, 2nd 1v! J Fig. 2 Fig. 3 Fig. 4 Fig. 5 Prisoner No. 6 Fig. 6 8 Figure 9filI Figure 10/-Lee and Z-3 Ward Proceedings Amendment (Marshal) April 30, 1985
Claims (1)
ームであって、前記リードフレームの打ち抜き時に生じ
るバリは、一部がリードフレーム表面に存在していると
ともに、他部がリードフレーム裏面に存在していること
を特徴とするリードフレーム。 ２、前記リードフレームにおけるリードの側縁のバリの
みがリードフレームの裏面に突出し、他のバリはリード
フレーム表面に突出していることを特徴とする特許請求
の範囲第１項記載のリードフレーム。[Scope of Claims] 1. A lead frame formed by punching a metal plate into a desired pattern, in which burrs generated during punching of the lead frame are partially present on the surface of the lead frame and other parts are formed on the lead frame. A lead frame is characterized by being on the back side of the frame. 2. The lead frame according to claim 1, wherein only the burrs on the side edges of the leads in the lead frame protrude to the back surface of the lead frame, and the other burrs protrude to the surface of the lead frame.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5881287A JPS63226051A (en) | 1987-03-16 | 1987-03-16 | Lead frame |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5881287A JPS63226051A (en) | 1987-03-16 | 1987-03-16 | Lead frame |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63226051A true JPS63226051A (en) | 1988-09-20 |
Family
ID=13095020
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5881287A Pending JPS63226051A (en) | 1987-03-16 | 1987-03-16 | Lead frame |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63226051A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5760467A (en) * | 1991-09-19 | 1998-06-02 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device lead frame having sunk die pad portions |
| JP2012190941A (en) * | 2011-03-09 | 2012-10-04 | Stanley Electric Co Ltd | Optical semiconductor device and method of manufacturing the same |
-
1987
- 1987-03-16 JP JP5881287A patent/JPS63226051A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5760467A (en) * | 1991-09-19 | 1998-06-02 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device lead frame having sunk die pad portions |
| JP2012190941A (en) * | 2011-03-09 | 2012-10-04 | Stanley Electric Co Ltd | Optical semiconductor device and method of manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7456494B2 (en) | Surface mount electronic component and process for manufacturing same | |
| KR100282003B1 (en) | Chip scale package | |
| JPS63226051A (en) | Lead frame | |
| US4919857A (en) | Method of molding a pin holder on a lead frame | |
| JP2507391B2 (en) | Surface mount semiconductor device | |
| JPH04120765A (en) | Semiconductor device and manufacture thereof | |
| JPH0410699Y2 (en) | ||
| JP2583353B2 (en) | Lead frame for semiconductor device | |
| JP4500819B2 (en) | Manufacturing method of surface mount type electronic components | |
| JPS6097654A (en) | Sealed type semiconductor device | |
| JPH01128456A (en) | Surface packaging type semiconductor device and leadframe | |
| JPH03185754A (en) | Semiconductor device | |
| JPH0447949Y2 (en) | ||
| JP2516394Y2 (en) | Semiconductor device | |
| JPH02184059A (en) | Mini-mold type semiconductor device and lead frame and manufacture of mini-mold type semiconductor device | |
| JP2560869B2 (en) | Two-terminal surface mount semiconductor device | |
| JPH01102947A (en) | Plastic packaged semiconductor device and lead frame | |
| JP2503595B2 (en) | Semiconductor lead frame | |
| JPS62263665A (en) | Lead frame and semiconductor device using thesame | |
| JPS6313358A (en) | Manufacture of semiconductor device and lead frame used for said manufacture | |
| JP2680163B2 (en) | Electronic component manufacturing method | |
| JPH0878482A (en) | Film carrier, semiconductor package and production thereof | |
| JPH0228356A (en) | Surface mounting type semiconductor device and its manufacture | |
| JPS6164146A (en) | Hybrid corresponding element | |
| JPS63239851A (en) | Electronic device |