JPS63131258A - マルチプロセツサシステムｉｐｌ方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 複数の主プロセッサ、補助記憶装置を含む複数の的装置
および上記主プロセッサ群の制御を行なう制御プロセッ
サを単一バスによって結合した単一バス方式によるマル
チプロセッサシステムのＩＰＬ　（イニシャルプログラ
ムロード）方式で、このマルチプロセッサシステムのオ
ンライン中に、上記補助記憶装置からのＩＰＬを特定の
主プロセッサに対して行なう場合、そのデータ転送を、
その時の稼動中の主プロセッサの台数よ９１回のデータ
転送量と転送間隔とを定めて時分的に分散して行なう。

上記マルチプロセッサシステムのオンライン系のものに
悪影響を与えることなく個別ＩＰＬを行なうものである
。

〔産業上の利用分野〕

本発明はマルチプロセッサシステムＩＰＬ　（（二シャ
ルプログラムロード）方式、さらに詳しく云えば、複数
の主プロセッサ、補助記憶装置を含む複数の偽装置およ
び上記主プロセッサ群の制御を行なう制御プロセッサを
単一バスによって結合した単一バス方式によるマルチプ
ロセッサシステムにおけるＩＰＬ方式に関する。

〔従来の技術〕

オンラインで稼動しているマルチプロセッサシステムに
おいては、ハードウェアの故障等によシ特定のプロセッ
サだけが動作不能となることがあるが、このような場合
、システム全体としては、機能を縮退させるか、あるい
は他の正常なプロセッサにより機能の肩代シをさせるか
等によってオンライン状態の継続を図るのが一般的であ
る。そして上記動作不能となったプロセッサの故障部品
の交換修理を行なった後に、修理されたプロセッサを再
びシステムに組込む復旧処理を行なうが、このときもオ
ンラインの系を停止させることなく行なうことが一般的
であシ、立上げもプロセッサ個別のＩＰＬによって行な
われる。

一方マルチプロセッサシステムの結合方式としては、単
純性、経済性および拡張性等の点で優れた単一バス方式
がよく用いられる。

単一バス方式では、単一バスに複数のプロセッサをはじ
めとして数種類のＩ／、装置が接続されるので、補助記
憶装置、例えばハードディスク装置にシステムポリニー
ムをセットしてＩＰＬを行なうと、該ハードディスク装
置から膨大な量のデータが上記の単一バスを経てプロセ
ッサのプライベートメモリやシステムに共有なメモリに
対して転送されるため、上記システムバスは多大な負荷
を受ける。

システムが完全停止状態からの立上げにおいては、各プ
ロセッサに対しシーケンシャルにＩＰＬを行えば、シス
テムバスに対する競合は起らないので問題はない。しか
し、上記のような復旧処理における立上げ時の個別ＩＰ
Ｌでは、オンラインの系がある頻度でシステムバスを使
用している友め、このよう′Ｊ状況下におけるデータ転
送は、システムバスの負荷オーバーをひき起し、他のバ
スマスタ（プロセッサまたは１局装置）からスレーブ装
置へのデータ転送を著しく遅らせることがある。

このことは、オンラインの系がリアルタイム処理を行な
う場合、システムにとっても重大な欠陥となシ、問題で
ある。

上記の問題はシステムバスを２重化することによシ解決
されるが、２重化方式は、異常時において個別ＩＰＬに
使用するバスとオンラインの系が使用するバスとを別々
に分けることによって、ＩＰＬがオンライン系に悪影響
を及ぼさないようにするものである。しかし、この方式
ではバスに関連するハードウェアの量も２倍に増加する
ため、単一バス方式の利点である単純性、経済性が損な
われる。

〔発明が解決しようとする問題点〕

上記のように、マルチプロセッサシステムＩＰＬ方式に
おいては、単一バス方式のシステムでは従来の技術によ
れば、異常時のＩＰＬの場合プロセッサ、メモリおよび
１局装置との間のデータ転送を著しく遅らせオンライン
の系に悪影響を与えることがあるといった問題があシ、
またこの問題を解決する次め２重バス方式を採用すれば
バス関連のハードウェアの量が増加し単純性、経済性が
損なわれるといった問題がめった。

本発明は、上記の従来の技術の問題点を解決し、単一バ
ス方式によるマルチプロセッサシステムにおけるオンラ
イン中の個別ＩＰＬにおけるデータ転送を、上記マルチ
プロセッサの稼動中のプロセッサの台数に従って１回の
データ転送址および転送時間間隔を定めて時間的に分散
して行なうことによシ、オンラインの系に悪影響を与え
ることなく行なうことを目的とする。

〔問題点を解決するための手段〕

本発明によれば、上記の問題点は、複数の主プロセッサ
、補助記憶装置を含む複数の偽装置および上記主プロセ
ッサ群の制御を行なう制御プロセッサを単一バスによっ
て結合した単一バス方式によるマルチプロセッサシステ
ムにおいて、上記正プロセッサの稼動中のものの台数ヲ
知る台数検知手段を具え、上記マルチプロセッサシステ
ムのオンライン中に、上記補助記憶装置からのＩＰＬ（
イニシャルプルグラムロード）を、特定の主プロセッサ
に対して行なう場合、上記台数検知手段を動作させて稼
動中の主プロ・セッサの台数を検知し、上記補助記憶装
＠よりＩＰＬを受ける主プロセッサへのデータ転送を、
上記の検知台数よりその１回のデータ転迭量と転送時間
間隔とを定めて時間的に分散して行なうマルチプロセッ
サシステムＩＰＬ方式によって解大される。

〔冥流側〕

以下、本発明の実施例を図面について説明する。

図は本発明のＳＡ施流側ブロック図である。図において
、１−１．１−２．・・・・・・１−％は王プロセッサ
、２−１．２−２．・・・・・・２−％はそれぞれ王プ
ロセッサ１−１１５−１．３−２．・・・・・・３−？
Ｉは各主プロセッサ１−１．１−２・・・・・・１−％
のそれぞれのプライベートメモリ、４はシステムの共有
のメモリ、５は各主プロセッサ１−１．１−２・・・・
・・１−５のシステム制御（監視、起動、停止等）を担
当する制御プロセッサ、６はシステム登録できる最大の
主プロセッサ台数について、各主プロセッサの状態を格
納する主プロセッサ登録レジスタで制御プロセッサ５に
設けられたもの、７は単一のシステムバス、８−１　、
８−２　、８−３　、８−４　。

８−５等は各１７．装置のためのチャネル装置であシ、
以下、？−１．９−２は例えばハードディスク装置等の
補助記憶装置、／Ｏはコンソール装置、１１はプリンタ
、１２はプロセスデータの入出力を行なうコントローラ
、等のｖＯ装置である。

この発明では図に示すように、マルチプロセッサシステ
ムを構成する各装置（主プロセッサ１−１゜１−２．・
・・・・・１−％ｌ制御プロセッサ５．記憶装置４゜補
助記憶装置やその他Ｉろ装置（９−１，９−２，／Ｏ゜
１１、１２等）はバス７に接続されている。例えばコン
ソール装置／Ｏうるいは操作パネル１３から与えられる
外部からの個別ＩＰＬ指令は制御プロセッサ５を経由し
て該当主プロセッサ１−４（ｓ＝１．２・・・％）に伝
えられる。

個別ＩＰＬに際しては、まず制御プロセッサ５が、該当
する主プロセッサ、例えば１−１、に対してＩＰＬ指令
を送シ、該主プロセッサ１−１内のシステム制御プログ
ラム（通常はＲＯＭに格納されている）を起動する。

今システムボリュームが例えば補助記憶装置であるハー
ドディスク装置９−１にセットされているとし、主プロ
セッサ１−４に対してＩＰＬ指令がくると、主プロセッ
サ１−一の中のシステム制御プログラムは制御プロセッ
サ５の内部にあるプロセッサ登録レジスタ６を走査する
ことによシ上記システム中において現在稼動中の主プロ
セッサの台数を知ることができる。ここで上記システム
Ｉｎプログラムは、イニシャルプログラムローダにその
値を渡すとともに制御を移す。

イニシャルプログラムローダは上記の台数の値が０のと
きは、シングルプロセッサシステムにおける立上げある
いはシステムの完全停止状態からの立上げとしてＩＰＬ
でのデータ転送、すなわちハードディスク装置９−１お
よび９−２から主プロセッサのプライベートメモリ３−
１するいは共有メモリ４へのプログラムデータ転送、を
ハードディスク装置９−１および９−２のそれぞれのチ
ャネル装置８−１および８−２が一度に転送できる最大
の速度でかつ隙間なく行なう。この場合システムバス７
は専有されるが支障はない。

ところが上記の主プロセッサの稼動台数の値が１以上の
場合ＩＰＬによるシステムバス７の専有ヲ防ぐためＩＰ
Ｌにおける大容蓋のデータを分割して、オンライン時の
主プロセッサに人出するデータの間隙に時間的に分散し
て転送するようにした。しかもチャネル装置１９−１．
９−２に要求する物理的な転送単位ｄ１％（ＫＢ）は、
主プロセッサの稼動台数の値が増えるにつれて小さく、
また上記転送単位の転送要求時間間隔ｔ％Ｃ８）を大き
くとるようにする。稼動台数よシ上記２つのパラメータ
を決定するためのアルゴリズムはいくつか考えられるが
、例えば以下のようにすることができる。

稼動台数を惰とし、オンライン時の主プロセッサ１台か
らハードディスク装置９−１．９−２に対して要求する
データ長をｄｍ　（Ｋ　Ｊ？　）　、セしてノ・−ドブ
イスクチャネル装置８−１．８−２から主プロセッサの
プライベートメモリ５−１．３−２．・・・・・・３−
％に転送する際の平均速度をνａ（ＫＥ／Ｓ）とすると
１．１．　＝　ｋ　ｄｍ／− ｔｒｎ　：　ｄ毒×ｍ／′−６ となる。

軸、ｄｍは通常既知の値となってお夛、その値とｄ慣＝
３２ＫＢ２ｇα＝６ａａｘＥ／ｓとし、ｋは１よシ小さ
い正の係数で任意に選定し得るもので、またオンライン
時の主プロセッサ１台からノ・−ドディスク装置に対し
て要求するデータ長ｄｆｌ＆のηを上記転送単位ｄ％（
ｋ　＝　’Ａ　）に割シ当てるものとすればム＝１へ（
ＫＢ） ｔｍ　”　７５渇Ｃ５） となる。

よって悔〉１ではＩＰＬが要求するデータ長りのデータ
転送方式は上記の式から求められたｄ％、を惰からつぎ
のように行なわれる。

Ｄ＜ｄ％の場合、上記転送単位ｄｓの転送を行なう。１
回の転送でＩＰＬは完了する。

Ｄ＞ｄｎの場合、まづ上記の１転送単位ムの転送を行な
い、その後、該当主プロセッサ内部にあるタイマレジス
タ２−ｊ（＜＝Ｌ２・・・・・・１＠）にｔｍをセット
し、上記転送に関与し九チャネル装置を開放して、待ち
ループに入る。そしてタイマレジスタ２−ｓに格納した
時間すなわち一秒経過後タイマからの割込みによシ次の
転送を開始する。以下この処理を繰シ返えし、上記のデ
ータ長りのＩＰＬデータを転送する。

以上本発明の一実施例を説明したが本発明は上記実施例
に限定されるものではなく、種々の変形が可能である。

〔発明の効果〕

本発明は上記のように構成され、単一バス方式のマルチ
プロセッサシステムにおいて主プロセッサ個別のＩＰＬ
を行なう場合、例えば上記マルチプロセッサシステムが
稼動中に故障した１個の主プロセッサが回復し、回復し
友該主プロセッサを立上げるｔめに該主プロセッサに対
し個別のＩＰＬを行なう場合、本発明によればＩＰＬに
おける大容量のデータを分割してオンライン時の主プロ
セッサに人出するデータの間隙に、時間的に分散してＩ
ＰＬを行々う工うにしたので、ＩＰＬにおける大容ｆｔ
　（７）　データ転送が、システムバス（単一バス）に
対する急激な負荷となってオンライン系のシステムに悪
影響を与えることを回避し得る効果がある。

なお、本発明によればＩＰＬにおける大容量のデータ転
送を処理するコスト高な専用バスを用いる必要がなく、
単一バス方式の単純性、経済性、拡張性等の長所を保持
し得る利点がある。

【図面の簡単な説明】

図は本発明の実施例のブロック図である。 １−ｔ、１−２〜１−％・・・主プロセッサ２−１．２
−２〜２−％・・・タイマレジスタ３−１．３−２〜３
−％・・・プライベートメモリ４・・・共有メモリ ５・・・制御プロセッサ ６・・・主プロセッサ登録レジスタ ７…システムバス ８−１　、８−２　、８−５　、８−４　、８−５・・
・チャ坏ル装置９−１．９−２・・・補助記憶装置とし
でのノ・−ドディスク装置 ／Ｏ・・・コンソール装置 １１・・・プリンタ １２・・・プロセス入出力コントローラ１３・・・操作
パネル １１７ｈ”出願人　富士電機株式会社 （外１名） 代理人弁理士　玉　蟲　久　五　部 （外２名）

Claims (1)

1. 【特許請求の範囲】 複数の主プロセッサ、補助記憶装置を含む複数のＩ／Ｏ
   装置および上記主プロセッサ群の制御を行なう制御プロ
   セッサを単一バスによって結合した単一バス方式による
   マルチプロセッサシステムにおいて、 上記主プロセッサの稼動中のものの台数を知る台数検知
   手段を具え、 上記マルチプロセッサシステムのオンライン中に、上記
   補助記憶装置からのＩＰＬ（イニシャルプログラムロー
   ド）を、特定の主プロセッサに対して行なう場合、上記
   台数検知手段を動作させて稼動中の主プロセッサの台数
   を検知し、上記補助記憶装置よりＩＰＬを受ける主プロ
   セッサへのデータ転送を、上記の検知台数よりその１回
   のデータ転送量と転送時間間隔とを定めて時間的に分散
   して行なうことを特徴とするマルチプロセッサシステム
   ＩＰＬ方式。