JPS63130823U - - Google Patents
Info
- Publication number
- JPS63130823U JPS63130823U JP2332687U JP2332687U JPS63130823U JP S63130823 U JPS63130823 U JP S63130823U JP 2332687 U JP2332687 U JP 2332687U JP 2332687 U JP2332687 U JP 2332687U JP S63130823 U JPS63130823 U JP S63130823U
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- memory
- main power
- voltage
- certain value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 3
- 238000001514 detection method Methods 0.000 description 1
Landscapes
- Power Sources (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Description
第1図ないし第5図は本考案に係るメモリーバ
ツクアツプ電源回路の具体的実施例を示し、第1
図は全体概略ブロツク回路構成図、第2図はその
詳細回路構成図、第3図はその各部における信号
波形のタイミングチヤートであり、第4図は別実
施例の詳細回路構成図、第5図はその要部におけ
る信号波形のタイミングチヤートである。そして
、第6図および第7図は、本考案の技術的背景な
らびに従来技術の問題点を説明するためのもので
あつて、夫々、従来構成のメモリーバツクアツプ
電源回路の回路構成図を示している。 M……メモリー、EO……主電源、V……主電
源EOの電圧、VO……一定値(一定検出レベル
)、EB……バツクアツプ用電源、X……書き込
み禁止/許容手段。
ツクアツプ電源回路の具体的実施例を示し、第1
図は全体概略ブロツク回路構成図、第2図はその
詳細回路構成図、第3図はその各部における信号
波形のタイミングチヤートであり、第4図は別実
施例の詳細回路構成図、第5図はその要部におけ
る信号波形のタイミングチヤートである。そして
、第6図および第7図は、本考案の技術的背景な
らびに従来技術の問題点を説明するためのもので
あつて、夫々、従来構成のメモリーバツクアツプ
電源回路の回路構成図を示している。 M……メモリー、EO……主電源、V……主電
源EOの電圧、VO……一定値(一定検出レベル
)、EB……バツクアツプ用電源、X……書き込
み禁止/許容手段。
Claims (1)
- 【実用新案登録請求の範囲】 メモリーに対する主電源の電圧が一定値よりも
低下したときに、そのメモリーに対する供給電源
を前記主電源からバツクアツプ用電源に可逆的に
切り換えるように構成されているメモリーバツク
アツプ電源回路において、 前記主電源の電圧が一定値よりも低下したとき
には直ちに前記メモリーに対するデータの書き込
みを禁止する一方、前記主電源の電圧が一定値以
上に上昇したときにはその一定時間経過後に前記
メモリーに対するデータの書き込みを許容する手
段を設けてあることを特徴とするメモリーバツク
アツプ電源回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2332687U JPS63130823U (ja) | 1987-02-18 | 1987-02-18 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2332687U JPS63130823U (ja) | 1987-02-18 | 1987-02-18 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63130823U true JPS63130823U (ja) | 1988-08-26 |
Family
ID=30821531
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2332687U Pending JPS63130823U (ja) | 1987-02-18 | 1987-02-18 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63130823U (ja) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6072012A (ja) * | 1983-09-28 | 1985-04-24 | Toshiba Corp | メモリのバッテリバックアップ回路 |
JPS61122766A (ja) * | 1984-11-20 | 1986-06-10 | Oki Electric Ind Co Ltd | メモリバツクアツプ用電源監視回路 |
JPS61283939A (ja) * | 1985-06-11 | 1986-12-13 | Nec Corp | メモリ保護回路 |
-
1987
- 1987-02-18 JP JP2332687U patent/JPS63130823U/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6072012A (ja) * | 1983-09-28 | 1985-04-24 | Toshiba Corp | メモリのバッテリバックアップ回路 |
JPS61122766A (ja) * | 1984-11-20 | 1986-06-10 | Oki Electric Ind Co Ltd | メモリバツクアツプ用電源監視回路 |
JPS61283939A (ja) * | 1985-06-11 | 1986-12-13 | Nec Corp | メモリ保護回路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS63130823U (ja) | ||
JPS6244348U (ja) | ||
JPS6218614U (ja) | ||
JPS60184133U (ja) | バツテリバツクアツプメモリ回路 | |
JPS6223349U (ja) | ||
JPS5889880U (ja) | 時計付きアラ−ム発生装置 | |
JPS591141U (ja) | テ−プの走行表示回路 | |
JPH0164748U (ja) | ||
JPS6222730U (ja) | ||
JPS6223313U (ja) | ||
JPS5936010U (ja) | ヘツドシヨ−トセンス回路 | |
JPS58100390U (ja) | エレクトロクロミツク表示素子の駆動回路 | |
JPS60129726U (ja) | 電子式タイマ | |
JPS61147460U (ja) | ||
JPS61189324U (ja) | ||
JPS58107666U (ja) | ドロツプアウト補正回路 | |
JPS583657U (ja) | 端末機器の極性検出回路 | |
JPS61155928U (ja) | ||
JPS6112126U (ja) | Cpuのリセツト回路 | |
JPS5937642U (ja) | 待機信号発生装置 | |
JPS59164382U (ja) | 制御監視システム | |
JPS6313498U (ja) | ||
JPS60104791U (ja) | 電池寿命報知機能付電子時計 | |
JPS5828334U (ja) | 電源回路 | |
JPS62187500U (ja) |