JPS63124604A - 可変遅延回路 - Google Patents

可変遅延回路

Info

Publication number
JPS63124604A
JPS63124604A JP26961986A JP26961986A JPS63124604A JP S63124604 A JPS63124604 A JP S63124604A JP 26961986 A JP26961986 A JP 26961986A JP 26961986 A JP26961986 A JP 26961986A JP S63124604 A JPS63124604 A JP S63124604A
Authority
JP
Japan
Prior art keywords
switch
transmission line
driver
signal
reflected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP26961986A
Other languages
English (en)
Other versions
JP2667819B2 (ja
Inventor
Yoshihiko Hayashi
良彦 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP61269619A priority Critical patent/JP2667819B2/ja
Publication of JPS63124604A publication Critical patent/JPS63124604A/ja
Application granted granted Critical
Publication of JP2667819B2 publication Critical patent/JP2667819B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Pulse Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 不発明は遅延回路に係り、特に高い遅延精度を得るのに
好適な可変遅延回路に関する。
〔従来の技術〕
従来、−M地巌を用いた可変遅延回路については特開昭
60−46606 K記載のように基板上に構成された
マイクロストリップライン上の任意点をマルチプレクサ
に入力し、マルチプレクサを切換えることにより、信号
が通過するマイクロストリップラインの入力端子からマ
ルチプレクサの出力端子までのマイクロストリップライ
ンの長さを可変して遅延時間を可変し℃いた。h速傷号
を切換えるためのマルチプレクサとしてはECLが用い
られるのが一般的である。−例として、フェアチャイル
ド社、エフ100ケイ、イージーエル、データ、ブック
(1982年)第3−118頁から第5−120負(p
、ttRcntLv 、 ploox EcLDATA
 Boax(1982) PP 3−118〜3−12
0)において記載されるケース温度25℃においてもマ
ルチプレクサの各入力端子から出力端子までの伝播遅延
時間は、11.6r&Iから151.すなわち0.91
%Iの伝播遅延時間差がある。
そのため、従来の可変遅延回路においてもマルチプレク
サの各入力端子から出力端子までの伝播遅延時間差を補
正する為、マルチプレクサの各入力端子間に接続されて
いるマイクロストリップラインの長さを調整する手段を
設けていた。しかしこの方法では、可変遅延回路の遅延
時間を各設定時間毎に測定して、マイクロストリップラ
インの長さを調整しなければならない。さらに調整部分
の特性インピーダンスがマイクロストリップラインの特
性インピーダンスと等しくならず、高速信号を入力する
と調整部分間で多重反射が起り、高速信号を扱うという
点については配慮されていな力)っだ。
〔発明が解決しようとする問題点〕 上記従来技術は、マイクロストリップライン長を切り換
えるマルチプレクサの各入力端子から出力端子までの伝
播遅延時間の差をマルチプレクサの入力端子に接続され
たマイクロストリップラインの長さにより調整していた
。そのため高速信号を入力すると、調整部分間で多重反
射が起こり、遅延精度が劣化するとともに、調整作業に
多大な時間がかかるという問題点があった。
本発明の目的は、遅延線路の長さの調整部分をなくし、
均一な特性インピーダンスの伝送線を用い、高速信号を
正確に可変遅延することにある。
〔問題点を解決するための手段〕
上記目的は、均一な特性インピーダンスを持った伝送線
上に、入力された信号を反射させるための接地手段を少
なくとも2個以上投げ、伝送線上に設けた接地手段の位
置に応じて遅延された反射波をとり出すことにより、達
成される。
〔作用〕
均一な特性インピーダンスを持つ伝送線路上に設けた接
地手段となるスイッチを閉じることにより、伝送線をグ
ランドと接続し、伝送線を伝播してきた入力信号を反射
させる。この接地手段となるスイッチを伝送線上に少な
くとも2個以上設は閉じるスイッチを切換えることによ
り、伝送線を駆動するドライバとドライバ近傍の伝送線
に接続した反射波を検出する検出回路との間の信号伝播
距離が閉じるスイッチの位置に応じてかわるので伝送線
上に設けたスイッチ間の距離に比例して遅延時間を制御
することができる。本発明によれば[来例のように、マ
ルチプレクサを用いる必要はないため、マルチプレクサ
が有する各入力端子から出力端子までの伝播遅延時間差
を補正するために生じる問題はない。
〔実施例〕
以下、本発明の一実施例を第1図〜第5図を用いて説明
する。
第1図は本発明による一実施例であり、第2図は実施例
の動作波形を示すものである。第6図。
第4図は伝送線上に設けたスイッチの構成とスイッチの
駆動回路を示した図であり、第5図は伝送線の詳細な形
状を示した図である。
本発明による可変遅延回路は、伝送線を駆動するドライ
バ19反射波を検出するコンパレータ2゜入力信号10
0を遅延するための特性インピーダンスが均一な伝送線
3.伝送線3を接地するためのスイッチ4α〜4A 、
スイッチを開閉するための駆動回路54〜5A 、遅延
制御信号104に従ってスイッチ4α〜4Aのいずれか
1つを選択するデコーダ6より成る。
次に本発明による可変遅延回路の動作を第1図。
第2図を用いて説明する。
入力信号100の負パルス100(!は、伝送線を駆動
するドライバ1に入力され、ドライバ1は伝送線の特性
インピーダンスZtrと等しい出力インピーダンスで負
パルス100αと相似な出力波形101gを出力する。
伝送線3上に配置されたスイッチ4α〜4んのうち、遅
延制御信号104によってデコーダ6はスイッチ駆動回
路5aを介してスイッチ4αを閉じているとすると、ド
ライバ1の負パルス101αは、伝送線上を伝播して行
き、スイッチ4aの位置で極性が反転され、ドライバ1
に向って反射される。こC)反射すれた正パルス101
bはコンパレータ2により比較電圧102と比較され、
負パルス103hを出力する。
次に遅延制御信号104によってデコーダ6がスイッチ
駆動回路5bを介してスイッチ4bを閉じている場合を
説明する。スイッチ4αが閉じられている場合と同様な
動作を行なうが、ドライバ1の負パルス101αは伝送
線3上を伝播して行き、スイッチ4bの位置で極性が反
転され、ドライバ1に向って反射される。この反射され
た正パルス101cは、スイッチ4aが閉じられた場合
に比較し、スイッチ4aとスイッチ4hとの間を信号が
1往復する時間遅れて、コンパレータ2に入力される。
したがってコンパレータ2の出力は、負パルス103c
となり、閉じるスイッチ間の距離に比例して、出力波形
105には相対的な時間差が発生する。
次に第3図を用いて伝送線を接地するためのスイッチ4
とスイッチ駆動回路5について説明するユスイッチ4は
ダイオード104〜10dにより構成したダイオード・
ブリッジであり、スイッチ駆動信号106,107を制
御することにより伝送線3を接地する。スイッチ4がオ
ンしている場合はダイオード1″lF′個のオン抵抗を
Rdとすると、スイ・チのオン抵抗はReLとなる。こ
の値はダイオードに流す電流により変化するが10yr
A程度流すと数Ωのオン抵抗となり、一般的に用いられ
る伝送線の特性インピーダンス50Ωに比べ十分小さく
することができる。
スイッチ駆動回路5は、トランジスタ11〜13゜抵抗
15〜18 、ツェナーダイオード14より構成してい
る。スイッチ制御信号105が”H°レベルの場合はト
ランジスタ12がオンし、トランジスタ12のコレクタ
電流、エミッタ電流が流れ、各々の電流が抵抗17.1
8に流れトランジスタ11.13がオンする。したがっ
て、スイッチ4を構成するダイオード10a〜10bに
電流が流れ、スイッチ4がオンする。抵抗15.16は
、ダイオード10α〜10hに過大電流が流れるのを防
ぐための電流制限を行なうためのものである。スイッチ
制御信号が°L”レベルの場合はトランジスタ12はオ
フとなり、コレクタ電流、エミッタ電流が流れないため
、抵抗17.18の電圧降下は0となる。従って、トラ
ンジスタ11゜13はオフとなり、ダイオード10a〜
10tLには電流が流れないため、スイッチ4はオフと
なる。この場合のスイッチ駆動信号106.107の電
位はほぼOVとなる。伝送&I3上を通過するパルスの
最高、最低電位がダイオードのオン電圧以下であれば、
スイッチ駆動信号106,107の電位がOVでも、ス
イッチ4を構成するダイオード10a〜10dがオンす
ることはない。
次に第4図を用いて他のスイッチ構成法を説明する。ス
イッチ駆動回路5は第3図と同一のものであるのでスイ
ッチ駆動回路の説明は省略する。
スイッチ制御信号105が“I”レベルとなると、ダイ
オード10α、10bよりなるスイッチ4はオンする。
ダイオードとグランド間に接続したコンデンサ19α、
19hのインピーダンスが伝送線3上を通過する信号の
周波数において、十分低くなるようにコンデンサ19α
、19hの容量値を選ぶと、スイッチのオン抵抗はRd
/2となる。
ダイオード10がオフの場合は、ダイオードは容量性と
なり、G a A zショットキダイオードを用いると
その値は数fFから数十fFどなる。したがって、通常
は伝送線3上のスイッチ4間の伝送線3の容量値に比べ
てスイッチ4の容量が十分小さいので、伝送線3の特性
インピーダンスZ、は、スイッチの容量の影響を受けな
い。次に、遅延時間の設定分解能を向上するため、スイ
ッチ4の間隔を短かくし、スイッチ4の容量Crtが無
視できない場合の伝送線3の形状を第5図を用いて説明
する。
スイッチ4α〜4hは全てオフしている場合でありこの
時スイッチ4は容量性となるため、同図中ではコンデン
サの記号で示しである。伝送線3の特性インピーダンス
Z。は伝送線3の単位長さ当りの容iiCとインダクタ
ンスLにより求まり、(1)式とスイッチの接続されて
いない部分伝送線3α、3cの部分の特性インピーダン
スを等しくシ、その部分の特性インピーダンスZ、を2
α、単位長さ当りの容量をCα、インダクタンスなL6
とする。また、スイッチの接続されている部分の伝送線
3hだけの単位長さ当りの容量なch、インダクタンス
Lbとする。ダイオードの配置間隔を!とすると、スイ
ッチが接続されている部分の伝送線3ho%性インピー
ダンスzbは(2)式となる。
一方、スイッチの配置されていない部分5a、3e均一
な特性インピーダンスにするためには、Zo=Za、=
Zhにする必要がある。これは1例えば伝送線路にマイ
クロストリップラインを用いればマイクロストリップラ
インの線幅を変えることにより容易に実現することがで
きるため、スイッチ4の間隔を短かくしても均一な特性
インピーダンスを持つ伝送線3とすることが可能である
伝送線5の特性インピーダンス2゜に比べてスイッチ4
のオン抵抗Rdが十分に小さい場合は、オンしているス
イッチ40部分で入力されたパルスがほぼ完全に反射さ
れるが、スイッチ40オン抵抗Rdが伝送線の特性イン
ピーダンスZoに比べて無視できない場合は、スイッチ
の部分で完全に反射せず、一部が通過する。この通過し
たパルスが伝送線3の先端で反射して、ドライバ1側に
反射波が戻り遅延精度を劣化させる原因となる。この場
合は、伝送線3においてドライバ1と反対側の先端に伝
送線3の特注インピーダンス2゜と等しい抵抗をグラン
ドとの間に接続する。この抵抗によりスイッチ4にて通
過してきたパルスを吸収することができる。
遅延精度は、伝送線6を構成する基板等の誘電率の変動
、スイッチ4の取付は位置精度、スイッチ4の伝送線3
と接地間のスイッチ4の距離の各スイッチ間のバラツキ
によって決まる。このような高速信号を扱う伝送線を構
成する基板の材料は一般にテフロン・ガラスクロス基板
が用いられるが、この基板の誘電率は10−5程度の安
定度がちり伝播速度は誘電率の1/2乗に比例するため
10−6の安定度があり問題ない。スイッチの取付は位
置精度は、近年の精度組立ロボットを用いれば容易に、
数10μm程度の精度を得ることができ、テフロンガラ
スクロス基板上に構成したマイクロストリップラインの
伝播速度4〜5 n z /711を考慮するとスイッ
チの取付は位置精度に起因する遅延誤差を0.1pz以
下とすることが可能である。スイッチ4の伝送線3と接
地間の距離は基板上に構成した伝送線と接地面の導体間
の距離の製造上のバラツキであるが、これについても近
年の基板製造技術の進歩により数10μmの精度を得る
ことは容易である。
したがって、遅延精度は容易に17z以下とすることが
できる。
以上説明したように本実施例によれば、均一な特性イン
ピーダンスを持った伝送線3を駆動するドライバ1と反
射波を検出するコンパレータ2の間を伝播する信号が通
過する伝送線路長を、伝送線3を接地するスイッチ4の
位置によって可変できるので、人力信号を高精度に可変
遅延する効果がある。
本実施例では、負パルス入力で説明したが、正パ/l/
 、X、 入力でもコンパレータの比較電圧を反射波テ
アル負パルスを検出できるように設定すれば、同様の効
果がある。さらに、本実施例では、各スイッチ4間の距
離によって遅延分解能が決まるが反射波を検出するコン
パレータ2の比較電圧102を可変すれば反射波の立上
り部分のスリューレ・−トに比例して、さらに遅延時間
分解能を向上することができる。ゲD変換器を用いれば
比較電圧102を容易にデジタル量で制御することがで
きるので、デコーダ6に入力する遅延制御信号104と
合わせて、デジタル的に遅延時間を高分解能で制御する
ことが可能である。伝送線6を接地するためのスイッチ
4については、本実施例では、ダイオードで説明したが
、バイポーラトランジスタ。
FET、J、1等の半導体スイッチおよび機械的なスイ
ッチを用いても本発明が制限されるものではない。第1
図では、スイッチの数を8個で説明したがスイッチの数
は、設計上の問題で、任意に選択できる。
〔発明の効果〕
本発明によれば、遅延回路の入力と出力間の信号が伝播
する伝送線の長さを、伝送線を接地する位置を制御する
ことにより可変できるので、遅延時間を高精度に可変で
きる効果がある。
【図面の簡単な説明】
第1図は本発明の一実施例である可変遅延回路を示す図
、第2図は本発明の一実施例である可変遅延回路の動作
波形を説明する図、第3図及び第4図はスイッチとスイ
ッチ駆動回路の構成図、第5図は伝送線の一形状例を示
した図である。 1・・・・・・・・・・・・・・・・・・ドライバ2…
・・・…・・・…・・・コンパレータ3・・・・・・・
・・・・・・−・・・・伝送線4α〜4h・・・・・・
スイッチ 5・・・・・・・・・・・・・・・・・・スイッチ駆動
回路代理人 弁理士 小 川 a み Icl0     第 2図 箭3図 第5閏 3し 3伝送縁 4スイッチ

Claims (1)

  1. 【特許請求の範囲】 1、伝送線と、該伝送線を駆動する手段と、該伝送線の
    所望の位置に設けた切換手段と、該切換手段で該伝送線
    を接地することにより反射した信号を検知する手段と、
    該切換手段を制御する手段とからなることを特徴とする
    可変遅延回路。 2、該切換手段が、ダイオードブリッジであることを特
    徴とする特許請求の範囲第1項記載の可変遅延回路。 3、該切換手段が、ダイオードとコンデンサとから構成
    されていることを特徴とする特許請求の範囲第1項記載
    の可変遅延回路。 4、該伝送線の線幅が、特性インピーダンスを均一とす
    るために調整してあることを特徴とする特許請求の範囲
    第1項記載の可変遅延回路。 5、該検知手段が、コンパレータであることを特徴とす
    る特許請求の範囲第1項記載の可変遅延回路。
JP61269619A 1986-11-14 1986-11-14 可変遅延回路 Expired - Lifetime JP2667819B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61269619A JP2667819B2 (ja) 1986-11-14 1986-11-14 可変遅延回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61269619A JP2667819B2 (ja) 1986-11-14 1986-11-14 可変遅延回路

Publications (2)

Publication Number Publication Date
JPS63124604A true JPS63124604A (ja) 1988-05-28
JP2667819B2 JP2667819B2 (ja) 1997-10-27

Family

ID=17474872

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61269619A Expired - Lifetime JP2667819B2 (ja) 1986-11-14 1986-11-14 可変遅延回路

Country Status (1)

Country Link
JP (1) JP2667819B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1686685A3 (en) * 2005-01-19 2006-08-16 Northrop Grumman Corporation Tunable, maximum power output, frequency harmonic comb generator
CN116052531A (zh) * 2022-05-27 2023-05-02 荣耀终端有限公司 显示基板及显示装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59214302A (ja) * 1983-05-19 1984-12-04 Mitsubishi Electric Corp 位相調整回路

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59214302A (ja) * 1983-05-19 1984-12-04 Mitsubishi Electric Corp 位相調整回路

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1686685A3 (en) * 2005-01-19 2006-08-16 Northrop Grumman Corporation Tunable, maximum power output, frequency harmonic comb generator
US7193486B2 (en) 2005-01-19 2007-03-20 Northrop Grumman Corporation Tunable, maximum power output, frequency harmonic comb generator
CN116052531A (zh) * 2022-05-27 2023-05-02 荣耀终端有限公司 显示基板及显示装置
CN116052531B (zh) * 2022-05-27 2023-10-20 荣耀终端有限公司 显示基板及显示装置

Also Published As

Publication number Publication date
JP2667819B2 (ja) 1997-10-27

Similar Documents

Publication Publication Date Title
US7135884B1 (en) Voltage mode transceiver having programmable voltage swing and external reference-based calibration
US20030151453A1 (en) Controller for generating a periodic signal with an adjustable duty cycle
US6504409B1 (en) Controller for generating a periodic signal with an adjustable duty cycle
US6556039B2 (en) Impedance adjustment circuit
US5157276A (en) Low jitter clock phase adjust system
JP2022530221A (ja) 電圧ドライバ回路
JPS63124604A (ja) 可変遅延回路
EP0124944A1 (en) Peak detector
US5013931A (en) Programmable triangle wave generator
JPH06213940A (ja) ピーク検出回路
US8027799B2 (en) Digital potentiometer system
US4825103A (en) Sample-and-hold circuit
JPH0585084B2 (ja)
JPS5922436A (ja) 可変遅延回路
JPH06104690A (ja) アナログ信号遅延回路
US4037162A (en) Pseudo sampling
US20050122130A1 (en) Methods and apparatus for active termination of high-frequency signals
JP7444244B2 (ja) トラック・アンド・ホールド回路
JP4332574B2 (ja) 信号伝送回路、cmos半導体デバイス、及び回路基板
US20210384899A1 (en) Self-biasing shunt switch with bootstrapping
US12028058B2 (en) Self-biasing shunt switch with bootstrapping
US20230261651A1 (en) Self-biasing shunt switch with bootstrapping
CN114679157B (zh) 可编程频率发生器及其校准方法
US6937058B2 (en) Methods and apparatus for active termination of high-frequency signals
TWI655839B (zh) 積體電路以及驅動信號產生電路