JPS6312224U - - Google Patents

Description

【図面の簡単な説明】

第１図、第２図は一般的な入力装置を備えた情
報処理装置全体の構成を示した斜視図およびブロ
ツク図、第３図は全体の制御構成を説明したブロ
ツク図、第４図は従来の入力装置を説明したブロ
ツク図、第５図は接点の信号まわりこみを説明し
た回路図、第６図、第７図は本考案の一実施例で
ある処理回路構成を説明したブロツク図、第８図
、第９図はその処理フローチヤートである。 １……本体、２……ＣＲＴ、３……入力装置、
４……フレキシブルデイスク装置、１０……ＣＰ
Ｕ、１６……キー入力回路、３３……デコーダ回
路、３４……セレクタ回路、４０……マトリクス
ブロツク、４１……マトリクスブロツク、４２…
…タイミング発生回路、４３……スキヤンニング
用カウンタ、４７……２入力ＡＮＤ素子、４８，
４９……フリツプフロツプ。

Claims (1)

【実用新案登録請求の範囲】
1. マトリクス状に配置された複数の接点と、該接
   点を各々デコーダ回路、セレクタ回路に接続し該
   デコーダ回路、セレクタ回路への走査入力により
   オン状態にある接点のアドレスを抽出するオン接
   点抽出手段を備えた入力装置において、前記オン
   接点抽出手段は、前記複数の接点を複数のブロツ
   クに分けて各ブロツクの接点を前記デコーダ回路
   の出力ラインと前記セレクタ回路の入力ラインに
   おいて各ブロツクが他のブロツクに使用しない出
   力ラインと入力ラインに接続して該入出力ライン
   上で独立した複数のマトリクスブロツクを構成す
   ると共に各マトリクスブロツク内を順次走査して
   抽出したオン接点の抽出アドレスを記憶する記憶
   手段と、１つのマトリクスブロツク内において同
   時に３つ以上の接点のオン状態が抽出されたとき
   は該抽出の接点アドレスを無効とし、その後該マ
   トリクスブロツク内の接点のすべてがオフになる
   まで新たなオン接点のアドレス抽出を禁止する禁
   止手段と、全マトリクスブロツク走査終了後に前
   記記憶手段に記憶された有効な接点アドレスを転
   送する手段とを設けたことを特徴とする入力装置
   。