JPS63155548U - - Google Patents
Info
- Publication number
- JPS63155548U JPS63155548U JP4558687U JP4558687U JPS63155548U JP S63155548 U JPS63155548 U JP S63155548U JP 4558687 U JP4558687 U JP 4558687U JP 4558687 U JP4558687 U JP 4558687U JP S63155548 U JPS63155548 U JP S63155548U
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- processing device
- information processing
- updating
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010365 information processing Effects 0.000 claims 3
- 238000010586 diagram Methods 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
Description
第１図は本考案の一実施例を示すブロツク図、
第２図は本考案の一実施例の処理の流れ図、第３
図は、ＩＣメモリ装置に障害が発生したときの従
来技術の処理の流れ図である。 ２５…レジスタ、２６…信号発生回路。
第２図は本考案の一実施例の処理の流れ図、第３
図は、ＩＣメモリ装置に障害が発生したときの従
来技術の処理の流れ図である。 ２５…レジスタ、２６…信号発生回路。
Claims (1)
- ＩＣメモリ装置のアドレス情報を記憶する回路
、ＩＣメモリ障害が発生したとき、それ以降の該
回路のアドレス情報の更新を禁止する回路、およ
び更新の禁止を解除する回路よりなる情報処理装
置において、ＩＣメモリ障害がソフトエラーかそ
うでないかを判断して、該情報処理装置の処理の
連続性を向上させることを特徴とする情報処理装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4558687U JPS63155548U (ja) | 1987-03-30 | 1987-03-30 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4558687U JPS63155548U (ja) | 1987-03-30 | 1987-03-30 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63155548U true JPS63155548U (ja) | 1988-10-12 |
Family
ID=30864455
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4558687U Pending JPS63155548U (ja) | 1987-03-30 | 1987-03-30 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63155548U (ja) |
-
1987
- 1987-03-30 JP JP4558687U patent/JPS63155548U/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63155548U (ja) | ||
| JPS62175352U (ja) | ||
| JPS6296744U (ja) | ||
| JPS5836445U (ja) | デ−タ選択回路 | |
| JPS617000U (ja) | メモリ内蔵型ｌｓｉ | |
| JPS63179547U (ja) | ||
| JPS6030050U (ja) | デ−タメモリアクセス方式 | |
| JPS6065843U (ja) | メモリアドレス拡張回路 | |
| JPS63183776U (ja) | ||
| JPS6326153U (ja) | ||
| JPS6082800U (ja) | リフレツシユ装置 | |
| JPS63168549U (ja) | ||
| JPS6335149U (ja) | ||
| JPS5847945U (ja) | 要求信号処理回路 | |
| JPS601035U (ja) | 遅延装置 | |
| JPS5851361U (ja) | マイクロコンピユ−タ制御回路 | |
| JPH0267440U (ja) | ||
| JPS59118200U (ja) | バブルメモリ装置 | |
| JPS58148799U (ja) | メモリ保護機構 | |
| JPS6034643U (ja) | 誤アクセス禁止回路 | |
| JPS6339753U (ja) | ||
| JPS6064489U (ja) | Ｉｃ装置 | |
| JPS60163376U (ja) | 比較テスタ− | |
| JPS60116543U (ja) | 読出専用記憶装置 | |
| JPS61164551U (ja) |