JPS6312042A - Runaway detection device - Google Patents
Runaway detection deviceInfo
- Publication number
- JPS6312042A JPS6312042A JP61156471A JP15647186A JPS6312042A JP S6312042 A JPS6312042 A JP S6312042A JP 61156471 A JP61156471 A JP 61156471A JP 15647186 A JP15647186 A JP 15647186A JP S6312042 A JPS6312042 A JP S6312042A
- Authority
- JP
- Japan
- Prior art keywords
- counter
- computer
- program
- runaway
- sent
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 title claims description 5
- 238000010586 diagram Methods 0.000 description 5
- 235000006732 Torreya nucifera Nutrition 0.000 description 1
- 244000111306 Torreya nucifera Species 0.000 description 1
- 238000004590 computer program Methods 0.000 description 1
- 230000004720 fertilization Effects 0.000 description 1
- 238000003306 harvesting Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
Abstract
Description
【発明の詳細な説明】
〔概要〕
計算機に、割り込みルーチンでカウンタをクリアする手
段を持たせ、カウンタで該計算機に一定間隔で割り込み
要求をかけ、該割り込みルーチンで該カウンタをクリア
するようにしておき、該カウンタが一定間隔でクリアさ
れないことで、計算機の暴走を検出するようにすること
で、暴走を検出する為のプログラム作成を容易にしたも
のである。[Detailed Description of the Invention] [Summary] A computer is provided with a means for clearing a counter in an interrupt routine, the counter issues an interrupt request to the computer at regular intervals, and the counter is cleared in the interrupt routine. By detecting runaway of the computer when the counter is not cleared at regular intervals, it is possible to easily create a program for detecting runaway.
本発明は、計算機の暴走を検出する暴走検出装置の改良
に関する。The present invention relates to an improvement in a runaway detection device for detecting runaway of a computer.
暴走検出装置で計算機の暴走を検出する為のプログラム
作成は容易であることが望ましい。It is desirable that a program for detecting computer runaway using a runaway detection device be easy to create.
第4図は従来例のブロック図である。 FIG. 4 is a block diagram of a conventional example.
図中1゛は計算機、2はカウンタ、4はパワー・オンリ
セ・ノド回路、6はドライバ、7,8はオア回路、10
はデコーダを示す。In the figure, 1 is a calculator, 2 is a counter, 4 is a power-on-node circuit, 6 is a driver, 7 and 8 are OR circuits, and 10
indicates a decoder.
第4図の場合は、計算機1′のプログラムに、一定間隔
例えば250肥毎にカウンタをクリアするアドレスを発
生するようにしである。In the case of FIG. 4, the program of the computer 1' is designed to generate an address for clearing the counter at regular intervals, for example, every 250 meters.
まず電源をオンとするとパワーオンリセット回路4にて
計算機1゛及びカウンタ2は初期化され動作を始める。First, when the power is turned on, the computer 1' and the counter 2 are initialized by the power-on reset circuit 4 and start operating.
動作を始めると、上記プログラムにより250m5毎に
カウンタをクリアするアドレスが、デコーダ10に送ら
れ、デコーダ10よりカウンタをクリアする信号が、オ
ア回路8を介してカウンタ2に送られ、カウンタ2は2
50ma毎にクリアされる。When the operation starts, an address for clearing the counter every 250 m5 is sent to the decoder 10 by the above program, a signal for clearing the counter is sent from the decoder 10 to the counter 2 via the OR circuit 8, and the counter 2
Cleared every 50 ma.
しかし計算機1゛が暴走すると、250肥毎にカウンタ
をクリアするアドレスが送られなくなり、カウンタ2は
タイムオーバし、ドライバ6を介して、計算機1゛を初
期化する信号を送り初期化すると共に警報用の信号を送
出する。However, when computer 1' goes out of control, the address that clears the counter every 250 seconds is no longer sent, and counter 2 times out, sending a signal to initialize computer 1 via driver 6, initializing it, and warning. send out a signal for
このようにして計算機の暴走を検出している。In this way, computer runaway is detected.
しかしながら、上記の場合は、計算機のプログラムを作
る場合、プログラムの間に、250m5毎にカウンタを
クリアするアドレスを挿入せねばならず、プログラム作
成に非常に手間がかかる問題点がある。However, in the above case, when creating a computer program, an address for clearing the counter must be inserted every 250 m5 between programs, which causes a problem that creating the program is extremely time-consuming.
上記問題点は、第1図に示す如く、計算機1に、割り込
みルーチンでカウンタ2をクリアする手段3を持たせ、
該カウンタ2で該計算機1に一定間隔で割り込み要求を
かけ、該割り込みルーチンで該カウンタ2をクリアする
ようにしておき、該カウンタ2が一定間隔でクリアされ
ないことで、計算機1の暴走を検出するようにした本発
明の暴走検出装置により解決される。The above problem can be solved by providing the computer 1 with a means 3 for clearing the counter 2 in an interrupt routine, as shown in FIG.
The counter 2 issues an interrupt request to the computer 1 at regular intervals, and the interrupt routine clears the counter 2. If the counter 2 is not cleared at regular intervals, runaway of the computer 1 is detected. This problem is solved by the runaway detection device of the present invention.
本発明によれば、プログラムとしては、割り込みルーチ
ンとして、カウンタをクリアする手段をもたせておけば
、カウンタ2よりの一定間隔の割り込み要求で、該カウ
ンタ2はクリアされる。しかし該計算機」が暴走すると
、カウンタ2よりの一定間隔の割り込み要求があっても
、割り込みルーチンは正常に動作せず、該カウンタ2が
一定間隔でクリアされなくなり、該カウンタ2はタイム
オーバとなるので、これで計算機1の暴走が検出出来る
。According to the present invention, if the program is provided with means for clearing a counter as an interrupt routine, the counter 2 will be cleared by an interrupt request from the counter 2 at regular intervals. However, if the computer goes out of control, even if there are interrupt requests from counter 2 at regular intervals, the interrupt routine will not work properly, and counter 2 will not be cleared at regular intervals, resulting in a timeout of counter 2. Therefore, runaway of computer 1 can be detected.
従ってプログラムとしては、カウンタをクリアする手段
を持つ割り込みルーチンを作るだけで、他のプログラム
はそのままでよいので、プログラム作成は非常に容易と
なる。Therefore, as a program, all you need to do is create an interrupt routine that has a means for clearing the counter, and the other programs can be left as they are, making it very easy to create a program.
第2図は本発明の実施例のブロック図、第3図は第2図
の処理のフローチャートである。FIG. 2 is a block diagram of an embodiment of the present invention, and FIG. 3 is a flowchart of the processing shown in FIG.
図中1は計算機、3は割り込みルーチンでカウンタをク
リアする手段、5はデコーダ、9はデータバスを示し、
尚全図を通じ同一符号は同一機能のものを示す。In the figure, 1 is a computer, 3 is an interrupt routine that clears a counter, 5 is a decoder, and 9 is a data bus.
The same reference numerals indicate the same functions throughout the figures.
第2図の場合は計算機1には、割り込みルーチンでカウ
ンタをクリアする手段3として、第3図(B)に示す如
き、割り込みルーチンとして、カウンタをクリアするデ
ータを出力するプログラムを持たしである。In the case of FIG. 2, the computer 1 has a program that outputs data for clearing the counter as an interrupt routine, as shown in FIG. 3 (B), as means 3 for clearing the counter using an interrupt routine. .
まず電源をオンとすると、従来と同じく、パワーオンリ
セット回路4にて計算機1及びカウンタ2は初期化され
動作を始める。〔第3図(A)(C)のステップ11.
12)
正常な場合は、カウンタ2より一定間隔例えば250肥
毎に割り込み要求がかけられる。〔第3図(A)のステ
ップ13〕
割り込み要求がかけられると、割り込みルーチン3にて
、第3図(B)に示す如くカウンタをクリアするデータ
が出力され〔ステップ15〕、主プログラムに復帰する
(ステップ16)。First, when the power is turned on, the computer 1 and the counter 2 are initialized by the power-on reset circuit 4 and start operating, as in the conventional case. [Step 11 in FIGS. 3(A) and (C).
12) In the normal case, an interrupt request is issued from the counter 2 at regular intervals, for example, every 250 fertilizations. [Step 13 in Figure 3 (A)] When an interrupt request is issued, the interrupt routine 3 outputs data to clear the counter as shown in Figure 3 (B) [Step 15] and returns to the main program. (Step 16).
このデータはデータバス9を介してデコーダ5に送られ
、デコーダ5よりカウンタをクリアする信号を発し、カ
ウンタ2をクリアする。This data is sent to the decoder 5 via the data bus 9, and the decoder 5 issues a signal to clear the counter, thereby clearing the counter 2.
計xnlが暴走すると、割り込み要求を出して°も、割
り込みルーチンのカウンタをクリアするデータが出力さ
れないので、第3図(C)のステップ17に示す如くカ
ウンタ2はタイムオーバとなり、従来と同じく、ステッ
プ18にて、ドライバ6を介して計算機1を初期化する
信号を送り初期化すると共に警報用の信号を送出し暴走
を知らせる。If the total xnl goes out of control, even if an interrupt request is issued, data to clear the counter of the interrupt routine is not output, so the counter 2 times out as shown in step 17 of FIG. 3(C), and as in the conventional case, At step 18, a signal is sent to initialize the computer 1 via the driver 6, and at the same time, a warning signal is sent to notify of runaway.
即ち、割り込みルーチンとして、カウンタをクリアする
データを出力するプログラムを作るだけで、プログラム
に一定間隔(例えば250m5)毎にアドレスを発生さ
せるようにしなくてもよいのでプログラム作成が非常に
容易になる。That is, by simply creating a program that outputs data for clearing a counter as an interrupt routine, the program does not need to generate an address at regular intervals (for example, 250 m5), making program creation very easy.
以上詳細に説明せる如く本発明によれば、プログラムと
しては、割り込みルーチンとして、カウンタをクリアす
るデータを出力するプログラムを作るだけで、プログラ
ムに一定間隔(例えば250m5)毎にアドレスを発生
させるようにしなくてもよいのでプログラム作成が非常
に容易になる効果がある。As explained in detail above, according to the present invention, all a program needs to do is to create a program that outputs data for clearing a counter as an interrupt routine, and the program generates an address at regular intervals (for example, 250m5). Since it is not necessary, it has the effect of making program creation very easy.
第1図は本発明の原理ブロック図、
第2図は本発明の実施例のブロック図、第3図は第2図
の処理のフローチャート、第4図は従来例のブロック図
である。
図において、
■、1゛ は計算機、
2はカウンタ、
3は割り込みルーチンでカウンタをクリアする手段、
4はパワーオンリセット回路、
5.10はデコーダ、
6はドライバ、
7.8はオア回路、
9はデータバスを示す。
亭ジそ刈の7是理フ“ロッフω
茅 1 幻゛
小%朗の炙施劉の7072図
茅 2 圀
(C)
牛2区し汀%/谷の処理の20−チv−1−〒 32
イ疋−#f”コのフ゛口・ソフロ
1U4[!]FIG. 1 is a block diagram of the principle of the present invention, FIG. 2 is a block diagram of an embodiment of the present invention, FIG. 3 is a flowchart of the process shown in FIG. 2, and FIG. 4 is a block diagram of a conventional example. In the figure, ■, 1゛ is a calculator, 2 is a counter, 3 is a means for clearing the counter with an interrupt routine, 4 is a power-on reset circuit, 5.10 is a decoder, 6 is a driver, 7.8 is an OR circuit, 9 indicates a data bus. The 7 principles of harvesting the teijiso ``rofu ω Kaya 1 Illusion 7072 map of the small percentage of roasted Liu 2 Kuni (C) 20-Chi v-1- 〒 32 I-#f”ko’s mouth/soflo 1U4 [! ]
Claims (1)
をクリアする手段(3)を持たせ、 該カウンタ(2)で該計算機(1)に一定間隔で割り込
み要求をかけ、該割り込みルーチンで該カウンタ(2)
をクリアするようにしておき、該カウンタ(2)が一定
間隔でクリアされないことで、計算機(1)の暴走を検
出するようにしたことを特徴とする暴走検出装置。[Claims] A counter (2) is added to the computer (1) by an interrupt routine.
The counter (2) issues an interrupt request to the computer (1) at regular intervals, and the interrupt routine clears the counter (2).
A runaway detection device characterized in that a runaway of a computer (1) is detected when the counter (2) is not cleared at regular intervals.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61156471A JPS6312042A (en) | 1986-07-03 | 1986-07-03 | Runaway detection device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61156471A JPS6312042A (en) | 1986-07-03 | 1986-07-03 | Runaway detection device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6312042A true JPS6312042A (en) | 1988-01-19 |
Family
ID=15628473
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61156471A Pending JPS6312042A (en) | 1986-07-03 | 1986-07-03 | Runaway detection device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6312042A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01194038A (en) * | 1988-01-29 | 1989-08-04 | Nec Corp | Processor monitoring circuit |
-
1986
- 1986-07-03 JP JP61156471A patent/JPS6312042A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01194038A (en) * | 1988-01-29 | 1989-08-04 | Nec Corp | Processor monitoring circuit |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1449097B1 (en) | Aggregation of hardware events in multi-node systems | |
KR840003084A (en) | Computer system with auxiliary service computer | |
JPS6312042A (en) | Runaway detection device | |
EP0297892A3 (en) | Apparatus and method for control of asynchronous program interrupt events in a data processing system | |
JP2998299B2 (en) | Processor control unit | |
JPS633328B2 (en) | ||
JP2878037B2 (en) | Processor stop method | |
JPH03226854A (en) | Information processing peripheral equipment | |
JPH01276241A (en) | Multiple interrupting device | |
JPH04346112A (en) | Method and device for reset signal identification | |
JPH11110231A (en) | Interruption control system | |
JPH03113639A (en) | Microprocessor system | |
KR930018387A (en) | Interrupt handler | |
JPS63141134A (en) | Interruption controller | |
KR970076258A (en) | A computer having a motion monitoring device | |
JPH03201156A (en) | Control device for arithmetic processor | |
JPS59135526A (en) | Data input control system | |
JPH01116753A (en) | Access to peripheral equipment of one chip microcomputer | |
JPH0346048A (en) | Data processing system | |
JPH04312111A (en) | Data processor | |
JPS6324434A (en) | Information processor | |
JPH04101239A (en) | Debugging system for information processor | |
JPH04238547A (en) | Semiconductor device | |
JPS59112321A (en) | Controlling method of central processing unit | |
JPH0397039A (en) | Piggy back chip |