JPS63118669A - Oscilloscope - Google Patents

Oscilloscope

Info

Publication number
JPS63118669A
JPS63118669A JP26365086A JP26365086A JPS63118669A JP S63118669 A JPS63118669 A JP S63118669A JP 26365086 A JP26365086 A JP 26365086A JP 26365086 A JP26365086 A JP 26365086A JP S63118669 A JPS63118669 A JP S63118669A
Authority
JP
Japan
Prior art keywords
voltage
output
sweep
signal
comparator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP26365086A
Other languages
Japanese (ja)
Inventor
Hiroshi Ichijo
一條 博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kenwood KK
Original Assignee
Kenwood KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kenwood KK filed Critical Kenwood KK
Priority to JP26365086A priority Critical patent/JPS63118669A/en
Publication of JPS63118669A publication Critical patent/JPS63118669A/en
Pending legal-status Critical Current

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)

Abstract

PURPOSE:To facilitate setting and changing a measurement range by comparing a sweep voltage and a first voltage with each other to output a pulse having the time width corresponding to the period which begins at the start of sweep and ends at the time when the sweep voltage exceeds the first voltage. CONSTITUTION:The sweep voltage from a sweeping circuit 7 is compared with the first voltage by a first comparator 4, and the pulse having the time width corresponding to the period from the start of sweep to the output generation of the comparator 4 is outputted from a gate signal generator 10. Meanwhile, a signal to be measured is compared with a second voltage by a second comparator 8 and is changed to a logical level signal. With respect to the pulse outputted from the generator, inversion of the output of the comparator 8 is detected and the second voltage is stored in a control circuit 6. Consequently, if the width of said pulse is fixed and the second voltage is changed in this state, the output of a detecting means is inverted when the second voltage is equal to the voltage to be measured, and it is stored in the circuit 6 to measure the voltage to be measured. The signal to be measured is converted to the logical level signal by the comparator 8, and a sampling pulse is equivalently outputted from the circuit 10.

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明はディジタル・ストレージ・オッシロスコープ等
に利用でき、被測定信号レベルのディジタル化を容易に
したオッシロスコープだ関する。
DETAILED DESCRIPTION OF THE INVENTION (Industrial Application Field) The present invention relates to an oscilloscope that can be used as a digital storage oscilloscope, etc., and that facilitates digitization of the signal level to be measured.

(従来技術) 被測定信号をサンプリングし、ディジタルデータとして
記憶し、記憶ディジタルデータの処理をすることが行な
われる場合がある。
(Prior Art) In some cases, a signal under test is sampled, stored as digital data, and the stored digital data is processed.

かかる場合だ、被測定信号の周波数が高い場合は被測定
信号をサンプリングするためのサンプリング周波数を高
めねばならず、また被測定信号波形が繰り返し波形の場
合には前記サンプリング周波数を実質的に低下させるこ
とができる等価時間サンプリングが採用される。
In such a case, if the frequency of the signal under test is high, the sampling frequency for sampling the signal under test must be increased, and if the signal under test has a repetitive waveform, the sampling frequency must be substantially lowered. Equivalent time sampling is employed.

(発明が解決しようとする問題点) 上記の如き等随時間サンプリングによっても、被測定信
号の周波数が高い場合には、高速のアナログサンプルホ
ールド回路を使用しなければならない問題点があった。
(Problems to be Solved by the Invention) Even with the random sampling as described above, there is a problem that a high-speed analog sample and hold circuit must be used when the frequency of the signal under measurement is high.

またこの結実装置が高師なものとならざるを得なかった
Moreover, this fruiting device had no choice but to become a masterpiece.

本発明は上記にかんがみなされたもので、上記の問題点
を解決して、高速のアナログサンプルホールド回路を不
必要とし、かつ充分な精度で区間指定およびレベル測定
を可能としたオツシロスコープを提供することを目的と
する。
The present invention has been made in view of the above, and provides an oscilloscope that solves the above problems, eliminates the need for a high-speed analog sample-and-hold circuit, and makes it possible to specify intervals and measure levels with sufficient accuracy. The purpose is to

(問題点を解決するための手段) 本発明は上記の問題点を解決するために下記のように構
成した。
(Means for Solving the Problems) In order to solve the above problems, the present invention is configured as follows.

掃引電圧と第1の電圧とを比較する第1の比較手段と、
掃引開始のときから第1の比較手段の出力発生時までの
時間幅パルスを発生するゲートパルス発生手段と、被測
定信号と順次変化させられる第2の電圧とを比較する第
2の比較手段と、ゲートパルス発生手段から出力される
時間幅パルスの後縁で第2の比較手段の出力の反転を検
出する検出手段と、少なくとも第1および第2の電圧を
出力し、かつ前記第2の電圧を変化させて行くと共に、
前記検出手段による検出出力の発生時における第2の電
圧を記憶する制御手段とを備えto(作用) オツシロスコープの掃引回路からの掃引電圧は第1の比
較手段によって第1の電圧と比較され、掃引開始のとき
から第1の比較手段の出力発生時までの時間幅パルスが
ゲートパルス発生手段から出力される。
a first comparison means for comparing the sweep voltage and the first voltage;
gate pulse generating means for generating a pulse with a time width from the start of the sweep to the time when the output of the first comparing means is generated; and a second comparing means for comparing the signal under measurement with a second voltage that is sequentially changed. , detection means for detecting an inversion of the output of the second comparison means at the trailing edge of the time width pulse output from the gate pulse generation means; As well as changing the
and a control means for storing a second voltage when the detection output is generated by the detection means.The sweep voltage from the sweep circuit of the oscilloscope is compared with the first voltage by the first comparison means. , a time width pulse from the start of the sweep to the time when the output of the first comparison means is generated is outputted from the gate pulse generation means.

一方、被測定信号は順次変化させられる第2の電圧を第
2の比較手段により比較されて、論理レベルの信号に変
化させられる。
On the other hand, the signal to be measured is compared with a second voltage that is successively changed by a second comparison means, and is changed into a signal at a logic level.

ゲートパルス発生手段から出力された時間幅パルスの後
縁における第2の比較手段の出力の反転が検出手段によ
って検出され、前記検出手段の検出出力発生時の第2の
電圧が制御手段に記憶される。
The detection means detects an inversion of the output of the second comparison means at the trailing edge of the time width pulse output from the gate pulse generation means, and the second voltage at the time when the detection output of the detection means is generated is stored in the control means. Ru.

したがって時間幅パルスの幅を一定にした状態で第2の
電圧を順次変化させていったとき、前記検出手段の出力
は第2の電圧が被測定電圧に等しくなつ念ときに反転し
、このときの第2の電圧は制御手段に記憶されるため、
時間幅パルスの後縁における被測定電圧が測定されるこ
とになる。
Therefore, when the second voltage is sequentially changed while keeping the width of the time pulse constant, the output of the detection means is reversed just in case the second voltage becomes equal to the voltage to be measured. Since the second voltage of is stored in the control means,
The measured voltage at the trailing edge of the time width pulse will be measured.

ここで、被測定信号は第2の比較手段により論理レベル
の信号に変換され、前記検出手段によって、前記論理レ
ベルの信号に変換された被測定信号がディジタル的にサ
ンプリングされることになる。またこのサンプリングの
友めのサンプリングパルスはゲートパルス発生手段から
等測的に出力されることになる。
Here, the signal under test is converted into a signal at a logic level by the second comparison means, and the signal under test converted into the signal at the logic level is digitally sampled by the detection means. Further, the sampling pulses of this sampling are output isometrically from the gate pulse generating means.

さらに、第1の電圧を変更することによって時間幅パル
スの幅を変更することも容易であり、制御手段から第1
の電圧をディジタルデータで出力すれば、アナログ電圧
への変換のためのD/A変換手段の分解能にて時間幅パ
ルスの精度が定まり、複雑な分解能改善のための回路を
必要としない。
Furthermore, it is easy to change the width of the time width pulse by changing the first voltage, and the control means can easily change the width of the time width pulse by changing the first voltage.
If the voltage is output as digital data, the accuracy of the time width pulse is determined by the resolution of the D/A conversion means for converting it into an analog voltage, and a complicated circuit for improving the resolution is not required.

(発明の実施例) 以下、本発明を実施例により説明する。(Example of the invention) The present invention will be explained below using examples.

第1図は本発明の一実施例の構成を示すブロック図であ
る。
FIG. 1 is a block diagram showing the configuration of an embodiment of the present invention.

オツシロスコープの入力部1を介して被測定信号が垂直
増幅器2に供給され、増幅のうえ陰極線管上に表示され
る。また入力部1の出力は増幅器3に分岐されて増幅さ
れ、コンパレータ4に被比較電圧として印加される。D
/A変換器5から出力されるアナログ電圧はコンパレー
タ4に比較電圧として印加される。
A signal to be measured is supplied to a vertical amplifier 2 via an input section 1 of the oscilloscope, and is amplified and displayed on a cathode ray tube. Further, the output of the input section 1 is branched to an amplifier 3, amplified, and applied to a comparator 4 as a voltage to be compared. D
The analog voltage output from the /A converter 5 is applied to the comparator 4 as a comparison voltage.

トリガ信号を受けて掃引回路7から出力される掃引電圧
はコンパレータ8に被比較電圧として印加される。D/
A変換器9から出力されるアナログ電圧はコンパレータ
8に比較電圧として印加される。トリガ信号およびコン
パレータ8からの出力はゲ−トパルス生成回路10に供
給し、トリガ信号の発生時から掃引電圧がコンパレータ
8の比較電圧を超えるまでの期間、ゲート信号をゲート
パルス生成回路10から出力させる。
A sweep voltage output from the sweep circuit 7 in response to the trigger signal is applied to the comparator 8 as a voltage to be compared. D/
The analog voltage output from the A converter 9 is applied to the comparator 8 as a comparison voltage. The trigger signal and the output from the comparator 8 are supplied to the gate pulse generation circuit 10, and the gate signal is outputted from the gate pulse generation circuit 10 during the period from when the trigger signal is generated until the sweep voltage exceeds the comparison voltage of the comparator 8. .

一方、制御回路6からはディジタルデータAがD/A変
換器9に印加され、アナログ電圧に変換される。また制
御回路6からは、制御回路6が同期して駆動されるパル
スを計数して順次所定値まで増加するディジタルデータ
BがD/A変換器5に印加され、アナログ電圧に変換さ
れる。
On the other hand, digital data A is applied from the control circuit 6 to the D/A converter 9 and converted into an analog voltage. Further, from the control circuit 6, digital data B, which is sequentially increased to a predetermined value by counting pulses driven synchronously by the control circuit 6, is applied to the D/A converter 5 and converted into an analog voltage.

コンパレータ4の出力はDフリップフロップ13にデー
タとして供給される。また、インバータ16にて反転し
たゲートパルス生成回路10からの出力はDフリップフ
ロップ13にクロック信号として供給される。
The output of the comparator 4 is supplied to a D flip-flop 13 as data. Further, the output from the gate pulse generation circuit 10 inverted by the inverter 16 is supplied to the D flip-flop 13 as a clock signal.

Dフリップフロップ13によってコンパレータ4の出力
はゲートパルス生成回路10の出力の立下りで取り込ま
れる。
The output of the comparator 4 is taken in by the D flip-flop 13 at the falling edge of the output of the gate pulse generation circuit 10.

上記のコンパレータ4の出力の読み込みによるDフリッ
プフロップ13の出力が反転したときは、制御回路6に
て検出され、この検出時におけるディジタルデータBが
制御回路6に記憶される。
When the output of the D flip-flop 13 is inverted by reading the output of the comparator 4, it is detected by the control circuit 6, and the digital data B at the time of this detection is stored in the control circuit 6.

上記の如く構成され九本発明の一実施例において、被測
定信号波形がたとえば第2図(f)の実線lに示す如く
であり、トリガレベルを第2図(f)の−点鎖線jに示
す如くであるとする。この結果、トリガ信号は第2図(
b)の実線kに示す如くになり、掃引回路7からの出力
信号は第2図(a)の実線lに示す如くになる。また制
御回路6から出力されるディジタルデータBを受けD/
A変換器5から出力されるアナログ信号mすなわち比較
電圧は第2図(f)の破線mによって示してあり、第2
図の左側部分と右側部分とでは比較電圧レベルを変えて
示しである。
In one embodiment of the present invention constructed as described above, the signal waveform to be measured is as shown, for example, by the solid line l in FIG. 2(f), and the trigger level is set to Assume that it is as shown. As a result, the trigger signal is as shown in Figure 2 (
The output signal from the sweep circuit 7 becomes as shown by the solid line k in FIG. 2(a), and the output signal from the sweep circuit 7 becomes as shown by the solid line l in FIG. 2(a). It also receives digital data B output from the control circuit 6 and receives D/
The analog signal m output from the A converter 5, that is, the comparison voltage is shown by the broken line m in FIG.
The left side and right side of the figure are shown with different comparison voltage levels.

第2図(f)に示した被測定信号iとD/A変換器5か
ら出力される比較電圧mによって、コンパレータ4の出
力nは第2図(e)に示す如くになる。コンパレータ4
のこの出力nはDフリップフロップ13に取り込まれる
The output n of the comparator 4 becomes as shown in FIG. 2(e) due to the measured signal i shown in FIG. 2(f) and the comparison voltage m output from the D/A converter 5. Comparator 4
This output n is taken into the D flip-flop 13.

一方、制御回路6から出力されるディジタルデータAを
受けて、D/A変換器9から出力されるアナログ信号O
は第2図(a)の−点鎖線Oによって示してあり、コン
パレータ8からの出力にともなってゲートパルス生成回
路10の出力pは第2図(C)に示す如くになり、ゲー
トパルス生成回路10の出力pをインバータ16にて反
転したゲート信号生成回路10の出力qは第2図(d)
に示す如くになる。Dフリップフロップ13によりコン
パレータ4の出力nがインバータ16の出力qの立上り
すなわちゲート信号生成回路10の出力pの立下り位置
で取り込まれ、Dフリップ70ツブ13がらの出力は第
2図(g)の実線Sに示す如くになる。
On the other hand, in response to the digital data A output from the control circuit 6, the analog signal O output from the D/A converter 9
is indicated by the dashed-dotted line O in FIG. 2(a), and in accordance with the output from the comparator 8, the output p of the gate pulse generation circuit 10 becomes as shown in FIG. 2(C), and the gate pulse generation circuit The output q of the gate signal generation circuit 10 obtained by inverting the output p of the gate signal generation circuit 10 using the inverter 16 is shown in FIG. 2(d).
It will look like this. The output n of the comparator 4 is taken in by the D flip-flop 13 at the rising edge of the output q of the inverter 16, that is, the falling edge of the output p of the gate signal generation circuit 10, and the output from the D flip flop 70 knob 13 is as shown in FIG. 2(g). as shown by the solid line S.

ここで、ディジタルデータAを時間幅パルスの幅設定用
に使用している。そこでディジタルデータ人を所定値に
設定して時間幅パルスの@を設定し、この設定範囲を維
持した状態で、ディジタルデータBを被測定信号レベル
の範囲全域にわたって変化させる。この変化の途中にお
いてDフリップフロップ13の出力が反転したときにお
いてディジタルデータBが記憶される。し念がって被測
定信号を測定区間にわたってディジタルデータ化するこ
とができる。
Here, digital data A is used for setting the width of the time width pulse. Therefore, the digital data B is set to a predetermined value, the @ of the time width pulse is set, and while this setting range is maintained, the digital data B is varied over the entire range of the signal level to be measured. During this change, when the output of the D flip-flop 13 is inverted, digital data B is stored. As a precaution, the signal under test can be converted into digital data over the measurement period.

この場合に、Dフリップフロップ13と、Dフリップフ
ロップ13の出力反転時のディジタルデータBを記憶す
ることはディジタル的なサンプルホールド回路として作
用し、そのサンプリング周期はコンパレータ8、D/A
変換器9、ゲートパルス生成回路10、ディジタルデー
タ人により定まり、掃引信号の直線性が良い場合に、ト
リガ開始直後はパルス幅が実質的に短いサンプリングパ
ルスが得られ、ディジタルデータAの増加にともなって
サンプリング信号のパルス幅が長くなることになる。
In this case, the D flip-flop 13 and storing the digital data B at the time of inverting the output of the D flip-flop 13 act as a digital sample and hold circuit, and the sampling period is determined by the comparator 8, the D/A
If the linearity of the sweep signal is determined by the converter 9, the gate pulse generation circuit 10, and the digital data person, and the linearity of the sweep signal is good, a sampling pulse with a substantially short pulse width will be obtained immediately after the trigger starts, and as the digital data A increases. Therefore, the pulse width of the sampling signal becomes longer.

さらにまた、ゲートパルス生成回路10にて生成される
ゲートパルスの幅を、ディジタルデータAを変えること
により変更でき、この変更によって測定範囲が変更でき
る。
Furthermore, the width of the gate pulse generated by the gate pulse generation circuit 10 can be changed by changing the digital data A, and the measurement range can be changed by this change.

(発明の効果) 以上説明した如く本発明によれば、掃引電圧と第1の電
圧とを比較し、掃引開始時から掃引電圧が第1の電圧を
超えるまでの期間の時間幅パルスを出力するようにした
ため、測定範囲の設定、変更が容易となる。
(Effects of the Invention) As explained above, according to the present invention, the sweep voltage and the first voltage are compared, and a time width pulse is output for the period from the start of the sweep until the sweep voltage exceeds the first voltage. This makes it easy to set and change the measurement range.

また、第2の電圧と被測定電圧とを比較手段で比較し、
時間幅パルスの後縁で比較手段の出力が反転したことを
検出し、この検出時の第2の電圧を記憶するようにした
tめ、第2の電圧をディジタルデータで与えることにエ
リ被測定信号をディジタル化し之データとして取り込む
ことができる。
Also, comparing the second voltage and the voltage to be measured using a comparison means,
It is designed to detect that the output of the comparison means is inverted at the trailing edge of the time width pulse, and to store the second voltage at the time of this detection. The signal can be digitized and captured as data.

ま友取り込んだデータをハードコピーすることも可能と
なる。
It is also possible to make a hard copy of the data imported by Mayu.

また、サンプルホールドはディジタル的に行なえるため
、高速なアナログサンプルホールド回路を必要としない
Furthermore, since sample and hold can be performed digitally, a high-speed analog sample and hold circuit is not required.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例の構成を示すブロック図。 第2図は本発明の一実施例の作用の説明に供するタイミ
ング図。 4お工び8・・・コンパレータ、5および9− D/A
変換器、6制御回路、7・・・掃引回路、10・・・ゲ
ート信号生成回路、13・・フリップ70ツブ。
FIG. 1 is a block diagram showing the configuration of an embodiment of the present invention. FIG. 2 is a timing chart for explaining the operation of one embodiment of the present invention. 4 Work 8... Comparator, 5 and 9- D/A
Converter, 6 control circuit, 7... sweep circuit, 10... gate signal generation circuit, 13... flip 70 tubes.

Claims (1)

【特許請求の範囲】[Claims] 掃引電圧と第1の電圧とを比較する第1の比較手段と、
掃引開始のときから前記第1の比較手段の出力発生時ま
での時間幅パルスを発生するゲートパルス発生手段と、
被測定信号と順次変化させられる第2の電圧とを比較す
る第2の比較手段と、前記ゲートパルス発生手段から出
力される時間幅パルスの後縁で前記第2の比較手段の出
力の反転を検出する検出手段と、少なくとも前記第1お
よび第2の電圧を出力し、かつ前記第2の電圧を変化さ
せて行くと共に、前記検出手段による検出出力の反転時
における前記第2の電圧を記憶する制御手段とを備えた
ことを特徴とするオッシロスコープ。
a first comparison means for comparing the sweep voltage and the first voltage;
gate pulse generation means for generating a pulse with a time width from the start of the sweep to the time when the output of the first comparison means is generated;
a second comparison means for comparing the signal under test with a second voltage that is sequentially changed; and a second comparison means for inverting the output of the second comparison means at the trailing edge of the time width pulse output from the gate pulse generation means. a detection means for detecting, outputting at least the first and second voltages, changing the second voltage, and storing the second voltage when the detection output by the detection means is inverted; An oscilloscope characterized by comprising a control means.
JP26365086A 1986-11-07 1986-11-07 Oscilloscope Pending JPS63118669A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26365086A JPS63118669A (en) 1986-11-07 1986-11-07 Oscilloscope

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26365086A JPS63118669A (en) 1986-11-07 1986-11-07 Oscilloscope

Publications (1)

Publication Number Publication Date
JPS63118669A true JPS63118669A (en) 1988-05-23

Family

ID=17392421

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26365086A Pending JPS63118669A (en) 1986-11-07 1986-11-07 Oscilloscope

Country Status (1)

Country Link
JP (1) JPS63118669A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05119072A (en) * 1990-09-27 1993-05-14 Sony Tektronix Corp Digitizing device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54150176A (en) * 1978-05-17 1979-11-26 Matsushita Electric Ind Co Ltd Signal extracting and operating apparatus
JPS5920105A (en) * 1982-07-22 1984-02-01 有限会社タ−モ Cap for bag

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54150176A (en) * 1978-05-17 1979-11-26 Matsushita Electric Ind Co Ltd Signal extracting and operating apparatus
JPS5920105A (en) * 1982-07-22 1984-02-01 有限会社タ−モ Cap for bag

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05119072A (en) * 1990-09-27 1993-05-14 Sony Tektronix Corp Digitizing device

Similar Documents

Publication Publication Date Title
US4495586A (en) Waveform acquisition apparatus and method
US4271486A (en) Waveform storage system
US4578667A (en) Digital acquisition system including a high-speed sampling gate
US4283713A (en) Waveform acquisition circuit
US4251754A (en) Digital oscilloscope with reduced jitter due to sample uncertainty
EP0004152A1 (en) Digitizing a recurring analog signal
JPH05119072A (en) Digitizing device
JPS63118669A (en) Oscilloscope
US5111191A (en) Method and apparatus for waveform digitization
JPH05119064A (en) Waveform measuring instrument
JP3958866B2 (en) Sampling digitizer
JPS6336154A (en) Oscilloscope
JPH05273245A (en) Metastable state detection device
JPH0563128U (en) High-speed A / D conversion circuit
JPH06103293B2 (en) Ultrasonic measurement device A / D conversion processing method
JPH0619376B2 (en) Waveform display device
RU2071062C1 (en) Oscillograph
SU1442921A1 (en) Digital measuring stroboscopic device
SU911341A1 (en) Stroboscopic oscilloscope with random reading and signal digital processing
RU2023303C1 (en) Device for information understanding
JPH09171088A (en) Time interval measuring meter and time interval measuring method with the use of it
SU1597799A1 (en) Apparatus for measuring the distance to faults in electric power and communication lines
SU597088A2 (en) Time-scale converter
SU495627A1 (en) Method of measuring atmospheric transparency
JPS61239166A (en) Digital oscilloscope