JPS6336154A - Oscilloscope - Google Patents

Oscilloscope

Info

Publication number
JPS6336154A
JPS6336154A JP17759286A JP17759286A JPS6336154A JP S6336154 A JPS6336154 A JP S6336154A JP 17759286 A JP17759286 A JP 17759286A JP 17759286 A JP17759286 A JP 17759286A JP S6336154 A JPS6336154 A JP S6336154A
Authority
JP
Japan
Prior art keywords
voltage
output
signal
circuit
flip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP17759286A
Other languages
Japanese (ja)
Inventor
Hiroshi Ichijo
一條 博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kenwood KK
Original Assignee
Kenwood KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kenwood KK filed Critical Kenwood KK
Priority to JP17759286A priority Critical patent/JPS6336154A/en
Publication of JPS6336154A publication Critical patent/JPS6336154A/en
Pending legal-status Critical Current

Links

Landscapes

  • Measurement Of Current Or Voltage (AREA)

Abstract

PURPOSE:To eliminate the need for a high-sped analog sample hold circuit and to specify a section and measure a level with sufficient accuracy by comparing a signal to be measured with a voltage which varies successively and reading the voltage when their coincidence is obtained. CONSTITUTION:The signal to be measured is supplied to a vertical amplifier 2 through the input part 1 of an oscilloscope and displayed on a cathode-ray tube. A sweep voltage from a sweeping circuit 7 is applied to comparators 8 and 9 and compared with the output voltages of D/A converters 10 and 11, and a gate signal generating circuit 12 outputs a gate signal. Digital data C which increases successively up to a specific value is applied from a control circuit 6 to a D/A converter 5, the output of a comparator 4 is supplied as data to D flip-flops 13 and 14, and a gate signal is supplied as a clock signal. Then, when the outputs of the D flip-flops 13 and 14 are inverted, the digital data C is stored and the difference is computed to measure the potential difference between two points of the start and end of a measurement range.

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明はディジタル・ストレージ・オツシロスコープ等
に利用でき、被測定信号レベルのディジタル化を容易に
したオッシロスコープに関スル。
DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention relates to an oscilloscope that can be used as a digital storage oscilloscope, etc., and that facilitates digitization of the signal level to be measured.

(従来技術) 被測定信号をサンプリングし、ディジタルデータとして
記憶し、記憶ディジタルデータの処理をすることが行な
われる場合がある。
(Prior Art) In some cases, a signal under test is sampled, stored as digital data, and the stored digital data is processed.

かかる場合に、被測定信号の周波数が高い場合は被測定
信号をサンプリングするためのサンプリング周波数を高
めねばならず、また被測定信号波形が繰シ返し波形の場
合には前記サンプリング周波数を実質的に低下させるこ
とができる等何時間サンプリングが採用される。
In such a case, if the frequency of the signal under test is high, the sampling frequency for sampling the signal under test must be increased, and if the signal under test has a repetitive waveform, the sampling frequency must be increased substantially. Etc. How many hours of sampling can be employed.

(発明が解決しようとする問題点) 上記の如き等何時間すンfリングによっても、被測定信
号の周波数が高い場合には、高速のアナログサンプルホ
ールド回路を使用しなければならない問題点があった。
(Problems to be Solved by the Invention) No matter how many hours of sampling is performed as described above, if the frequency of the signal under test is high, there is a problem that a high-speed analog sample and hold circuit must be used. Ta.

またこの結実装置が高価なものとならざるを得なかった
Moreover, this fruiting device had to be expensive.

本発明は上記にかんがみなされたもので、上記の問題点
を解決して、高速のアナログサンプルホールド回路を不
必要とし、かつ充分な精度で区間指定およびレベル測定
を可能としたオツシロスコープを提供することを目的と
する。
The present invention has been made in view of the above, and provides an oscilloscope that solves the above problems, eliminates the need for a high-speed analog sample-and-hold circuit, and makes it possible to specify intervals and measure levels with sufficient accuracy. The purpose is to

(問題点を解決するための手段) 本発明は上記の問題点を解決するために下記のように構
成した。
(Means for Solving the Problems) In order to solve the above problems, the present invention is configured as follows.

掃引電圧と第1の電圧とを比較する第1の比較手段と、
掃引電圧と第2の電圧とを比較する第2の比較手段と、
第1の比較手段の出力発生時から第2の比較手段の出力
発生時までの時間幅パルスを発生する)f−) i4ル
ス発生手段と、被測定信号と順次変化する第3の電圧と
を比較する第3の比較手段と、ゲートパルス発生手段か
ら出力された時間幅ノクルスの前縁で第3の比較手段の
出力の反転を検出する第1の検出手段および後縁で第3
の比較手段の出力の反転を検出する第2の検出手段と、
少なくとも第2および第3の電圧を出力し、かつ第1お
よび第2の検出手段によるそれぞれの検出出力の発生時
における第3の電圧を記憶する箭御側遺そ制御手段とを
備えた。
a first comparison means for comparing the sweep voltage and the first voltage;
a second comparison means for comparing the sweep voltage and the second voltage;
generates a pulse with a time width from when the output of the first comparison means is generated to when the output of the second comparison means is generated) f-) i4 pulse generation means and a third voltage that changes sequentially with the signal under test; a third comparing means for comparing, a first detecting means for detecting an inversion of the output of the third comparing means at the leading edge of the time width Noculus outputted from the gate pulse generating means, and a third detecting means for detecting the reversal of the output of the third comparing means at the trailing edge.
second detection means for detecting an inversion of the output of the comparison means;
The apparatus further includes a control side control means for outputting at least a second and a third voltage and storing the third voltage at the time when each detection output by the first and second detection means is generated.

(作用) オツシロスコープの搗引回路からの掃引電圧は第1およ
び第2の比較手段によって第1および第2の電圧と比較
され、第1の比較手段の出力発生時から第2の比較手段
の出力発生時までの時間幅パルスがグー) i4ルス発
生手段から出力される。
(Function) The sweep voltage from the sweep circuit of the oscilloscope is compared with the first and second voltages by the first and second comparing means, and from the time when the first comparing means generates the output, the second comparing means The time width pulse until the output is generated is output from the i4 pulse generating means.

この時間幅パルスはオツシロスコープに表示されている
波形の任意点間の時間幅に相当し、以下、測定範囲とも
記す。
This time width pulse corresponds to the time width between arbitrary points of the waveform displayed on the oscilloscope, and is also referred to as the measurement range below.

一方、被測定信号は順次増加する第3の電圧と第3比較
手段により比較されて、論理レベルの信号に変換される
On the other hand, the signal to be measured is compared with a third voltage that increases sequentially by a third comparison means, and is converted into a logic level signal.

ゲートパルス発生手段から出力された時間幅パルスの前
縁における第3の比較手段の出力の反転が、後縁におけ
る第3の比較手段の出力の反転が、それぞれ第1および
第2の検出手段によって検出される。第1および第2の
検出手段の検出出力発生時の第3の電圧は制御手段に記
憶されている。
The inversion of the output of the third comparison means at the leading edge of the time width pulse output from the gate pulse generation means and the inversion of the output of the third comparison means at the trailing edge are detected by the first and second detection means, respectively. Detected. The third voltage when the detection outputs of the first and second detection means are generated are stored in the control means.

したがって、時間幅ノ譬ルスの幅を一定にした状態で第
3の電圧が順次変化していくときにおいて、第1および
第2の検出手段の出力は第3の電圧が被測定電圧に等し
くなったときに反転し、このときの第3の電圧は制御手
段に記憶されているため、測定範囲の始めの時点におけ
る被測定′電圧、測定 ゛範囲の終シの時点における被
測定電圧が、それぞれ測定される。また両電圧の差を演
算することにより電位差の測定もできる。
Therefore, when the third voltage changes sequentially while keeping the width of the time width constant, the outputs of the first and second detection means will be such that the third voltage is equal to the voltage to be measured. Since the third voltage at this time is stored in the control means, the voltage to be measured at the beginning of the measurement range and the voltage to be measured at the end of the measurement range are respectively be measured. Furthermore, the potential difference can also be measured by calculating the difference between both voltages.

ここで、被測定信号は第3の比較手段によシ論理レベル
の信号に変換され、第1および第2の検出手段において
、前記論理レベルの信号に変換された被測定信号がディ
ジタル的にサンプリングされることになる。またこのサ
ンプリングのためのサンプリングパルスはデートパルス
発生手段から等価的に出力されることになる。
Here, the signal under test is converted into a signal at a logic level by the third comparison means, and the signal under test converted into the signal at the logic level is digitally sampled in the first and second detection means. will be done. Further, the sampling pulse for this sampling is equivalently outputted from the date pulse generating means.

さらに、第1の電圧および第2の電圧を変更することに
よって測定範囲を変更することも容易でおり、制御手段
から第1および第2の電圧をディジタルデータで出力す
れば、アナログ電圧への変換のためのD/A変換手段の
分解能にて測定範囲の精度が定まり、複雑な分解能改善
のための回路と必要としない。
Furthermore, it is easy to change the measurement range by changing the first voltage and the second voltage, and by outputting the first and second voltages as digital data from the control means, it is possible to convert the first and second voltages into analog voltages. The accuracy of the measurement range is determined by the resolution of the D/A conversion means for this purpose, and there is no need for a complicated circuit for improving resolution.

(発明の実施例) 以下、本発明を実施例によシ説明する。(Example of the invention) The present invention will be explained below using examples.

第1図は本発明の一実施例の構成を示すブロック図であ
る。
FIG. 1 is a block diagram showing the configuration of an embodiment of the present invention.

オツシロスコープの入力部1を介して被測定信号が垂直
増幅器2に供給され、増幅のうえ陰極勝管上に表示され
る。また入力部1からの出力は増幅器3に分岐されて増
幅され、コンパレータ4に被比較電圧として印加される
。D/A変換器5から出力されるアナログ電圧はコンノ
’?レータ4に比較電圧として印加される。
A signal to be measured is supplied to a vertical amplifier 2 via an input section 1 of the oscilloscope, and is amplified and displayed on a cathode tube. Further, the output from the input section 1 is branched to an amplifier 3, amplified, and applied to a comparator 4 as a voltage to be compared. Is the analog voltage output from the D/A converter 5 ? It is applied to the regulator 4 as a comparison voltage.

オツシロスコープの掃引回路7から出力される掃引電圧
はコンパレータ8および9に被比較電圧として印加され
る。D/A変換器10.11から出力されるアナログ′
眠圧はコンパレータ8,9にそれぞれ各別に比較電圧と
して印加される。コンパレータ8および9の出力はr−
)信号生成回路12に供給し、掃引回路7からの出力が
コンパレータ8に印加されるD/A変換器10の出力ア
ナログ電圧以上でかつい変換器11の出力アナログ電圧
未満である期間、ダート信号生成回路12からダート信
号が出力される。
The sweep voltage output from the sweep circuit 7 of the oscilloscope is applied to comparators 8 and 9 as voltages to be compared. Analog' output from D/A converter 10.11
The sleep pressure is applied to comparators 8 and 9 separately as comparison voltages. The outputs of comparators 8 and 9 are r-
) is supplied to the signal generation circuit 12 and generates a dirt signal during a period in which the output from the sweep circuit 7 is greater than or equal to the output analog voltage of the D/A converter 10 applied to the comparator 8 and less than the output analog voltage of the converter 11. A dirt signal is output from the circuit 12.

一方、制御回路6からはディジタルデータA。On the other hand, digital data A is sent from the control circuit 6.

BがそれぞれシA変換器’to、11に各別に印加され
、D/A変換器10.11にてアナログ電圧に変換され
る。また、制御回路6からは、制御回路6が同期して駆
動される/4’ルスと計数して順次所定値まで増加する
ディジタルデータCがD/A変換器5に印加され、1変
換器5にてアナログ電圧に変換される。
B is separately applied to the A converters 10 and 11, respectively, and converted into analog voltages by D/A converters 10 and 11. Further, from the control circuit 6, the digital data C which is sequentially increased up to a predetermined value by counting /4' pulses, which are driven in synchronization with the control circuit 6, is applied to the D/A converter 5. is converted to an analog voltage at

コンiやレータ4の出力はD7リツプフロツグ13およ
び14にデータとして供給される。また、ダート信号生
成回路12からの出力はDフリップ70ツf14にクロ
ック信号として供給され、インバータ16にて反転した
ダート信号生成回路12からの出力はDフリップフロッ
プ13にクロック信号として供給される。
The outputs of the controller i and the regulator 4 are supplied to the D7 lipfrogs 13 and 14 as data. Further, the output from the dirt signal generation circuit 12 is supplied to the D flip-flop 70 f14 as a clock signal, and the output from the dirt signal generation circuit 12 inverted by the inverter 16 is supplied to the D flip-flop 13 as a clock signal.

コン・ぐレータ4における両人力の比較によってコンパ
レータ4の出力が反転すればその状態はDフリツプフロ
ツ7’13,14に供給される。Dフリップ70ツ7’
14はダート信号生成回路12の出力の立上りすなわち
測定範囲の初りの位置でコンパレータ4の出力を取シ込
む。Dフリラグフロップ13はy−ト信号生成回路12
の出力の立下シすなわち測定範囲の終りの位置でコンパ
レータ4の出力を取シ込む。Dフリップフロップ13゜
14の出力は制御回路6に読み込まれる。Dフリップフ
ロップ13.14によるコンパレータ4の出力の反転の
読み込み時におけるディジタルデータCは制御回路6に
記憶される。
If the output of the comparator 4 is inverted by comparing the two forces in the comparator 4, that state is supplied to the D flip-flops 7'13 and 14. D flip 70tsu 7'
Reference numeral 14 receives the output of the comparator 4 at the rising edge of the output of the dirt signal generating circuit 12, that is, at the beginning of the measurement range. The D free lag flop 13 is connected to the y-to signal generation circuit 12.
The output of the comparator 4 is input at the falling edge of the output, that is, at the end position of the measurement range. The outputs of the D flip-flops 13 and 14 are read into the control circuit 6. The digital data C when the D flip-flops 13 and 14 read the inversion of the output of the comparator 4 is stored in the control circuit 6.

上記の如く構成された本発明の一実施例において、掃引
回路7からの掃引電圧波形は第2図(a)に示す如くで
ある。制御回路6から出力されるデイ・ゾタルデータA
およびBiそれぞれD/A変換器10.11にて各別に
変換したアナログ信号を”E″ u F #とすれば、
アナログ信号“E”。
In one embodiment of the present invention configured as described above, the sweep voltage waveform from the sweep circuit 7 is as shown in FIG. 2(a). Dizotal data A output from the control circuit 6
If the analog signals converted separately by the D/A converters 10 and 11 for Bi and Bi are "E" u F #,
Analog signal “E”.

F″と掃引電圧とがコン・母レータ8,9にて比較され
、ダート信号生成回路12からは第2図(b)に示した
デート信号が出力される。このr−ト信号は後記する測
定範囲を示す。このダート信号はディジタルデータA、
Bをそれぞれ設定することによシ、その掃引区間中の位
置および幅の変更が可能となる。
F'' and the sweep voltage are compared in converter/motherboards 8 and 9, and the dirt signal generation circuit 12 outputs the date signal shown in FIG. 2(b).This r-to signal will be described later. Indicates the measurement range.This dart signal is digital data A,
By setting B, the position and width within the sweep section can be changed.

また、通常は第2図において2点鎖線で示す如く、アナ
ログ電圧Eを掃引開始電圧パE1 ″になるように設定
する。この場合はD/A変換器10に代ってコン・母レ
ータ8に掃引開始電圧E1の定電圧源の電圧を印加する
ようにしてもよい。
Also, normally, as shown by the two-dot chain line in FIG. A voltage from a constant voltage source having the sweep start voltage E1 may be applied to.

いま、被測定信号波形を第3図(@)に示す如くである
とし、第2図(b)は第3図(−)に再記しである。
Now, assume that the signal waveform to be measured is as shown in FIG. 3 (@), and FIG. 2(b) is rewritten in FIG. 3(-).

また、ディジタルデータCによるD/A変換器5からの
アナログ信号Gすなわち比較電圧が第3図(e)におい
て破線によ)示しである。なお、第3図の右側部分と左
側部分とでは比較電圧レベルを変えて示しである。
Further, an analog signal G from the D/A converter 5 based on the digital data C, that is, a comparison voltage is shown by a broken line in FIG. 3(e). It should be noted that the right side and left side of FIG. 3 are shown with different comparison voltage levels.

第3図(e)に示した被測定信号とD/A変換器5から
出力される比較電圧によって、コンパレータ4の出力は
第3図(d)に示す如くになる。コンパレータ4のこの
出力はDフリツゾフロツプ回路13゜14にて取り込ま
れる。すなわちDフリップフロップ14によりコンパレ
ータ4の出力が迎1定範囲の始まり(立上り)の位置で
取シ込まれて、Dフリップフロップ14の出力は第3図
(c)に示す如くであシ、Dフリップフロラ:7°13
によりコンiぐレータ4の出力が測定範囲の終り(立下
9)の位置で取シ込まれて、Dフリップフロップ13の
出力は第3図伽)に示す如くになる。
The output of the comparator 4 is as shown in FIG. 3(d) based on the signal under test shown in FIG. 3(e) and the comparison voltage output from the D/A converter 5. This output of the comparator 4 is taken in by the D fritz flop circuits 13 and 14. That is, the output of the comparator 4 is taken in by the D flip-flop 14 at the beginning (rising edge) of the predetermined range, and the output of the D flip-flop 14 is as shown in FIG. 3(c). Flip Flora: 7°13
As a result, the output of the converter 4 is taken in at the end of the measurement range (falling edge 9), and the output of the D flip-flop 13 becomes as shown in FIG.

そこで、ディジタルデータ人を測定開始の設定用に使用
し、ディジタルデータBを測定終了用に使用すると共に
、インクリメントしていく。このインクリメントの1イ
ンクリメント間においてディジタルデータCを被測定信
号レベルの測定範囲全域にわたって変化させる。この変
化の途中におけるDフリップフロップ13の出力反転時
のディジタルデータCi記憶することにより、被測定信
号と測定区間にわたってディジタルデータ化することが
できる。この場合に、Dフリップフロップ13(14)
と、Dフリップフロップ13 (14)の出力反転時の
デイ・ソタルデータCを記憶することはディジタル的な
サンプルホールド回路として作用し、そのサンプリング
周期はコンパレータ8゜9、D/A変換器10,11、
ダート信号生成回路12、ディジタルデータA、Bにょ
シ定まり、掃引信号の直線性が良い場合、短周期のサン
プリングパルスと発生することができ、実質的なサンプ
リングパルス発生回路として働くことになる。なお、サ
ンプリングミ9ルス周期は、掃引鋸歯波のレベルトVA
変換10.11の分解能で分割したレベルを時間に変換
した値に対応しているため、一定の短周期のサンプリン
グパルスが得られるのである。
Therefore, the digital data B is used for setting the start of measurement, and the digital data B is used for terminating the measurement, and is incremented. During one increment of this increment, the digital data C is changed over the entire measurement range of the signal level under test. By storing the digital data Ci at the time of inversion of the output of the D flip-flop 13 during this change, it is possible to convert the signal under test and the measurement period into digital data. In this case, D flip-flop 13 (14)
Storing the deisotal data C at the time of output inversion of the D flip-flop 13 (14) acts as a digital sample and hold circuit, and its sampling period is determined by the comparator 8°9 and the D/A converters 10 and 11. ,
If the digital data A and B are fixed in the dirt signal generation circuit 12 and the sweep signal has good linearity, it can generate short-period sampling pulses and functions as a substantial sampling pulse generation circuit. Note that the sampling pulse period is the level VA of the swept sawtooth wave.
Since it corresponds to the value obtained by converting the level divided by the resolution of conversion 10.11 into time, a constant short-period sampling pulse can be obtained.

さらにまた、ダート信号生成回路12にて生成されるダ
ート信号の幅を決めておけば、3変換器5の比較電圧、
すなわちディジタルデータCを変えて行くことにより、
ft111定範囲の始めと終りの電圧H、JおよびI、
KがDフリップフロップ14.13の出力が変化したこ
とを制御回路6により読み込んだときのデイ・ゾタルデ
ータCから測定でき、電圧HとIとの差、′電圧JとK
との差を演算することによン測定範囲の始めと終シの2
点間の電位差が測定できる。
Furthermore, if the width of the dirt signal generated by the dirt signal generation circuit 12 is determined, the comparison voltage of the three converters 5,
In other words, by changing the digital data C,
ft111 Voltages H, J and I at the beginning and end of the fixed range,
K can be measured from the dizotal data C when the control circuit 6 reads the change in the output of the D flip-flop 14.13, and the difference between voltages H and I, 'voltages J and K.
By calculating the difference between
Potential difference between points can be measured.

この場合におい゛C1測定範囲すなわち所定区間の指定
はディジタルデータAおよびBによって指定でき、い変
換器10および11の分解能にみあって設定できる。ま
た、この場合デイ・ゾタルデータBとAとの差によシ測
定範囲の開始点と、終了点との間の時間差を得ることが
できる。
In this case, the designation of the C1 measurement range, that is, the predetermined section, can be designated by digital data A and B, and can be set according to the resolution of the converters 10 and 11. Furthermore, in this case, the time difference between the start point and end point of the measurement range can be obtained from the difference between the daily data B and A.

(発明の効果) 本発明によれば、掃引電圧と第1および第2の電圧とを
比較し、時間幅パルスを生成するようにしたため、任意
点間の指定は容易である。
(Effects of the Invention) According to the present invention, since a time width pulse is generated by comparing the sweep voltage with the first and second voltages, it is easy to specify between arbitrary points.

また、制御手段から第2〜第3の電圧をデイソタル信号
で出力すれば、第1の電圧を測定開始低圧とし第2の電
圧と変化させる毎に、第3の電圧を変化させて被測定信
号レベルと一攻したこと検出したときの第3の電圧を読
み込むことで、被測定信号をデイ・ゾタル化したデータ
として取り込むことが可能となる。また、取り込んだデ
ータをハードコピーすることも可能となる。
Furthermore, if the second and third voltages are output as deisotal signals from the control means, each time the first voltage is set as the measurement starting low voltage and is changed to the second voltage, the third voltage is changed to generate the signal under measurement. By reading the level and the third voltage when a single attack is detected, it becomes possible to take in the signal under measurement as dezotalized data. It is also possible to make a hard copy of the imported data.

また、サンプルホールドはデイ・ゾタル的に行なえるた
め、高速なアナログサンプルホールド回路を必要としな
い。
Furthermore, since sample and hold can be performed in a dizotal manner, a high-speed analog sample and hold circuit is not required.

さらにまた、上記の場合にディソタル信号で与えられた
第2〜第3の電圧を第2〜第3の比較器にアナログ信号
に変換して印加するためのい変換器と必要とするが、D
/A変換器の分解能により実質的なサンプリング・やル
スの最小幅が定まυ、複雑な分解能改善のための回路は
不要である。
Furthermore, in the above case, a converter is required to convert the second to third voltages given by the distal signals to the second to third comparators and apply the analog signals.
The practical minimum width of the sampling signal υ is determined by the resolution of the /A converter, and a complicated circuit for improving resolution is not required.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例の構成を示すブロック図。 第2図〜第3図は本発明の一実施例の作用の説明に供す
る波形およびタイミング図。 4.8および9・・・コンパレータ、5.10および1
1・・・D/A変換器、6・・・ll1iθ御回路、7
・・・掃引回路、13および14・・・Dフリップフロ
ップ。
FIG. 1 is a block diagram showing the configuration of an embodiment of the present invention. FIGS. 2 and 3 are waveform and timing diagrams for explaining the operation of an embodiment of the present invention. 4.8 and 9...comparators, 5.10 and 1
1...D/A converter, 6...ll1iθ control circuit, 7
...Sweep circuit, 13 and 14...D flip-flop.

Claims (1)

【特許請求の範囲】[Claims] 掃引電圧と第1の電圧とを比較する第1の比較手段と、
掃引電圧と第2の電圧とを比較する第2の比較手段と、
第1の比較手段の出力発生時から第2の比較手段の出力
発生時までの時間幅パルスを発生するゲートパルス発生
手段と、被測定信号と順次変化する第3の電圧とを比較
する第3の比較手段と、ゲートパルス発生手段から出力
された時間幅パルスの前縁で第3の比較手段の出力の反
転を検出する第1の検出手段および後縁で第3の比較手
段の出力の反転を検出する第2の検出手段と、少なくと
も第2および第3の電圧を出力し、かつ第1および第2
の検出手段によるそれぞれの検出出力の反転時における
第3の電圧を記憶する制御手段とを備えたことを特徴と
するオツシロスコープ。
a first comparison means for comparing the sweep voltage and the first voltage;
a second comparison means for comparing the sweep voltage and the second voltage;
gate pulse generating means that generates a time width pulse from the time when the output of the first comparing means is generated to the time when the output of the second comparing means is generated; a first detection means for detecting an inversion of the output of the third comparison means at the leading edge of the time width pulse outputted from the gate pulse generation means; and an inversion of the output of the third comparison means at the trailing edge. a second detection means that outputs at least a second and a third voltage, and a second detection means that outputs at least a second and a third voltage;
An oscilloscope comprising: a control means for storing a third voltage at the time of inversion of each detection output by the detection means.
JP17759286A 1986-07-30 1986-07-30 Oscilloscope Pending JPS6336154A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17759286A JPS6336154A (en) 1986-07-30 1986-07-30 Oscilloscope

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17759286A JPS6336154A (en) 1986-07-30 1986-07-30 Oscilloscope

Publications (1)

Publication Number Publication Date
JPS6336154A true JPS6336154A (en) 1988-02-16

Family

ID=16033687

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17759286A Pending JPS6336154A (en) 1986-07-30 1986-07-30 Oscilloscope

Country Status (1)

Country Link
JP (1) JPS6336154A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5421956A (en) * 1991-11-20 1995-06-06 Nippondenso Co., Ltd. Method of fabricating an integrated pressure sensor

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS546225A (en) * 1977-06-15 1979-01-18 Tokujiyu Kimura Horizontal governor
JPS54150176A (en) * 1978-05-17 1979-11-26 Matsushita Electric Ind Co Ltd Signal extracting and operating apparatus
JPS5920105A (en) * 1982-07-22 1984-02-01 有限会社タ−モ Cap for bag

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS546225A (en) * 1977-06-15 1979-01-18 Tokujiyu Kimura Horizontal governor
JPS54150176A (en) * 1978-05-17 1979-11-26 Matsushita Electric Ind Co Ltd Signal extracting and operating apparatus
JPS5920105A (en) * 1982-07-22 1984-02-01 有限会社タ−モ Cap for bag

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5421956A (en) * 1991-11-20 1995-06-06 Nippondenso Co., Ltd. Method of fabricating an integrated pressure sensor
US5528214A (en) * 1991-11-20 1996-06-18 Nippondenso Co., Ltd. Pressure-adjusting device for adjusting output of integrated pressure sensor

Similar Documents

Publication Publication Date Title
US4736189A (en) Method and apparatus for calibrating an analog-to-digital conversion apparatus
US4578667A (en) Digital acquisition system including a high-speed sampling gate
US4786861A (en) Frequency counting apparatus and method
US20050219107A1 (en) System and method for successive approximation
US4251754A (en) Digital oscilloscope with reduced jitter due to sample uncertainty
US4486707A (en) Gain switching device with reduced error for watt meter
US5790480A (en) Delta-T measurement circuit
JPH0582780B2 (en)
JPS6336154A (en) Oscilloscope
US4717883A (en) Method and apparatus for reducing errors in a sampling system utilizing an error-sampled feedback loop
JPH05119064A (en) Waveform measuring instrument
JPH04105073A (en) Measuring device for effective value
JPS63118669A (en) Oscilloscope
RU2071062C1 (en) Oscillograph
JPS61253934A (en) Testing device for a/d converter
EP1322969B1 (en) Rf power measurement
SU949510A1 (en) Stroboscopic converter of electric signals
JP2002357645A (en) Inspection device and inspection method for integrated circuit
SU970233A1 (en) Stroboscopic oscilloscope with sweep non-linearity correction
RU2043637C1 (en) Oscilloscope
SU1030747A1 (en) Device for measuring mis-structure characteristics
JPH063372A (en) Digital sampling oscilloscope apparatus,method for measuringtime-axis error thereof and method of calibration
SU1478130A1 (en) Device for suppressing non-stabilities of stroboscopic recorder
SU748453A1 (en) Scale-time converter
SU1442921A1 (en) Digital measuring stroboscopic device