JPS63117433A - 半導体チツプの実装法 - Google Patents

半導体チツプの実装法

Info

Publication number
JPS63117433A
JPS63117433A JP61262766A JP26276686A JPS63117433A JP S63117433 A JPS63117433 A JP S63117433A JP 61262766 A JP61262766 A JP 61262766A JP 26276686 A JP26276686 A JP 26276686A JP S63117433 A JPS63117433 A JP S63117433A
Authority
JP
Japan
Prior art keywords
outer shape
semiconductor chip
semiconductor chips
chips
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61262766A
Other languages
English (en)
Inventor
Yuichiro Iba
伊庭 祐一郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP61262766A priority Critical patent/JPS63117433A/ja
Publication of JPS63117433A publication Critical patent/JPS63117433A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) この発明は、例えばテープキャリア方式による半導体チ
ップの実装法に関する。
(従来の技術) 近年、半導体技術の発展により、電子装置を小型で高驕
能にする要求から、半導体チップの薄型高密度実装化が
進んでいる。この薄型高密度実装化を実現するための手
段として、例えば半導体チップをフィルムキャリアに取
付けて実装する所謂テープキャリア方式(TAB)があ
る。
このようなテープキャリア方式は、例えば第3図に示す
ようにフィルムキャリアに半導体チップを搭載する。す
なわち、フィルムキャリア101には半導体チップ10
3を搭載するための孔部105が形成され、フィルムキ
ャリア101の一面には回路パターンから孔部105に
突出するり一ド107が設けられている。一方、半導体
チップ103はステージ109上に載置され、孔部10
5との位置合せを行なった後、ボンディングツール11
1aのツール面113aによりリード107と電極バッ
ド115とが加熱押圧されてフィルムキャリア101に
接合される。
なお、117は半導体素子が形成する回路パターン、1
19は接続媒体としてのバンブである。
ところで、このような従来の半導体チップは、例えば1
つの携帯可能媒体に使用される複数のものの外形に統一
性がない。これは、近年の装置全体の小型化の要求から
各半導体チップ103の機能を損わない範囲で小型化し
ようとするためである。また、半導体チップ103の実
装は従来ワイヤボンディングが主流であるため、半導体
チップ103の外形を′J!jIi!する必要性も少な
かった(例えば1つの携帯可能媒体に使用される半導体
チップ103として第4図(a)〜(C)参照)。
しかしながら上記のように複数の半導体チップ103a
〜103Cの外形に統一性がないと、各半導体チップ1
03a〜103Cの外形に合わせたボンディングツール
111を設定しなければならない。すなわち、第4図(
a )に係る半導体チップ103aの接合は第3図に示
すボンディングツール111aを使用し、第4図(b 
)又は第4図(C)に係る半導体チップ103b 、 
103Cの接合はボンディングツール111bを使用す
る必要があるからである。
(発明が解決しようとする問題点) 上記のように従来複数の半導体チップは外形に統一性が
ないため各半導体チップの外形に合った複数のボンディ
ングツールを設定する必要がある。このため、外形の異
なる半導体チップをフィルムキャリアに接合する際ボン
ディングツールの交換作業が煩雑であると共に、使用さ
れていないボンディングツールの管理も煩雑である。
この発明は上記問題に着目してなされたもので、ボンデ
ィングツールを交換することなく種々の機能を有する複
数の半導体チップをフィルムキャリアに接合することが
できる半導体チップの実装法の提供を目的とする。
[発明の構成] (問題点を解決するための手段) 上記目的を達成するためにこの発明は、複数の半導体チ
ップのうち最大の外形を有する半導体チップの外形に他
の半導体チップの外形を共通化させ、前記半導体チップ
に配設された電極バッドとフィルムキャリアに配設され
たリードとを前記半導体チップの外形と略同一の外形を
有するツール面を持ったボンディングツールにより加熱
押圧して接合する構成とした。
(作用) 上記構成において、複数の半導体チップの外形を前記複
数の半導体チップのうち最大の外形を有する半導体チッ
プの外形と共通化させ、ボンディングツールによりリー
ドと電極バッドとを加熱抑圧接合する。
(実施例) 以下図面に基づき、この発明の実施例を詳細に説明する
第1図および第2図はこの発明の一実施例に係わる半導
体チップの実装法を示している。
第1図および第2図において、ポリイミド等の絶縁性樹
脂テープからなるフィルムキャリア1には半導体チップ
3を搭載する孔部5が形成され、半導体チップ3は孔部
5の図中下方からフィルムキャリア1に搭載される。ま
た、フィルムキャリア1の左右縁部には長さ方向に送り
孔が設けられ、フィルムキャリア1は図外の送り装置に
より孔部5の1コマ毎に移動可能となっている。
フィルムキャリア1の一面(図中上面)には銅等の金属
箔からなるリード7が孔部5の各辺に沿い所定のピッチ
を持って複数配設されている。リード7の基部はフィル
ムキャリア1上で回路パターンを構成し、リード7の先
端部は半導体チップ3の電極バッド9との接続部として
孔部5に突出して臨んでいる。
一方、半導体チップ3はステージ11上に所定間隔を有
して載置されている。半導体チップ3の上面には回路パ
ターン13および前記電極バッド9が設けられ、例えば
電極バッド9の上部には金等からなる接続媒体としてバ
ンブ15が設けられている。
第2図(a )〜第2図<O)に示す半導体チップ38
〜3Cは、従来例に係わる第4図(a )〜第4図(C
)に示す半導体チップ103にそれぞれ対応し同じ1a
能を有する構成としである。すなわち、半導体チップ3
8〜3Cと従来例に係わる半導体チップ103a〜10
3Cとは、1つの携帯可能媒体に使用されるものとして
3つづつ示されている。ここで、半導体チップ3a〜3
Cの外形は、巾および長さとも半導体チップ3Cが最も
大きい。そして、この発明に係わる半導体チップ38〜
3Cは、上記半導体チップ3Cの外形に合わせた外形を
有している。すなわち、半導体チップ38〜3Cは、こ
れら半導体チップ3a〜3Cのうち最大の外形を有する
半導体チップ3Cの外形に半導体チップ3a 、3bの
外形を共通化させたことになる。
しかも、電極バッド9は、各半導体チップ38〜3Cの
周縁部にそれぞれ位置している。従って、半導体チップ
3a 、3bにおいては回路パターン13と電極バッド
9との間の距離が長くなっている。
フィルムキャリア1の移動途中には上下動可能なボンデ
ィングツール17が配設されている。ボンディングツー
ル17にはヒータ19が設けられ、このヒータ19の熱
とツール面21の押圧力とによりフィルムキャリア1の
リード7と半導体チップ3の電極バッド9とを熱圧着し
て接合させる構成となっている。
そして、ボンディングツール17のツール面21は、半
導体チップ38〜3Cの外形すなわち従来の半導体チッ
プ103Cの外形と略同一の外形を有している。従って
、ボンディングツール171つのみで各半導体チップ3
a〜3cをすべて接合できるようになっている。
次に作用を説明する。
上記構成において、11!導体チップ3a〜3Cをフィ
ルムキャリア1に搭載するには次のように行なう。
まず、フィルムキャリア1の孔部5と半導体チップ3a
〜3Cとの位置合わせを行なった後(第1図参照)、ボ
ンディングツール17を下降させリード7と電極バッド
9とを一括に接続する。この際、1つのボンディングツ
ール17のみにより、1つの携帯可能媒体に使用される
すべての半導体チップ38〜3Cをフィルムキャリア1
に接合することができる。
この結果、各半導体チップ3a〜3Cの外形に合った複
数のボンディングツール17を設定する必要がなくなる
また、ツール面21に対する半導体チップ3の電極バッ
ド9の位置も共通化されているため、ツール面21の温
度隔差を考慮してヒータ19の温度設定を変えることも
ない。
さらに、半導体チップ3の外形が共通化されているため
、フィルムキャリア1の孔部5の大きさも共通化するこ
とができ、管理工数を低くすることができる。
なお、この発明は上記実施例のものに限定されず、複数
の半導体チップとして1つの携帯可能媒体に使用される
もののみではなく、例えば複数の携帯可能媒体又は他の
システムに使用されるものの中から最大の外形を有する
半導体チップの外形に他の半導体チップの外形を共通化
させてもよい。
[発明の効果] 以上説明したようにこの発明によれば、複数の半導体チ
ップをフィルムキャリアに接合させるボンディングツー
ルは1つ設定すればよく、ボンディングツールを交換す
る煩わしさや管理の煩雑さを抑えることができる。
【図面の簡単な説明】
第1図はこの発明の一実施例に係わる半導体チップの実
装法を示す図、第2図は同1つの携帯可能媒体に使用さ
れる半導体チップの斜視図、第3図は従来例の半導体チ
ップの実装法を示す図、第4図は同半導体チップの第2
図に相当する斜視図。 1・・・フィルムキャリア 38〜3C・・・半導体チップ 7・・・リード 9・・・電極パッド 17・・・ボンディングツール 21・・・ツール面

Claims (3)

    【特許請求の範囲】
  1. (1)複数の半導体チップのうち最大の外形を有する半
    導体チップの外形に他の半導体チップの外形を共通化さ
    せ、前記半導体チップに配設された電極パッドとフィル
    ムキャリアに配設されたリードとを前記半導体チップの
    外形と略同一の外形を有するツール面を持ったボンディ
    ングツールにより加熱押圧して接合する半導体チップの
    実装法。
  2. (2)前記複数の半導体チップは、1つの携帯可能媒体
    に使用される半導体チップであることを特徴とする特許
    請求の範囲第1項記載の半導体チップの実装法。
  3. (3)前記複数の半導体チップは、前記電極パッドの配
    置をも共通化していることを特徴とする特許請求の範囲
    第1項又は第2項記載の半導体チップの実装法。
JP61262766A 1986-11-06 1986-11-06 半導体チツプの実装法 Pending JPS63117433A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61262766A JPS63117433A (ja) 1986-11-06 1986-11-06 半導体チツプの実装法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61262766A JPS63117433A (ja) 1986-11-06 1986-11-06 半導体チツプの実装法

Publications (1)

Publication Number Publication Date
JPS63117433A true JPS63117433A (ja) 1988-05-21

Family

ID=17380290

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61262766A Pending JPS63117433A (ja) 1986-11-06 1986-11-06 半導体チツプの実装法

Country Status (1)

Country Link
JP (1) JPS63117433A (ja)

Similar Documents

Publication Publication Date Title
US4949158A (en) Semiconductor device
US7335985B2 (en) Method and system for electrically coupling a chip to chip package
US5073817A (en) Resin encapsulated semiconductor device with heat radiator
JPS63249345A (ja) フレキシブル搭載基板
KR19990006327A (ko) 반도체장치 및 반도체장치 모듈
JPH05121644A (ja) 電子回路デバイス
EP0495629B1 (en) Vertical lead-on-chip package
JPS63117433A (ja) 半導体チツプの実装法
JPH01309362A (ja) マルチチツプ半導体装置
US20020149027A1 (en) Semiconductor device and its manufacture, and semiconductor device packaging structure
JPS63310151A (ja) 集積回路電子部品のチップの支持パッド
US6814274B2 (en) Bonding tool capable of bonding inner leads of tab tapes to electrode pads in high quality and high productivity and bonding method
JPH02134859A (ja) マルチチップ半導体装置とその製造方法
JP2748771B2 (ja) フィルムキャリア半導体装置及びその製造方法
JP3485736B2 (ja) 半導体装置とその製造方法
JP2600898B2 (ja) 薄型パッケージ装置
JPH06188362A (ja) 半導体素子の実装構造
JP2611672B2 (ja) 混成集積回路装置
JPH04139737A (ja) 半導体チップの実装方法
JPH0547847A (ja) 半導体装置
JP2806816B2 (ja) ボンディング装置およびこれを用いたボンディング方法
JP2821519B2 (ja) Ic支持フィルムの位置決め方法とそれを用いたicチップの試験方法
JPH04359464A (ja) 半導体装置
JPS62214630A (ja) バンプ付フイルムキヤリアの製造法
JPS6386534A (ja) フイルムキヤリアおよびその製造方法