JPS63114140A - 半導体製造方法 - Google Patents
半導体製造方法Info
- Publication number
- JPS63114140A JPS63114140A JP61260432A JP26043286A JPS63114140A JP S63114140 A JPS63114140 A JP S63114140A JP 61260432 A JP61260432 A JP 61260432A JP 26043286 A JP26043286 A JP 26043286A JP S63114140 A JPS63114140 A JP S63114140A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- voltage
- wafer
- capacitor
- probe
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 30
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 239000008188 pellet Substances 0.000 claims abstract description 3
- 238000000034 method Methods 0.000 claims description 5
- 239000003990 capacitor Substances 0.000 abstract description 11
- 239000000523 sample Substances 0.000 abstract description 8
- 238000007599 discharging Methods 0.000 abstract description 3
- 238000005259 measurement Methods 0.000 abstract description 3
- 235000012431 wafers Nutrition 0.000 description 18
- 238000009792 diffusion process Methods 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
血粟上■肌工公立
本発明は、半導体ウェーハに形成した半導体素子の静？
１！耐圧を測定して素子の特性を選別する半導体製造方
法に関するものである。
１！耐圧を測定して素子の特性を選別する半導体製造方
法に関するものである。
皿米皇狡丘
半導体ウェーハの製造工程において不純物拡散工程を経
て半導体素子を形成した後、各半導体素子の特性がウェ
ーハ状態のままでチェックされる。上記特性チェックを
行うに際しては、第２図に示すように、半導体ウェーハ
（１）の素子形成面にプローブ（２）の測子を当ててウ
ェーハに給電し素子毎に特性をチェｙりして、特性不良
の素子領域に傷（３）を付ける等して選別するようにし
ている。
て半導体素子を形成した後、各半導体素子の特性がウェ
ーハ状態のままでチェックされる。上記特性チェックを
行うに際しては、第２図に示すように、半導体ウェーハ
（１）の素子形成面にプローブ（２）の測子を当ててウ
ェーハに給電し素子毎に特性をチェｙりして、特性不良
の素子領域に傷（３）を付ける等して選別するようにし
ている。
（°シよゝと る
ところで、上述したウェーハ状態における半導体素子の
特性チェックを行うに際し、素子に印加される電圧は最
大定格値程度の低電圧を印加するようにしている。その
ため、ユーザでの使用時に数１００、数１０００（Ｖ）
の静電気が加わったりすると、容易に静電破壊するもの
が出てくることがあった。
特性チェックを行うに際し、素子に印加される電圧は最
大定格値程度の低電圧を印加するようにしている。その
ため、ユーザでの使用時に数１００、数１０００（Ｖ）
の静電気が加わったりすると、容易に静電破壊するもの
が出てくることがあった。
口・占 １゛ るための
本発明は、半導体ウェーハに形成した半導体素子に対し
てペレット細分割前に最大定格以上の電圧を印加して静
電耐圧を測定し、上記素子の良否を判別するようにした
ことを特徴とする。
てペレット細分割前に最大定格以上の電圧を印加して静
電耐圧を測定し、上記素子の良否を判別するようにした
ことを特徴とする。
■
ウェーハ状態のままで半導体素子に最大定格以上の電圧
を印加して静電耐圧を測定し、静電破壊したものを除去
する。
を印加して静電耐圧を測定し、静電破壊したものを除去
する。
裏立皿
本発明に係る半導体製造方法を第１図を参照して以下説
明する０図において（４）は素子が形成されている半導
体ウェーハ、（５）は測定用プローブ、（Ｃ）はプロー
ブ（５）に接続されて半導体ウェーハ（４）に電圧を印
加するコンデンサ、（Ｅ）はコンデンサ（Ｃ）を充電す
る直流電源、（Ｓ）はコンデンサ（Ｃ）の充放電を切り
換えるスイッチ、例えば電子リレーである。
明する０図において（４）は素子が形成されている半導
体ウェーハ、（５）は測定用プローブ、（Ｃ）はプロー
ブ（５）に接続されて半導体ウェーハ（４）に電圧を印
加するコンデンサ、（Ｅ）はコンデンサ（Ｃ）を充電す
る直流電源、（Ｓ）はコンデンサ（Ｃ）の充放電を切り
換えるスイッチ、例えば電子リレーである。
上記構成に基づき本発明の動作を次に示す。
まず、スイッチ（Ｓ）を電源（Ｅ）側に切り換えてコン
デンサ（Ｃ）を充電する。この時、充電電圧は、半導体
ウェーハ（４）に形成されている素子の最大定格値以上
でなければならず、例えば最大定格値が数１０（Ｖ）の
バイポーラＩＣでは、Ｃｏ−敗１０〜１０００ （ｐ
Ｆ） 、Ｅｏ −１００〜２００（Ｖ）に設定される１
次に、半導体素子が形成された半導体ウェーハ（４）の
素子の全ビンと接地ビンにプローブ（５）を当てると共
にスイッチ（Ｓ）をプローブ（５）側に切り換えると、
コンデンサＣＣ’ｌに放電しプローブ（５）を介してウ
ェーハ上の素子に瞬間的に電源（Ｅ）の電圧が加わる。
デンサ（Ｃ）を充電する。この時、充電電圧は、半導体
ウェーハ（４）に形成されている素子の最大定格値以上
でなければならず、例えば最大定格値が数１０（Ｖ）の
バイポーラＩＣでは、Ｃｏ−敗１０〜１０００ （ｐ
Ｆ） 、Ｅｏ −１００〜２００（Ｖ）に設定される１
次に、半導体素子が形成された半導体ウェーハ（４）の
素子の全ビンと接地ビンにプローブ（５）を当てると共
にスイッチ（Ｓ）をプローブ（５）側に切り換えると、
コンデンサＣＣ’ｌに放電しプローブ（５）を介してウ
ェーハ上の素子に瞬間的に電源（Ｅ）の電圧が加わる。
上記コンデンサ（Ｃ）の充放電をウェーハの全素子につ
いて各素子毎に１０回位繰り返すと、予め静電破壊し易
いものは破壊する。上記静電耐圧の測定は、半導体つ工
−ハの不純物拡散工程を経た半導体素子形成後で従来の
ウェーハ状態のままの特性チェックの前に行われ、この
段階で静電破壊したものに印をつけて区別を可能にして
おく。
いて各素子毎に１０回位繰り返すと、予め静電破壊し易
いものは破壊する。上記静電耐圧の測定は、半導体つ工
−ハの不純物拡散工程を経た半導体素子形成後で従来の
ウェーハ状態のままの特性チェックの前に行われ、この
段階で静電破壊したものに印をつけて区別を可能にして
おく。
コンデンサ（Ｃ）の容量及び電源（Ｅ）の電圧は素子の
種類、例えばバイポーラＩＣであるか、ＭＯ３ＩＣであ
るかによって異なるため、予めこれらの値をパラメータ
として素子の！ｉｉ￥ｊｉ毎に好適値を設定しておく。
種類、例えばバイポーラＩＣであるか、ＭＯ３ＩＣであ
るかによって異なるため、予めこれらの値をパラメータ
として素子の！ｉｉ￥ｊｉ毎に好適値を設定しておく。
ＭＯ３ＩＣではもともと静電耐圧が低いため保護用ダイ
オードが内蔵されているが、このダイオードの良、不良
が判別できる。
オードが内蔵されているが、このダイオードの良、不良
が判別できる。
光１Ｆと開展
本発明によれば、半導体ウェーハに形成した半導体素子
についてウェーハ状態のまま特性チェックを行う前に静
電耐圧を測定し素子の良否を判別するようにしたから、
静電耐圧が十分大きいものだけを利用することができる
。
についてウェーハ状態のまま特性チェックを行う前に静
電耐圧を測定し素子の良否を判別するようにしたから、
静電耐圧が十分大きいものだけを利用することができる
。
第１図は本発明による半導体素子の良否を判別する方法
を示す回路図、第２図は半導体ウェーハとその特性チェ
ック用プローブの斜視図である。 （４） −半導体ウェーハ、 （５）−測定用プローブ、 （Ｃ）・−・電圧印加用コンデンサ。 第１図
を示す回路図、第２図は半導体ウェーハとその特性チェ
ック用プローブの斜視図である。 （４） −半導体ウェーハ、 （５）−測定用プローブ、 （Ｃ）・−・電圧印加用コンデンサ。 第１図
Claims (1)
- （１）半導体ウェーハに形成した半導体素子に対しペレ
ット細分割前に最大定格以上の電圧を印加して静電耐圧
を測定し、上記素子の良否を判別するようにしたことを
特徴とする半導体製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61260432A JPS63114140A (ja) | 1986-10-30 | 1986-10-30 | 半導体製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61260432A JPS63114140A (ja) | 1986-10-30 | 1986-10-30 | 半導体製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63114140A true JPS63114140A (ja) | 1988-05-19 |
Family
ID=17347852
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61260432A Pending JPS63114140A (ja) | 1986-10-30 | 1986-10-30 | 半導体製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63114140A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014175643A (ja) * | 2013-03-13 | 2014-09-22 | Sharp Corp | 半導体トランジスタのテスト方法 |
-
1986
- 1986-10-30 JP JP61260432A patent/JPS63114140A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014175643A (ja) * | 2013-03-13 | 2014-09-22 | Sharp Corp | 半導体トランジスタのテスト方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5557195A (en) | Method and apparatus for evaluating electrostatic discharge conditions | |
| US7034561B2 (en) | Device and method for isolating a short-circuited integrated circuit (IC) from other ICs on a semiconductor wafer | |
| JP2760263B2 (ja) | セラミックコンデンサの初期故障品のスクリーニング方法 | |
| US3997834A (en) | State-of-charge indicator for zinc-mercuric oxide primary cells | |
| JPS63114140A (ja) | 半導体製造方法 | |
| US5990698A (en) | Test method and apparatus for semiconductor element | |
| JP2001286065A (ja) | 複数電池に接続している回路の検査方法と接続回路 | |
| KR20010021222A (ko) | 프로브 접촉상태 검출방법 및 프로브 접촉상태 검출장치 | |
| JP3156658B2 (ja) | コンデンサの充電方法 | |
| JPH0480349B2 (ja) | ||
| US11467204B2 (en) | Testing an integrated capacitor | |
| JP6417137B2 (ja) | コンデンサの絶縁抵抗測定装置 | |
| JPH0147751B2 (ja) | ||
| JP3012242B2 (ja) | 半導体集積回路の製造方法 | |
| JPH0228833B2 (ja) | ||
| CN115712048A (zh) | 具有回扫特征静电防护机构关键参数的测试装置和方法 | |
| JPH0192668A (ja) | コンデンサの漏洩電流測定方法 | |
| JPH01180472A (ja) | 半導体集積回路装置のラッチアップ耐量の測定方法及び測定装置 | |
| JPS5819074B2 (ja) | コンデンサの検査方法 | |
| RU2116687C1 (ru) | Устройство для контроля электростатических разрядов | |
| KR100412132B1 (ko) | 씨디엠 이에스디 특성을 향상시킬 수 있는 반도체 소자의제조 방법 | |
| JP3223516B2 (ja) | 帯電量測定用半導体装置 | |
| SU1539696A1 (ru) | Способ отбраковки интегральных схем | |
| JPH0315773A (ja) | 半導体装置用静電破壊試験装置 | |
| JP2001035758A (ja) | 積層セラミック電子部品のスクリーニング方法及びスクリーニング装置 |