JPS63111627A - 半導体基板の製造方法 - Google Patents

半導体基板の製造方法

Info

Publication number
JPS63111627A
JPS63111627A JP25896686A JP25896686A JPS63111627A JP S63111627 A JPS63111627 A JP S63111627A JP 25896686 A JP25896686 A JP 25896686A JP 25896686 A JP25896686 A JP 25896686A JP S63111627 A JPS63111627 A JP S63111627A
Authority
JP
Japan
Prior art keywords
semiconductor substrate
positive resist
substrate
resist
protrusions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP25896686A
Other languages
English (en)
Inventor
Susumu Kato
進 加藤
Keiji Yamauchi
山内 敬次
Toru Koyama
徹 小山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP25896686A priority Critical patent/JPS63111627A/ja
Publication of JPS63111627A publication Critical patent/JPS63111627A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] この発明は半導体基板の製造方法に関し、特に半導体基
板上の突起物を除去する方法に関するものである。
[従来の技術] バイポーラ構造およびMO8構造等の半導体素子の製造
においては、半導体基板にエピタキシャル層の形成を必
要とする場合がある。現在量産で使用されるエピタキシ
ャル成長技術は気相成長法が採用されている。たとえば
シリコンの気相成長の場合、81 HCl1とH2のガ
スを供給して、811−IC立、十H2→Si +38
CQという反応を用いて、シリコン基板上にシリコンの
エピタキシャル層を形成している。
上記の反応において、シリコン基板の表面の一部に異物
がある等の異常があると、その部分において異常成長が
生じ突起が発生する。この突起の長さは、通常、エピタ
キシャル層の厚さの数倍から十数倍にも達する。この突
起は、写真製版の工程において密着露光方式を採用した
場合はフォトマスクに当たって傷を付けたり、半導体プ
ロセス中に欠けて発塵源となったりするため、除去する
必要があった。
従来、このようにエピタキシャル成長時等に半導体基板
上に発生した突起を除去するために、第5図(a)、(
b)に示す方法を用いていた。この方法は、図に示す突
起粉砕装置を用いて半導体基板1上の突起2を粉砕する
ものである。この突起粉砕装置は、半導体基板1を装着
する吸着台11の上方にピストン12が上下動可能に設
けられたものである。まず、第5図(a )に示すよう
に、ピストン12を吸着台11から十分離した状態で、
吸着台11上に半導体基板1を吸着させる。次に、第5
図(b)に示すように、ピストン12を下方に移動して
、ピストン12の下面により、半導体基板1上の突起2
を徐々に押し潰す。
[発明が解決しようとする問題点コ 従来の方法によると、ピストン12による荷重が半導体
基板1上の突起2に集中して非常に大きな力となり、し
ばしば半導体基板1にクラックを発生させたり、半導体
基板1の割れを誘発するという問題があった。
また、飛散した突起の破片13がエピタキシャル層1a
の表面に散乱し、表面を汚染したり、表面に傷を付けた
りする原因となる等の問題もあった。
この発明は上記のような問題点を解消するためになされ
たもので、半導体基板にクラックや割れを発生させるこ
となく、また、突起の破片により半導体基板の表面を汚
染したり傷付けたりすることなく、半導体基板上の突起
を除去する方法を提供することを目的とする。
[問題点を解決するための手段] この発明に係る方法は、次のように行なうものである。
予め、ポジレジストの材質およびマスクのパターンの寸
法を現像不良を生じるように選定しておく。まず、半導
体基板の表面および半導体基板上の突起の表面に前記ポ
ジレジストを塗布する。次に、露光装置の焦点を半導体
基板上のポジレジストの表面に合わせてポジレジストを
前記パターンに露光する。そして現像を行なう。このと
き、半導体基板上の突起表面のポジレジストはすべて除
去されることになるが、半導体基板上のポジレジストに
ついては、現像不良を起こすことにより、露光部の表面
付近のみが除去されることになる。このようにして突起
の部分を除いた半導体基板上の全面にポジレジストを残
した状態でエツチングすることによって半導体基板上の
突起のみを除去する。
[作用] この発明の方法においては、露光装置の焦点を半導体基
板上のポジレジストの表面に合わせてポジレジストを露
光しているので、半導体基板の表面は焦点深度内にある
ことになり、マスクのパターンに対応して露光部と未露
光部が明確に分離される。しかし、半導体基板上の突起
の部分は、焦点深度内にないので、マスクのパターンに
対応する未露光部の形状が明確にされず、マスクのパタ
ーンとは無関係に全面が露光されることになる。
このため、現像した際に突起の表面のポジレジストは完
全に除去されることになる。
また、突起の部分を除いた半導体基板上のポジレジスト
においては、現像不良を起こすことになるので、露光部
の表面付近のポジレジストのみが除去され、半導体基板
上の全面にポジレジストが残ることになる。
このようにして、突起部分を除いた半導体基板上の全域
をポジレジストで保護した状態で、突起のみがエツチン
グにより除去されることになる。
[実施例] 以下、この発明の一実施例を図面を用いて説明する。
第1図(a)は半導体基板1上にエピタキシャル層1a
を形成した際に表面に突起2が発生した状態を示す図で
あり、第1図(b)〜(f)はこの突起2の除去方法を
示した図である。まず、第1図(b)に示すように、半
導体基板1の表面および半導体基板1上の突起2の表面
にポジレジスト3を塗布する。次に、第1図(C)に示
すように、ストライブ状または格子状のパターンを有す
るマスクを用いてポジレジスト3の表面を紫外線により
露光する。この場合、露光装置の焦点を半6一 導体基板1上のポジレジスト3の表面に合わせておく。
このようにすることによって、ポジレジスト3の表面よ
り1μm程度高い位置から1μm程度低い位置までの領
域が焦点深度内にあることになり、この領域内において
のみマスクのパターンが解像されて露光部4と未露光部
5とが明確に分離される。この領域外にある突起2の表
面においては、未露光部の形状が明確にされないので、
マスクのパターンとは無関係に全面が露光されることに
なる。このようにして露光を行なうと、半導体基板1上
のポジレジスト3の表面には、マスクのパターンと一致
したパターンに紫外線が照射され、また、突起2の表面
のポジレジスト3には全面に紫外線が照射され、紫外線
が照射された領域のみに光反応が生じて可溶性となる。
次に、第1図<d )に示すように、このポジレジスト
3を現像する。この場合、使用するポジレジスト3の特
性とマスクのパターン形状の関係を最適化することによ
り、故意に現像不良を生じさせ、半導体基板1の表面の
ポジレジスト3については、露光部4の表面付近のレジ
ストのみを除去するようにする。これを第2図〜第4図
を用いて説明する。第2図は半導体基板1の表面にポジ
レジスト3を塗布した状態を示している。第3図はこの
ポジレジスト3に比較的幅の広いパターンを露光した後
、現像した状態を示し、パターンが完全に解像された状
態となっている。これに対して、第4図はポジレジスト
3に幅の狭いパターンを露光した後、現像した状態を示
し、パターンが解像されていない状態となっている。た
とえば東京応化工業株式会社製の0FPR−800とい
う商品名のポジレジストを使用した場合、パターンのス
トライブ幅を0.6μmにすると、このストライブ幅を
現像することが困難となる。この発明においては、第4
図に示すように、半導体基板1上のポジレジスト3が現
像不良を生じて現像後も半導体基板1上にポジレジスト
3が残存するように、マスクパターンの寸法とポジレジ
スト3の材質を選定する。この場合においても、半導体
基板1上の突起2の部分は全面が露光されているため、
現像不良を生じることはなく、突起2の表面のポジレジ
スト3は完全に除去される。
次に、第1図(e )に示すように、半導体基板1上の
突起2をエツチングにより除去する。この場合、半導体
基板1の表面はポジレジスト3によって保護されている
ので、突起2のみがエツチングされる。最後に、第1図
(f )に示すように、半導体基板1の表面のポジレジ
スト3を除去して、半導体基板1上の突起2の除去が終
了する。
以上のように、この方法によれば半導体基板1に機械的
ダメージを与えることなく、半導体基板1上の突起2を
除去することができるので、半導体基板1にクラックや
割れ等が生じない。また、半導体基板1の表面をポジレ
ジスト3で保護した状態で突起2を除去するので、半導
体基板1の表面に傷を付けたり、表面を汚染したりする
こともない。
また、上記実施例においては、半導体基板1上の突起2
の除去方法について説明したが、この発明は、半導体素
子製造において、酸化膜、窒化膜、−〇− ポリシリコン層、アルミニウム層等による素子構造上の
凹部あるいは凸部をマスク合わせすることなく露光する
場合にも応用することができる。この場合においては、
露光装置の焦点深度、レジスト材料およびマスクのパタ
ーン形状を適切に選定することによって任意の段差領域
のバターニングが可能となる。
[発明の効果] 以上のように、この発明によれば、半導体基板に機械的
ダメージを与えることなく、半導体基板上の突起を除去
することができるので、半導体基板上にクラックや割れ
等が生じない。また、半導体基板の表面をポジレジスト
により保護した状態で突起を除去するので、半導体基板
の表面に傷を付けたりすることもなく、表面を汚染した
りすることもない。
【図面の簡単な説明】
第1図(a )〜(f)はこの発明による方法の一実施
例を示す工程断面図、第2図はレジスト塗布後の半導体
基板を示す斜視図、第3図は完全に現像された状態のレ
ジストを示す斜視図、第4図は現像不良状態のレジスト
を示す斜視図、第5図(a)、(b)は従来の方法を示
す正面図である。 図において、1は半導体基板、2は突起、3はポジレジ
スト、4は露光部である。 なお、各図中同一符号は同一または相当部分を示す。

Claims (1)

    【特許請求の範囲】
  1. (1)ポジレジストの材質およびマスクのパターンの寸
    法を現像不良を生じるように選定しておき、半導体基板
    の表面および半導体基板上の突起の表面に前記ポジレジ
    ストを塗布し、露光装置の焦点を半導体基板上のポジレ
    ジストの表面に合わせてポジレジストを前記パターンに
    露光した後、現像することによって、半導体基板上の突
    起表面のポジレジストを除去するとともに、半導体基板
    表面のポジレジストについては現像不良により露光部の
    表面付近のみを除去し、突起の部分を除いた半導体基板
    上の全面にポジレジストを残した状態でエッチングする
    ことによって半導体基板上の突起のみを除去する半導体
    基板の製造方法。
JP25896686A 1986-10-30 1986-10-30 半導体基板の製造方法 Pending JPS63111627A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25896686A JPS63111627A (ja) 1986-10-30 1986-10-30 半導体基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25896686A JPS63111627A (ja) 1986-10-30 1986-10-30 半導体基板の製造方法

Publications (1)

Publication Number Publication Date
JPS63111627A true JPS63111627A (ja) 1988-05-16

Family

ID=17327492

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25896686A Pending JPS63111627A (ja) 1986-10-30 1986-10-30 半導体基板の製造方法

Country Status (1)

Country Link
JP (1) JPS63111627A (ja)

Similar Documents

Publication Publication Date Title
US6593041B2 (en) Damascene extreme ultraviolet lithography (EUVL) photomask and method of making
US7569314B2 (en) Method for quartz bump defect repair with less substrate damage
US20060226118A1 (en) Methods for forming backside alignment markers useable in semiconductor lithography
US7670728B2 (en) Method for repairing bridge in photo mask
CN106896637A (zh) 空白掩模
US6756158B2 (en) Thermal generation of mask pattern
JPS63111627A (ja) 半導体基板の製造方法
JP3732118B2 (ja) 開口部用フォトマスクの不透明欠陥修理方法
TW200412471A (en) Mask having a pellicle and manufacturing method thereof
US20070037071A1 (en) Method for removing defect material of a lithography mask
KR100269329B1 (ko) 포토마스크의 결함 수리 방법
KR20170052886A (ko) 포토마스크 블랭크 및 이를 이용한 포토마스크 제조방법
CN112394614A (zh) 掩膜版、掩膜版缺陷修复方法、掩膜版的使用方法以及半导体结构
JPH06301194A (ja) フォトマスクの製造方法およびフォトマスク
CN111435218B (zh) 光刻掩膜版缺陷的修复方法及光刻掩膜版
US20080193861A1 (en) Method for repairing a defect on a photomask
KR100244296B1 (ko) 반도체소자의 제조방법.
JPS6118955A (ja) レテイクルマスク
KR20050070436A (ko) 반도체 레티클의 이물질 제거방법
JPS60167425A (ja) 半導体ウエ−ハへのパタ−ン形成方法
KR20070071117A (ko) 칩 영역의 둘레의 프레임 영역에 치밀한 콘택홀 패턴 형성영역을 갖는 위상 반전 마스크 및 그 제조방법
KR20060068642A (ko) 전자빔 노광 장치의 블랭크 포토 마스크
JPH0792658A (ja) 位相シフトレチクルの修正方法
JPH03185708A (ja) マスクアライメント方法
JP2001305718A (ja) フォトマスク及び半導体装置の製造方法