JPS63107149A - Multi-chip module - Google Patents
Multi-chip moduleInfo
- Publication number
- JPS63107149A JPS63107149A JP25173486A JP25173486A JPS63107149A JP S63107149 A JPS63107149 A JP S63107149A JP 25173486 A JP25173486 A JP 25173486A JP 25173486 A JP25173486 A JP 25173486A JP S63107149 A JPS63107149 A JP S63107149A
- Authority
- JP
- Japan
- Prior art keywords
- base
- lead frame
- bonding
- wiring board
- chip module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 9
- 239000000758 substrate Substances 0.000 claims abstract description 6
- 229920001296 polysiloxane Polymers 0.000 claims description 10
- 239000004033 plastic Substances 0.000 claims description 8
- 230000002093 peripheral effect Effects 0.000 claims description 3
- 230000017525 heat dissipation Effects 0.000 claims description 2
- 239000011521 glass Substances 0.000 abstract description 12
- 238000000034 method Methods 0.000 abstract description 11
- 238000010137 moulding (plastic) Methods 0.000 abstract description 3
- 239000003822 epoxy resin Substances 0.000 abstract description 2
- 229920000647 polyepoxide Polymers 0.000 abstract description 2
- 238000004382 potting Methods 0.000 abstract description 2
- 229920005989 resin Polymers 0.000 abstract description 2
- 239000011347 resin Substances 0.000 abstract description 2
- 239000000499 gel Substances 0.000 description 14
- 238000002844 melting Methods 0.000 description 8
- 238000004132 cross linking Methods 0.000 description 5
- 238000001723 curing Methods 0.000 description 5
- 230000035515 penetration Effects 0.000 description 5
- 230000008018 melting Effects 0.000 description 4
- 230000015654 memory Effects 0.000 description 4
- 239000000463 material Substances 0.000 description 3
- 239000003795 chemical substances by application Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229920001971 elastomer Polymers 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000000465 moulding Methods 0.000 description 2
- 239000003921 oil Substances 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 229920002379 silicone rubber Polymers 0.000 description 2
- 239000004945 silicone rubber Substances 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 229910003271 Ni-Fe Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000003848 UV Light-Curing Methods 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 125000000217 alkyl group Chemical group 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000003054 catalyst Substances 0.000 description 1
- 238000009833 condensation Methods 0.000 description 1
- 230000005494 condensation Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 239000004615 ingredient Substances 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000013307 optical fiber Substances 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 239000003566 sealing material Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000004447 silicone coating Substances 0.000 description 1
- 229920002545 silicone oil Polymers 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- 238000001721 transfer moulding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Abstract
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はマルチチップモジエールに関し、特に。[Detailed description of the invention] [Industrial application field] The present invention relates to multichip modules, and more particularly.
いわゆるＳｉ ｏｎ Ｓｉ方式によるマルチチップ
モジュールにおける改良技術に関する。The present invention relates to an improved technology for multi-chip modules based on the so-called Si on Si method.
従来提唱されているＳｉ ｏｎ Ｓｉ方式によるマ
ルチチップモジュールの主要構造は次の通りである。The main structure of a conventionally proposed Si on Si multichip module is as follows.
すなわち、例えはマザーチップと称されるＳｉ系配線基
板に、メモリ素子や論理素子の半導体素子（チップ）を
マルチに、当該素子の突起電極（バンプ）により、接合
し、当該配線基板の反対面をベースに接合し、当該配線
基板とダム（ポツティング枠）との間に介装したリード
フレームと当該配線基板とｔボンディングワイヤにより
接続し、シリコーンゲルな当該ダム内側にポツティング
して、熱硬化後、ダムにキャップを取付し、さらに、ベ
ースの裏面に放熱フィンを取付けして成る。なお、当該
マルチチップモジュールについて述べた文献の例として
は、日経マグロウヒル社刊［日経エレクトロニクス４１
９８４年１１月号があげられろ。That is, for example, multiple semiconductor elements (chips) such as memory elements and logic elements are bonded to a Si-based wiring board called a mother chip using protruding electrodes (bumps) of the elements, and the opposite side of the wiring board is bonded. A lead frame is inserted between the wiring board and the dam (potting frame) and the wiring board is connected to the base using a T-bonding wire, and the silicone gel is potted inside the dam, and after thermosetting. , a cap is attached to the dam, and a radiation fin is attached to the back of the base. An example of a document describing the multi-chip module is Nikkei Electronics 41 published by Nikkei McGraw-Hill.
Give me the November 984 issue.
上記マルチチップモジニーｙにあっては、ベースとリー
ドフレームとをそれぞれディスリート部品として個別に
そろえ、そして、ベースに低融点ガラスを塗布し、また
、ダムにも低融点ガラスを塗布しておき、これらベース
とダムとの間にリードフレームを介装させ、当該低融点
ガラスを加熱炉で溶融させて、それぞれを接合させる方
式かとられている。In the above-mentioned multi-chip modiny y, the base and lead frame are each individually arranged as discrete parts, and the base is coated with low melting point glass, and the dam is also coated with low melting point glass. A method is used in which a lead frame is interposed between the base and the dam, and the low melting point glass is melted in a heating furnace to join each other.
そのため、組立部品の接合工程が多くなるという難点が
ある。Therefore, there is a drawback that the number of joining steps for the assembled parts increases.
また、接合のための低融点ガラスやボッティン、グ枠を
そろえる必要があり１組立部品の点数も多くならざるを
得ない。In addition, it is necessary to prepare low-melting glass, bottling, and gating frames for bonding, and the number of parts for one assembly inevitably increases.
本発明は組立工程な堡略化し、また、組立部品点数を低
減したマルチチップモジエールを提供することを目的と
する。An object of the present invention is to provide a multi-chip module that simplifies the assembly process and reduces the number of assembled parts.
本発明の前記ならびにそのほかの目的と新規な特徴は、
本明細書の記述および添付図面からあきらかになるであ
ろう。The above and other objects and novel features of the present invention include:
It will become clear from the description of this specification and the accompanying drawings.
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおりである。A brief overview of typical inventions disclosed in this application is as follows.
すなわち、本発明では、予じめベースとリードフレーム
とをプラスチック製モールド部材により、一体構造のも
のとなしておき、当該基体を用いて順次マルチチップモ
ジエールを構成するようにする。当該基体は、ベース上
にリードフレームを載置し、ベースの上下周辺部にプラ
スチックをモールドすることにより形成されている。That is, in the present invention, a base and a lead frame are made into an integral structure by a plastic molded member in advance, and the multi-chip module is sequentially constructed using the base. The base body is formed by placing a lead frame on the base and molding plastic on the upper and lower peripheral parts of the base.
これにより、ベースとリードフレームとは一体となって
いるので、これらを接合する低融点ガラスが不要となり
、従来のごときベースに低融点ガラスｙａ’塗布丁石工
程が省略され、また、当該モールド部材がダムの役目を
するのでダムか不要となり、従って、ダムへの低融点ガ
ラスの塗布、ダムの接合工程も不要となり、工程が簡略
化され、かつ、組立部品数を低減することかできた。As a result, the base and lead frame are integrated, so there is no need for low-melting glass to join them, and the conventional process of applying low-melting glass ya' to the base is omitted, and the mold member Since it acts as a dam, there is no need for a dam, and therefore the process of applying low-melting glass to the dam and bonding the dam is also unnecessary, simplifying the process and reducing the number of assembled parts.
次に、本発明を１図面に示す実施例に基づいて説明する
。Next, the present invention will be explained based on an embodiment shown in one drawing.
第２図に示すように、予め、ベース１１）上に、その一
部（２人）を当該ベース（１１上に、その他部（２Ｂ）
を当該ベース（１）の外部に突出てるようにして、リー
ドフレーム（２）を載置し、当該ベース（１）とリード
フレーム（２１の−Ｗ（ｚＡ）とを、当該ベース＋１１
の上下周辺部にモールドしたプラスチック製モールド部
材（３１により挾持させて、パッケージ基体（４１を構
成しておく。As shown in FIG.
Place the lead frame (2) so that it protrudes outside of the base (1), and connect the base (1) and the lead frame (-W(zA) of 21 to the base +11
A package base (41) is formed by sandwiching plastic mold members (31) molded on the upper and lower peripheral parts of the package body (41).
当該ベース（１１は、例えばＳｉＣ基板により構成され
る。The base (11) is made of, for example, a SiC substrate.
リードフレーム（２）は、例えばＮ ｉ −Ｆ ｅ系合
金やＣｕ系合金により構成されている。該リードフレー
ム（２）の詳細な図示は省略されているが、当該リード
フレームは図示のごときリード部（２人）（２Ｂ）の他
に、これらリードを連結するダムやフレーム部などを有
して成る。The lead frame (2) is made of, for example, a Ni-Fe alloy or a Cu alloy. Although a detailed illustration of the lead frame (2) is omitted, the lead frame has, in addition to the lead parts (2 people) (2B) shown in the figure, a dam, a frame part, etc. that connect these leads. It consists of
当該プラスチック製モールド部材（３）は、ベース（１
１上にリードフレーム（２）’ｖａｓｔ、たものを、ト
ランスファーモールド成型金型などの金型内に収納し、
樹脂例えばエポキシ樹脂をモールドすることにより形成
することかできる。The plastic mold member (3) has a base (1
Place the lead frame (2) on top of the lead frame (2) in a mold such as a transfer molding mold,
It can be formed by molding a resin such as an epoxy resin.
第１図はかかるパッケージ基体（４）を使用して成る本
発明の実施例を示すマルチチップモジュールの構成断面
図で、第２図に示すパッケージ基体（４１の実装面（５
）に、第１図に示すように、半導体素子（６）をその突
起電極（７）により接合してなる配緑基版（８）の裏面
を接合する。半導体素子（チップ）（６）は、例えばシ
リコン単結晶基板から成り、周知の技術によってこのチ
ップ内には多数の回路素子が形成され、１つの回路機能
が与えられている。回路素子の具体例は、例えはＭＯＳ
トランジスタから放り、これらの回路素子によって、例
えば論理回路およびメモリの回路機能が形成されている
。FIG. 1 is a cross-sectional view of the structure of a multi-chip module showing an embodiment of the present invention using such a package base (4), and the mounting surface (5) of the package base (41) shown in FIG.
), as shown in FIG. 1, the back surface of a green substrate (8) formed by bonding a semiconductor element (6) with its protruding electrodes (7) is bonded. The semiconductor element (chip) (6) is made of, for example, a silicon single crystal substrate, and a large number of circuit elements are formed within this chip using well-known techniques to provide one circuit function. A specific example of a circuit element is a MOS
Apart from the transistors, these circuit elements form the circuit functions of, for example, logic circuits and memories.
当該素子（６）は、メモリ素子や論理回路などが組合さ
れ、マルチに当該配線基板（８）に接合される。The element (6) is a combination of a memory element, a logic circuit, etc., and is bonded to the wiring board (8) in multiple ways.
当該突起電極（７）の例としては、チップ０内Ａ！を極
配線（パッド）上にバリヤ金属（Ｃｒ−Ｃｕ−Ａｕ ）
！介して半球状の半田バンプを形成してなる場合があげ
られる。いわゆるＣＣＢ（コンドロールド・コラップス
・ボンディング）接続が用いられる。An example of the protruding electrode (7) is A! in chip 0! A barrier metal (Cr-Cu-Au) is placed on the electrode wiring (pad).
! For example, a hemispherical solder bump may be formed through the solder bump. A so-called CCB (chondral collapse bonding) connection is used.
配線基板（８）は１例えばＳｉウェハに所定の配線を構
成したものか例示される。配線基板（８）とリードフレ
ーム（２）のインナーリード（２Ａ）とをボンディング
ワイヤ（９）により接続する。これにより、半導体素子
（６）内の内部配線は、突起電極（７）、配線基板（８
）の当該配線、ボンディングワイヤ（９）、リードフレ
ーム（２（を経由して外部に引き出してることが可能と
なる。The wiring board (8) is, for example, a Si wafer with predetermined wiring. The wiring board (8) and the inner leads (2A) of the lead frame (2) are connected by bonding wires (9). As a result, the internal wiring within the semiconductor element (6) is connected to the protruding electrode (7) and the wiring board (8).
), the bonding wire (9), and the lead frame (2).
パッケージ基体（４）の実装面（５）側のプラスチック
製モールド部材（３）により区画された内部に、当該モ
ールド部材ｆ３１’＆、シリコーンゲルのボッティング
の際の流れ止めとして用いて、シリコーンゲルａＱｌヲ
ボッティングする。Silicone gel is placed inside the package base (4) on the mounting surface (5) side, partitioned by the plastic mold member (3). Botting aQl.
本発明に使用されるシリコーン（系）ゲルＵ■としては
、従来エレクトロニクスあるいはオプティカルファイバ
ー用シリコーンコーディング剤として市販されていたも
のを使用でき、例えばシリコーンゲルはＩＣメモリのソ
フトエラ一対策用として用いられていた。As the silicone gel U used in the present invention, those conventionally commercially available as silicone coating agents for electronics or optical fibers can be used. For example, silicone gel is used as a countermeasure against soft errors in IC memory. Ta.
本発明はこれを封止材料として使用せんとするものであ
る。The present invention aims to use this as a sealing material.
ゲルは、その加熱硬化前はリキッド状態であり、１液タ
イプ、２液タイプがあり１例えば主剤と硬化剤とからな
る２液タイプの場合、これら！混合すると反応硬化（架
橋反応）シ、硬化物を得る。Gel is in a liquid state before it is heated and cured, and there are two types: one-part type and two-part type. When mixed, a cured product is obtained through reaction curing (crosslinking reaction).
硬化システムとしては次の反応式で示す様に、締金型、
付加型、紫外線硬化型がある。As shown in the following reaction equation, the curing system uses a clamping mold,
There are addition type and UV curing type.
縮合型
＋ＲＯＨ
Ｃａｔ：５ｎ−Ｔｉ系触媒
Ｒ：例えば
アルキル基（以下同じ）
付加型
ＣＨｔ ＣＨＩ −８ｉ−
紫外線硬化型
硬化物を得るに、加熱（ベーク）−ｆるとゴム化が進む
。Condensation type + ROH Cat: 5n-Ti-based catalyst R: For example, an alkyl group (the same applies hereinafter) Addition type CHt CHI -8i- To obtain an ultraviolet curable cured product, heating (baking) -f progresses the rubberization.
本発明に使用されるシリコーン系ゲルはシリコーンゴム
やシリコーンオイルと架橋密度が異なるものである。The silicone gel used in the present invention has a crosslinking density different from that of silicone rubber or silicone oil.
例えば架橋密度の大小からみるとゴムが架橋密度が一番
大で、その下がゲル、さらに、その下がオイルというこ
とになる。For example, looking at the crosslinking density, rubber has the highest crosslinking density, below that is gel, and below that is oil.
架橋密度は一般に針入度計を用いて測定され、針入度計
についてはＪＩＳＫ２８０８に規定され、それに使用さ
れろ針についてはＡＳＴＭＤ１３２１に規格がある。The crosslinking density is generally measured using a penetrometer, and the penetrometer is specified in JISK2808, and the needle used therein is specified in ASTM D1321.
針入度からみて、一般に、ゲルは４０〜２００朋の範囲
、オイルは２００ｍ１＋以上であり、ゲルの硬化反応の
促進によりゴム化が起こり、ゴムと称されているものは
一般に針入度４０朋以下である。In terms of penetration, gels generally have a penetration of 40 to 200mm, while oils have a penetration of 200m1+ or more. Rubberization occurs by accelerating the curing reaction of gel, and what is called rubber generally has a penetration of 40mm. It is as follows.
本発明に使用されるシリコーン系ゲル０■には前記の如
く、市販のものが使用され、例えば信越化学工業社１Ｋ
ＪＲ９０１０，Ｘ−３５−１００、東しシリコーン社ｆ
ｆＪｃＲ６１１０などが使用できる。As mentioned above, the silicone gel 0 used in the present invention is a commercially available product, such as Shin-Etsu Chemical Co., Ltd.
JR9010, X-35-100, Toshi Silicone Company f
fJcR6110 etc. can be used.
上記Ｘ−３５−１００（Ａ（主剤）、Ｂ（硬化剤）２液
タイプ、針入度１００〕の硬化反応機構は白金付加型で
、２液低温高温用ゲルで一７５〜２５０Ｃの温度範囲で
使用できる。The curing reaction mechanism of the above X-35-100 (A (base ingredient), B (curing agent) 2-component type, penetration rate 100) is a platinum addition type, and is a 2-component low-temperature and high-temperature gel with a temperature range of -75 to 250C. Can be used in
当該シリコーンゲルααは極めて耐湿性が良好である。The silicone gel αα has extremely good moisture resistance.
しかし、当該ゲルαＣは柔軟であり、半導体素子（６）
などを機械的に保護するために、キャップ（１１１を、
前記モールド部材（３）に、接合材料（１ｚにより取付
けてる。However, the gel αC is flexible, and the semiconductor device (6)
In order to mechanically protect the
It is attached to the mold member (3) using a bonding material (1z).
キャップｑυは、例えば金属により構成される。The cap qυ is made of metal, for example.
当該接合材料（１２）は、例えばシリコーン系ゴム接着
剤が使用される。ベースｉｌ＋の裏面に、放熱フィンα
Ｊを取付けてる。For example, a silicone rubber adhesive is used as the bonding material (12). Heat dissipation fin α on the back side of base il+
I am installing J.
本発明では、ベース（１）とリードフレーム（２１とを
プラスチックモールド成形によるプラスチック製モール
ド部材（３）により一体化してあり、また、当該モール
ド部材（３）が従来のダムを役目をするので、従来のご
とく、ベースにガラスを塗布、また、ダムにもガラスを
塗布し、これらベースとダム間にリードフレームを介装
させ、当該ガラスを溶融させて接合する工程が省略され
、接合のためのガラスも、かつ個別部品としてのダムも
不要となり、従−て、組立工程が簡略化されると共に組
立部品点数も低減することかできた。In the present invention, the base (1) and the lead frame (21) are integrated by a plastic mold member (3) formed by plastic molding, and the mold member (3) serves as a conventional dam. The conventional process of applying glass to the base and also applying glass to the dam, interposing a lead frame between the base and the dam, and melting the glass to join them is omitted. Neither glass nor a dam as an individual component is required, so the assembly process is simplified and the number of assembled parts can be reduced.
以上本発明者によってなされた発明を実施例にもとづき
具体的に説明したが１本発明は上記実施例に限定される
ものではな（、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。Although the invention made by the present inventor has been specifically described above based on examples, the present invention is not limited to the above-mentioned examples (although it is possible to make various changes without departing from the gist of the invention). Not even.
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記のとうりであ
る。A brief explanation of the effects obtained by typical inventions disclosed in this application is as follows.
本発明によれば組立工程が簡略化され、組立部品数を低
減することかできるマルチチップモジ−一ルを提供する
ことができた。According to the present invention, it is possible to provide a multi-chip module in which the assembly process is simplified and the number of assembled parts can be reduced.
第１図は本発明の実施例を示す構成断面図、第２図は本
発明の実施例を示′″ｒ要部断面図である。
１・・・ベース、２・・・ＩＪ −）”フレーム、３・
・・プラスチック製モールド部材、４・・・パッケージ
基体、５・・・パッケージ基体実装面、６・・・半導体
素子、７・・・突起電極、８・・・配線基板、９・・・
ボンディングワイヤ、１０・・・シリコーンゲル、１１
・・・キャップ、１２・・・接合材料、１３・・・放熱
フィン。
第 １ 図Fig. 1 is a cross-sectional view of the configuration of an embodiment of the present invention, and Fig. 2 is a cross-sectional view of essential parts of the embodiment of the present invention. 1...Base, 2...IJ-)" Frame, 3.
... Plastic mold member, 4... Package base, 5... Package base mounting surface, 6... Semiconductor element, 7... Protruding electrode, 8... Wiring board, 9...
Bonding wire, 10... Silicone gel, 11
...Cap, 12...Joining material, 13...Radiation fin. Figure 1
Claims (1)
の他部を当該ベースの外部に突出して、リードフレーム
を載置し、当該ベースとリードフレームの前記一部とを
、当該ベースの上下周辺部にモールドしたプラスチック
製モールド部材により挾持させて成るパッケージ基体を
構成しておき、当該基体の実装面に、半導体素子をその
突起電極により接合してなる配線基板の裏面を接合し、
該配線基板と前記リードフレームとをボンディングによ
り接続し、前記基体のベース下部の前記モールド部材に
より区画される内部にシリコーンゲルを充填して前記半
導体素子の封止を行ない、当該モールド部材にキャップ
を接合し、前記基体の配線基板を接合している反対面に
放熱フィンを取付して成ることを特徴とするマルチチッ
プモジュール。 ２ ベースが、ＳｉＣ基板より成る、特許請求の範囲第
１項記載のマルチチップモジュール。[Claims] 1. A lead frame is placed on a base in advance, with a part of the lead frame on the base and the other part protruding outside the base, and the base and the part of the lead frame A package base is formed by sandwiching the above and the like with plastic molded members molded on the upper and lower peripheral parts of the base, and a wiring board is formed by bonding the semiconductor element to the mounting surface of the base using its protruding electrodes. Join the back side,
The wiring board and the lead frame are connected by bonding, silicone gel is filled in the interior defined by the mold member under the base of the base body to seal the semiconductor element, and a cap is attached to the mold member. 1. A multi-chip module characterized in that a heat dissipation fin is attached to the opposite surface of the base body to which the wiring board is bonded. 2. The multi-chip module according to claim 1, wherein the base is made of a SiC substrate.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25173486A JPS63107149A (en) | 1986-10-24 | 1986-10-24 | Multi-chip module |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25173486A JPS63107149A (en) | 1986-10-24 | 1986-10-24 | Multi-chip module |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63107149A true JPS63107149A (en) | 1988-05-12 |
Family
ID=17227157
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25173486A Pending JPS63107149A (en) | 1986-10-24 | 1986-10-24 | Multi-chip module |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63107149A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5138433A (en) * | 1990-03-16 | 1992-08-11 | Kabushiki Kaisha Toshiba | Multi-chip package type semiconductor device |
| US5719436A (en) * | 1995-03-13 | 1998-02-17 | Intel Corporation | Package housing multiple semiconductor dies |
-
1986
- 1986-10-24 JP JP25173486A patent/JPS63107149A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5138433A (en) * | 1990-03-16 | 1992-08-11 | Kabushiki Kaisha Toshiba | Multi-chip package type semiconductor device |
| US5719436A (en) * | 1995-03-13 | 1998-02-17 | Intel Corporation | Package housing multiple semiconductor dies |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0167439B1 (en) | Semiconductor device | |
| US7413926B2 (en) | Methods of making microelectronic packages | |
| US6169328B1 (en) | Semiconductor chip assembly | |
| US5610442A (en) | Semiconductor device package fabrication method and apparatus | |
| US6083776A (en) | Molded lead frame ball grid array | |
| US6249050B1 (en) | Encapsulated transfer molding of a semiconductor die with attached heat sink | |
| JP2004530307A (en) | Chip lead frame | |
| CN215377395U (en) | Packaging structure for semiconductor chip | |
| JPH0491448A (en) | Flip-chip type semiconductor device | |
| JPS63107149A (en) | Multi-chip module | |
| JP2982971B2 (en) | Post mold cavity package for integrated circuits with internal dam bar | |
| JPH09246464A (en) | Semiconductor device and manufacture thereof | |
| US5849607A (en) | Process for attaching a lead frame to a semiconductor chip | |
| JPH0689914A (en) | Method for sealing semiconductor device | |
| JPS62194653A (en) | Semiconductor device | |
| KR0161353B1 (en) | Manufacture of epoxy mold packing | |
| TW480688B (en) | Window BGA package structure | |
| KR0167438B1 (en) | Method for manufacturing semiconductor device | |
| JPS6379330A (en) | Semiconductor device | |
| JPH09148353A (en) | Semiconductor device, manufacturing method and manufacturing apparatus thereof | |
| KR0167389B1 (en) | Semiconductor device | |
| JPH0982846A (en) | Resin-sealed semiconductor device, manufacture thereof and lead frame to be used for that | |
| JP2002368030A (en) | Resin-sealed semiconductor device and method of manufacturing the same | |
| JPS59145534A (en) | Method for sealing of semiconductor device | |
| JPH0582567A (en) | Structure for mounting electronic part |