JPS6379330A - Semiconductor device - Google Patents

Semiconductor device

Info

Publication number
JPS6379330A
JPS6379330A JP61223609A JP22360986A JPS6379330A JP S6379330 A JPS6379330 A JP S6379330A JP 61223609 A JP61223609 A JP 61223609A JP 22360986 A JP22360986 A JP 22360986A JP S6379330 A JPS6379330 A JP S6379330A
Authority
JP
Japan
Prior art keywords
columnar body
metal
resist
semiconductor element
mounting board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61223609A
Other languages
Japanese (ja)
Inventor
Yasuyuki Uchiumi
内海 康行
Masayuki Shirai
優之 白井
Takayuki Okinaga
隆幸 沖永
Kunizo Sawara
佐原 邦造
Kanji Otsuka
寛治 大塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi ULSI Engineering Corp
Hitachi Ltd
Original Assignee
Hitachi ULSI Engineering Corp
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi ULSI Engineering Corp, Hitachi Ltd filed Critical Hitachi ULSI Engineering Corp
Priority to JP61223609A priority Critical patent/JPS6379330A/en
Publication of JPS6379330A publication Critical patent/JPS6379330A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3431Leadless components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007Surface contacts, e.g. bumps

Abstract

PURPOSE:To improve the life of a connection part, by arranging, on the surface of a mounting substrate, a metal pillar-shaped body having a melting point higher than a projection electrode, and connecting a semiconductor element having the projection electrode and the metal pillar-shaped body by controlled collapse bonding. CONSTITUTION:After a film resist 2 is laminated on the surface of a mounting substrate 1, a lot of holes reaching the substrate surface are formed in the resist 2. In the inside of holes of the resist 2, a metal like copper is supplied to form a pillar-shaped body 4, on which and Ni layer 7 and an Au layer 8 are laminated. After that, the resist 2 is eliminated. Solder bump in the form of a semisphere of the projection electrode 5 of a semiconductor element 6 is melted by a solder reflow method, and the element 6 and the substrate 1 are connected by controlled collapse bonding.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置に関し、特に、当該装置を栴成する
半導体素子と実装基板とを接合しているコンドロールド
コラップスポンディyグ(CCB)接続部の寿命向上技
術に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a semiconductor device, and in particular to a condorled collapsed sponge (CCB) that joins a semiconductor element forming the device and a mounting board. ) Concerning technology to improve the lifespan of connection parts.

〔従来の技術〕[Conventional technology]

半導体ペレット(チップ)は多数の外部への接続端子を
持っており、これらの端子を何らかの方法で外部のもの
と接続してはじめてその機能を発揮することができる。
Semiconductor pellets (chips) have a large number of external connection terminals, and can only perform their functions if these terminals are connected to external devices in some way.

当該接続端子の一形態に、A4内部配線を形成したプレ
ーナ素子の表面をSIO!保護膜により被覆し、電極用
窓をあけ、Cr−Cu−Auよりなる電極下地を形成後
、5n−Pbを用いて半球状のバンブ(突起電極)を形
成し゛(なるものがある。
As one form of the connection terminal, the surface of a planar element on which A4 internal wiring is formed is SIO! After covering with a protective film, opening an electrode window, and forming an electrode base made of Cr--Cu--Au, a hemispherical bump (protruding electrode) is formed using 5n-Pb.

かかる電極構造を有するフリップチップは、コンドロー
ルド・コラップス・リフローチップと称され、当該バン
ブにより、セルファラインの配線基板(実装基板)に接
合する技術はコンドロールド・コラップス・ボンディン
グ(CCB)方式と称される。
A flip chip having such an electrode structure is called a condorold collapse reflow chip, and the technology for bonding it to a Selfaline wiring board (mounting board) using the bump is called a condorence collapse bonding (CCB) method. .

この接合の一例は、当該基板側に予備ノ・ンダを施して
おぎ、上記ハンダバンブを有するフリップチップを載置
し、当該ノ・ンダを溶融させて接合することにより行わ
れる。
An example of this bonding is performed by applying a preliminary solder to the substrate, placing the flip chip having the solder bumps, and melting the solder to join.

かかるCCB接続が、例えばセラミック基板に、シリコ
ンチップを接合するように、これら基板とチップとの熱
膨張係数が異なるような場合には、かかる熱膨張係数差
に基づ(応力が当該接続部にかかり、当該接続部を破断
に至らしめたりする。
When such a CCB connection is made, for example, by bonding a silicon chip to a ceramic substrate, where the thermal expansion coefficients of these substrates and chips are different, stress may be applied to the connection part based on the difference in thermal expansion coefficients. This may cause the connection to break.

なお、コンドロールド・コラップス・ボンディング方式
について述べた文献の例としては、1980年1月15
日(株)工業調査会発行rIC化実装技術」P79〜8
1があげられる。
An example of a document describing the condolence collapse bonding method is January 15, 1980.
"rIC implementation technology" published by Nihon Kogyo Kenkyukai Co., Ltd. P79-8
1 can be given.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

本発明は熱膨張係数差に基づく応力を容易に吸収でき、
CCB接続部の破断を防止して、CCB接続寿命の向上
を図ることのできる技術を提供することを目的とする。
The present invention can easily absorb stress based on the difference in thermal expansion coefficients,
It is an object of the present invention to provide a technique that can prevent breakage of a CCB connection part and improve the lifespan of a CCB connection.

本発明の前記ならびにそのほかの目的と新規な特徴は、
本明細書の記述および添付図面からあきらかになるであ
ろう。
The above and other objects and novel features of the present invention include:
It will become clear from the description of this specification and the accompanying drawings.

〔問題点を解決するための手段〕[Means for solving problems]

本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおりである。
A brief overview of typical inventions disclosed in this application is as follows.

本発明では、基板上に、Cuなとの金属より成る柱状体
を立設し、該柱状体の上に、半田バンブを有するフリッ
プチップの当該バンブを溶融させて、コントロールドコ
ラップスボンディングを行なう。当該柱状体は当該半田
バンブよりも高い融点を有する金属により構成する。
In the present invention, a columnar body made of a metal such as Cu is erected on a substrate, and the bumps of a flip chip having solder bumps are melted on the columnar body to perform controlled collapse bonding. The columnar body is made of a metal having a higher melting point than the solder bump.

〔作用〕[Effect]

このように、柱状体を介在させて、バンブな接合するの
で、基板とチップとの間の距離が犬となる。CCB接続
部に加わる応力は、当該接続高さに反比例して小さくな
るので、CCB接続寿命を向上させることができる。
In this way, since bumpy bonding is performed with the interposition of a columnar body, the distance between the substrate and the chip becomes a dog. Since the stress applied to the CCB connection decreases in inverse proportion to the height of the connection, the lifespan of the CCB connection can be improved.

〔実施例〕〔Example〕

次に、本発明を、図面に示す実施例に基づ〜・て説明す
る。
Next, the present invention will be explained based on embodiments shown in the drawings.

第2図に示すように、実装基板(1)表面に、フィルム
レジスト(2)を積層する。次いで、第3図に示スヨう
に、該フィルムレジスト(2)に、実装基板(1)表面
にまで到達する多数の穴(3)を形成する。
As shown in FIG. 2, a film resist (2) is laminated on the surface of the mounting board (1). Next, as shown in FIG. 3, a large number of holes (3) are formed in the film resist (2), reaching the surface of the mounting board (1).

これら穴(3)の内部に、金属を、蒸着またはメッキに
より充填する。
The insides of these holes (3) are filled with metal by vapor deposition or plating.

次いで、フィルムレジスト(2)をエツチング除去する
。エツチングに先立ち、当該金属の上面に、Ni層を蒸
鵬やメッキ技術などにより積層し、さら’sku層を同
様にして積層する。
Next, the film resist (2) is removed by etching. Prior to etching, a Ni layer is laminated on the upper surface of the metal by vapor deposition or plating techniques, and a 'SKU layer is further laminated in the same manner.

第4図に示すように、当該レジスト(2)除去後には、
前記金属より成る柱状体(4)が形成される。
As shown in FIG. 4, after removing the resist (2),
A columnar body (4) made of the metal is formed.

このように、金属柱状体(4)を表面に有する実装基板
(1)に、突起電極(5)を有する半導体素子(6)を
、コントロールドコラップスボンディング方式により接
合する。
In this manner, the semiconductor element (6) having the protruding electrode (5) is bonded to the mounting substrate (1) having the metal columnar body (4) on its surface by the controlled collapse bonding method.

第1図に示すように、実装基板(1)の表面に立設され
た金属柱状体(4)の上面には、N i Jm(71お
よびAu層(8)が形成されており、該AuJim(8
1上に、予備半田(図示せず)を施しておぎ、突起電極
(5)の半球状の半田バンブを、ハンダリフロー法によ
り、溶融させ、接合させろ。
As shown in FIG. 1, N i Jm (71) and an Au layer (8) are formed on the upper surface of the metal columnar body (4) erected on the surface of the mounting board (1). (8
1, apply preliminary solder (not shown), and melt and join the hemispherical solder bumps of the protruding electrodes (5) by a solder reflow method.

なお、第1図では、除去前のフィルムレジスト(2)を
発明の理解を助けるために併記しである。
In addition, in FIG. 1, the film resist (2) before removal is also shown to aid understanding of the invention.

実装基板1は、例えばセラミック基板により構成される
The mounting board 1 is made of, for example, a ceramic board.

フィルムレジスト(2)は、ドライフィルム([)状の
もので、例えば、溶液型フォトレジスト材料なボυエチ
レンテレフタレート膜またはセルローズアセテート膜等
の支持体の上に均一に塗布して乾燥したものが例示され
る。
The film resist (2) is a dry film ([)-like material, for example, a solution type photoresist material that is uniformly coated on a support such as a ethylene terephthalate film or a cellulose acetate film and dried. Illustrated.

金属柱状体(4)を構成する金属(合金を含む)は、例
えばCuが例示され、該金属は、第1図に示すような接
合形態から、突起電極(半田)よりも融点が高いことが
必要である。すなわち、該金属柱状体(4)は、半導体
素子(6)の実装基板11)への接合に際し、溶融され
ない。
The metal (including alloys) constituting the metal columnar body (4) is exemplified by, for example, Cu, and the melting point of this metal is higher than that of the protruding electrode (solder) due to the bonding form shown in FIG. is necessary. That is, the metal columnar body (4) is not melted when the semiconductor element (6) is bonded to the mounting board 11).

半導体素子(チップ)6は、例えばシリコン単結晶基板
から成り、周知の技術によりてこのチップ内には多数の
回路素子が形成され、1つの回路機能が与えられている
。回路素子の具体例は、例えばMOSトランジスタから
成り、これらの回路素子によって、例えば論理回路およ
びメモリの回路機能が形成されている。
The semiconductor element (chip) 6 is made of, for example, a silicon single crystal substrate, and a large number of circuit elements are formed within this chip using well-known techniques to provide one circuit function. A specific example of the circuit element is, for example, a MOS transistor, and these circuit elements form the circuit functions of, for example, a logic circuit and a memory.

突起電極(5)は、前述のごとく、例えばA1内部電極
配線を形成した上記素子の表面をSin、保護膜により
被覆し、電極用窓をあけ、Cr−Cu−AuよりなるT
It極下地を形成し、半田を用いて半球状のバンプを形
成してなるものが例示される。
As mentioned above, the protruding electrode (5) is made by covering the surface of the above-mentioned element on which the A1 internal electrode wiring is formed with a protective film of Sin, opening a window for the electrode, and using T made of Cr-Cu-Au.
An example is one in which an It base layer is formed and hemispherical bumps are formed using solder.

第5図に本発明を適用した半導体装置の一例構成断面図
を示す。
FIG. 5 shows a cross-sectional view of the configuration of an example of a semiconductor device to which the present invention is applied.

実装基板(セラミック基板)10表面には、金属柱状体
(4)を介し【、CCB接続により、半導体素子(6)
を接合する。
A semiconductor element (6) is mounted on the surface of the mounting board (ceramic board) 10 through a metal columnar body (4) and by CCB connection.
join.

実装基板(1)の裏面からは、多数のリードビン(9)
が垂直方向に出ている。
From the back side of the mounting board (1), there are many lead bins (9).
is protruding vertically.

該リードビン(9)は、実装基板(1)内の内部配線(
11により、金属柱状体(4)と電気的に接続されてお
り、半導体素子(6)の内部配線は当該リードビン(9
)により外部に引き出しされる。
The lead bin (9) is connected to the internal wiring (
11, it is electrically connected to the metal columnar body (4), and the internal wiring of the semiconductor element (6) is connected to the lead bin (9).
) is pulled out to the outside.

実装基板(1)上には、ボッティング枠aDを接着剤a
zにより、接着する。
Place the botting frame aD on the mounting board (1) using adhesive a.
Glue by z.

当該ボッティング枠Iにより区画された領域内にシリコ
ーンゲルC■をボッティングし、半導体素子(6)の封
止を行なう。
Silicone gel C2 is potted into the area defined by the botting frame I to seal the semiconductor element (6).

本発明に使用されるシリコーン(系)ゲル13としては
、従来エレクトロニクスあるいはオプティカルファイバ
ー用シリコーンコーディング剤として市販されていたも
のを使用でき、例えばシリコーンゲルはICメモリのソ
フトエラ一対策用として用いられていた。
As the silicone gel 13 used in the present invention, those conventionally commercially available as silicone coating agents for electronics or optical fibers can be used. For example, silicone gel has been used as a countermeasure against soft errors in IC memory. .

本発明はこれを封止材料として使用せんとするものであ
る。
The present invention aims to use this as a sealing material.

ゲルは、その加熱硬化前はリキッド状態であり、1液タ
イプ、2液タイプがあり、例えば主剤と硬化剤とからな
る2液タイプの場合、これらを混合すると反応硬化(架
橋反応)し、硬化物を得る。
Gel is in a liquid state before it is heated and cured, and there are two-component types and one-component types. For example, in the case of a two-component type consisting of a main ingredient and a curing agent, when they are mixed together, they undergo reaction curing (crosslinking reaction) and hardening. get something

硬化システムとしては次の反応式で示す様に、網金型、
付加型、紫外線硬化型がある。
As shown in the following reaction formula, the curing system is a mesh mold,
There are addition type and UV curing type.

縮合凰 Cat:5n−Ti系触媒 R:例えば アルキル基(以下同じ) 付加型 紫外線硬化型 硬化物を得るに、加熱(ベーク)するとゴム化が進む。Condensed 凰 Cat: 5n-Ti catalyst R: For example Alkyl group (same below) Additive type UV curing type To obtain a cured product, heating (baking) progresses the rubberization.

本発明に使用されるシリコーン系ゲルはシリコーンゴム
やシリコーンオイルと異なり架橋密度の低いものである
The silicone gel used in the present invention has a low crosslinking density, unlike silicone rubber or silicone oil.

例えば架橋密度の大小からみるとゴムが架橋密度が一番
犬で、その下がゲル、さらに、その下がオイルというこ
とになる。
For example, in terms of crosslink density, rubber has the highest crosslink density, gel is below that, and oil is below that.

架橋密度は一般に針入度計を用いて測定され、針入度計
についてはJISK2808に規定され、それに使用さ
れる針についてはAs TMD 1321に規格がある
The crosslinking density is generally measured using a penetrometer, and the penetrometer is specified in JISK2808, and the needle used therein is specified in As TMD 1321.

針入度からみて、一般に、ゲルは40〜20(h+mの
範囲、オイルは200n以上であり、ゲルの硬化反応の
促進によりゴム化が起こり、ゴムと称されているものは
一般に針入度40龍以下である。
In terms of penetration, gels are generally in the range of 40 to 20 (h+m), oils are 200n or more, and rubberization occurs due to the acceleration of the curing reaction of the gel, and what is called rubber generally has a penetration of 40 to 20 (h+m). It is lower than a dragon.

本発明に使用されるシリコーン系ゲルには前記の如く、
市販のものが使用され、例えば信越化学工業社製KJR
9010、X−35−Zoo、東しシリコーン社製JC
R6110などが使用できる。
As mentioned above, the silicone gel used in the present invention includes:
Commercially available products are used, such as KJR manufactured by Shin-Etsu Chemical Co., Ltd.
9010, X-35-Zoo, JC manufactured by Toshi Silicone Co., Ltd.
R6110 etc. can be used.

上記X−35−100(A(主剤)、B(硬化剤)2液
タイプ、針入度100〕の硬化反応機構は白金付加上で
、2′o、低温高温用ゲルで一75〜250℃の温度範
囲で使用できる。
The curing reaction mechanism of the above X-35-100 (A (base ingredient), B (curing agent) two-component type, penetration rate 100) is based on the addition of platinum, 2'o, low temperature and high temperature gel at -75 to 250℃. Can be used in a temperature range of

当該ゲル13は柔軟であり半導体素子(6)を、機蝋的
に保護するために、ボッティング枠0D上に、キャップ
(14)を接着剤(19により取付けする。
The gel 13 is flexible, and in order to mechanically protect the semiconductor element (6), a cap (14) is attached to the botting frame 0D using an adhesive (19).

キャップ圓やボッティング枠01)は、例えばセラミッ
ク材料により構成される。
The cap circle and the botting frame 01) are made of, for example, a ceramic material.

第6図は本発明の他の実施例を示す半導体装置の一例構
成断面図で、この装置は、Si  on  St方式に
よるマルチチップモジエールで、マザーチップae表面
に、金属柱状体(4)を形成し、半導体素子(6)をそ
の突起電極(5)により、マルチに接合する。
FIG. 6 is a cross-sectional view of the structure of an example of a semiconductor device showing another embodiment of the present invention. This device is a multi-chip module based on the Si on St method, and has a metal columnar body (4) on the surface of the mother chip ae. The semiconductor elements (6) are bonded in multiple ways using the protruding electrodes (5).

マザーチップα口は、例えばシリコンウヱハに配線を施
したもので、該シリコンマザーチップαQに、シリコン
半導体素子(6)をマルチに接合する形式で、したがっ
て、5ionSi方式によるマルチチップモジュールと
称される。
The mother chip α port is formed by wiring a silicon wafer, for example, and is of the type in which multiple silicon semiconductor elements (6) are bonded to the silicon mother chip αQ, and is therefore called a multi-chip module based on the 5ionSi method.

当該マザーチップαeの一方の面は、パッケージベース
(17)に接合される。
One surface of the mother chip αe is joined to the package base (17).

パッケージベース(17)は、例えばSiC基板により
構成される。
The package base (17) is made of, for example, a SiC substrate.

該ベース(17)とボッティング枠住υとの間にリード
フレームα&を挟持させる。
A lead frame α& is held between the base (17) and the botting frame housing υ.

マザーチップ翰と該リードフレーム0秒とをボンディン
グワイヤαjにより、ワイヤボンディングする。
Wire bonding is performed between the mother chip holder and the lead frame 0 seconds using bonding wire αj.

ボンディングワイヤ(1Gは、例えばA、13細線より
成る。
Bonding wire (1G is made up of, for example, A, 13 thin wires.

当該モジュールにおいても、前記実施例と同様K、シリ
コーンゲル(13により封止を行なう。
In this module as well, sealing is performed using K and silicone gel (13) as in the previous embodiment.

パッケージベース(lηには、放熱用フィン(イ)を取
付けする。
A heat dissipation fin (a) is attached to the package base (lη).

本発明によれば、実装基板(11、aeK金属柱状体(
4)を立設し、該柱状体(4)に、半導体素子(6)を
その突起電極(5)Kより、CCB接続する形式をとっ
たので、実装基板(1)、αeと半導体素子(6)との
間の距離が長くなり、バンブ(5)接合部に加わる応力
はこれら距離に反比例して小さくなるので、応力を低減
、吸収でき、したがって、CCB接続寿命を向上させ木
ことに成功した。
According to the present invention, a mounting board (11, aeK metal columnar body (
4) is erected and the semiconductor element (6) is CCB connected to the columnar body (4) through its protruding electrode (5) K, so that the mounting board (1), αe and the semiconductor element ( 6), the stress applied to the bump (5) joint becomes smaller in inverse proportion to these distances, so the stress can be reduced and absorbed, thus improving the CCB connection life. did.

以上本発明者によりてなされた発明を実施例にもとづき
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。
Although the invention made by the present inventor has been specifically explained above based on examples, it should be noted that the present invention is not limited to the above-mentioned examples and can be modified in various ways without departing from the gist of the invention. Not even.

本発明は、実装基板とチップとの間の熱膨張係数に大き
な差異がある場合に有効であるが、その他、基板とチッ
プとをCCB接続する場合にも効果がある。従って、C
OB接続を要する場合に応く適用できる。
The present invention is effective when there is a large difference in coefficient of thermal expansion between a mounting board and a chip, but is also effective when a CCB connection is made between a board and a chip. Therefore, C
It can be applied to cases where OB connection is required.

〔発明の効果〕〔Effect of the invention〕

本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記のとうりであ
る。
A brief explanation of the effects obtained by typical inventions disclosed in this application is as follows.

本発明によればCCB接続寿命を向上させ、高信頼性の
半導体装置を提供することができた。
According to the present invention, it was possible to improve the CCB connection life and provide a highly reliable semiconductor device.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の実施例を示す要部断面図、第2図〜第
4図はそれぞれ本発明の実施例工程の説明図、 第5図は本発明の実施例を示す半導体装置の構成断面図
、 第6図は本発明の他の実施例を示す半導体装置の構成断
面図である。 1・・実装基板、2・・・フィルムレジスト、3・・・
穴、4・・・金属柱状体、5・・・突起電極、6・・・
半導体素子、7・・・Ni層、8・・・Au層、9・・
・リードビン、10・・・内部配線、11・・・ボッテ
ィング枠、12・・・接着剤、13・・・シリコーンゲ
ル、14・・・キャップ、15・・・接着剤、16・・
・マザーチップ、17・・・パッケージベース、18・
・・リードフレーム、19・・・ボンディングワイヤ、
20・・・放熱用フィン代理人 弁理士  小 川 勝
 男1・第  5  図
FIG. 1 is a sectional view of a main part showing an embodiment of the present invention, FIGS. 2 to 4 are explanatory diagrams of steps of an embodiment of the present invention, and FIG. 5 is a configuration of a semiconductor device showing an embodiment of the present invention. Cross-sectional view FIG. 6 is a structural cross-sectional view of a semiconductor device showing another embodiment of the present invention. 1... Mounting board, 2... Film resist, 3...
Hole, 4... Metal columnar body, 5... Protruding electrode, 6...
Semiconductor element, 7...Ni layer, 8...Au layer, 9...
- Lead bin, 10... Internal wiring, 11... Botting frame, 12... Adhesive, 13... Silicone gel, 14... Cap, 15... Adhesive, 16...
・Mother chip, 17...Package base, 18・
... Lead frame, 19... Bonding wire,
20... Heat dissipation fin representative Patent attorney Katsuo Ogawa 1. Figure 5

Claims (1)

【特許請求の範囲】 1、実装基板表面に、後述する突起電極よりも高融点の
金属より成る柱状体を立設し、該柱状体に、突起電極を
有する半導体素子を、コントロールドコラップスボンデ
ィング方式により接合して成ることを特徴とする半導体
装置。 2、柱状体が、実装基板表面にフィルムレジストを被覆
し、当該基板表面にまで到達する多数の穴を穿設し、当
該各穴内部に高融点金属を蒸着またはメッキ後、前記フ
ィルムレジストを除去することにより得られた、特許請
求の範囲第1項記載の半導体装置。
[Claims] 1. A columnar body made of a metal having a higher melting point than a protruding electrode, which will be described later, is erected on the surface of a mounting board, and a semiconductor element having a protruding electrode is attached to the columnar body using a controlled collapse bonding method. A semiconductor device characterized in that it is formed by bonding. 2. The columnar body covers the surface of the mounting board with a film resist, drills a large number of holes that reach the surface of the board, and removes the film resist after depositing or plating a high melting point metal inside each hole. A semiconductor device according to claim 1, which is obtained by:
JP61223609A 1986-09-24 1986-09-24 Semiconductor device Pending JPS6379330A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61223609A JPS6379330A (en) 1986-09-24 1986-09-24 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61223609A JPS6379330A (en) 1986-09-24 1986-09-24 Semiconductor device

Publications (1)

Publication Number Publication Date
JPS6379330A true JPS6379330A (en) 1988-04-09

Family

ID=16800875

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61223609A Pending JPS6379330A (en) 1986-09-24 1986-09-24 Semiconductor device

Country Status (1)

Country Link
JP (1) JPS6379330A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6828669B2 (en) 2000-01-13 2004-12-07 Shinko Electric Industries Co., Ltd. Interconnection substrate having metal columns covered by a resin film, and manufacturing method thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6828669B2 (en) 2000-01-13 2004-12-07 Shinko Electric Industries Co., Ltd. Interconnection substrate having metal columns covered by a resin film, and manufacturing method thereof

Similar Documents

Publication Publication Date Title
US7413926B2 (en) Methods of making microelectronic packages
EP0660383B1 (en) Electronic device package
US5610442A (en) Semiconductor device package fabrication method and apparatus
US4874722A (en) Process of packaging a semiconductor device with reduced stress forces
US6291884B1 (en) Chip-size semiconductor packages
JP3491003B2 (en) Chip size package semiconductor
US5106784A (en) Method of making a post molded cavity package with internal dam bar for integrated circuit
JPS5810841A (en) Resin sealing type semiconductor device
JP2982971B2 (en) Post mold cavity package for integrated circuits with internal dam bar
JPS6379330A (en) Semiconductor device
JPS61214444A (en) Semiconductor device
JPH05160296A (en) Resin sealing method of semiconductor integrated circuit bare chip
JPH051619B2 (en)
JPS62150837A (en) Semiconductor device
KR100541397B1 (en) BGA package with insulated dummy solder ball
JPS62194653A (en) Semiconductor device
JPS6352445A (en) Semiconducotr device
JPS6244851B2 (en)
JPS62281434A (en) Chip carrier package
KR19980025890A (en) Multi-chip package with lead frame
JPS5848932A (en) Preparation of semiconductor device
JPS63107149A (en) Multi-chip module
JPS6269537A (en) Semiconductor device
JPS63107127A (en) Semiconductor device
JPS59145534A (en) Method for sealing of semiconductor device