JPS63107037A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS63107037A JPS63107037A JP25301186A JP25301186A JPS63107037A JP S63107037 A JPS63107037 A JP S63107037A JP 25301186 A JP25301186 A JP 25301186A JP 25301186 A JP25301186 A JP 25301186A JP S63107037 A JPS63107037 A JP S63107037A
- Authority
- JP
- Japan
- Prior art keywords
- trench
- semiconductor
- region
- element isolation
- isolation region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 36
- 238000002955 isolation Methods 0.000 claims abstract description 14
- 239000000758 substrate Substances 0.000 abstract description 4
- 238000000034 method Methods 0.000 abstract description 2
- 239000003990 capacitor Substances 0.000 description 6
- 238000007796 conventional method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Element Separation (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置に関し、特に素子分離領域又は容量
部に溝構造を用いた半導体装置に関する。
部に溝構造を用いた半導体装置に関する。
従来、素子分離領域又は容量部に溝構造を用いた半導体
装置においては、溝の形状の検査等は半導体装置を切断
又はへき開し、その断面を観察する方法により行なわれ
ていた。
装置においては、溝の形状の検査等は半導体装置を切断
又はへき開し、その断面を観察する方法により行なわれ
ていた。
上述した従来の半導体装置の溝の形状の観察方法では、
半導体装置を破壊してしまう為、他の電気的特性が測定
できなくなるという欠点があった。
半導体装置を破壊してしまう為、他の電気的特性が測定
できなくなるという欠点があった。
本発明の目的は、破壊することなく渦の形状を検査する
ことのできる半導体装置を提供することにある。
ことのできる半導体装置を提供することにある。
本発明の半導体装置は、素子分離領域又は容量部に溝構
造を有する半導体装置であって、前記溝と同一形状の溝
がスクライブ領域を横切るように形状されているもので
ある。
造を有する半導体装置であって、前記溝と同一形状の溝
がスクライブ領域を横切るように形状されているもので
ある。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の第１の実施例の斜視図である。
第１図において、半導体基板１上には素子分離領域又は
容量部に溝構造を用いた半導体素子２が形成されており
、そしてその周囲のスクライブ領域３にはこのスクライ
ブ領域３を横切るように満４が形成されている。
容量部に溝構造を用いた半導体素子２が形成されており
、そしてその周囲のスクライブ領域３にはこのスクライ
ブ領域３を横切るように満４が形成されている。
この？Ｉ４４は、第２図に示すように、半導体ウェーハ
１０上に半導体素子２の素子分離領域又は容量部の溝を
形成する同一工程で、素子分離領域又は容量部の溝と同
一形状にスクライブ領域３に形成されるため、特に工程
を増す必要はない。
１０上に半導体素子２の素子分離領域又は容量部の溝を
形成する同一工程で、素子分離領域又は容量部の溝と同
一形状にスクライブ領域３に形成されるため、特に工程
を増す必要はない。
このように構成された本実施例においては、半導体素子
内に形成された溝の検査をスクライブ領域の断面を観察
することにより行なえるため、従来のように半導体装置
を破壊する必要はなくなる。
内に形成された溝の検査をスクライブ領域の断面を観察
することにより行なえるため、従来のように半導体装置
を破壊する必要はなくなる。
第３図は本発明の第２の実施例の斜視図であり、第１図
に示した第１の実施例と異なる所はスクライブ領域３に
複数の満４が形成されていることである。
に示した第１の実施例と異なる所はスクライブ領域３に
複数の満４が形成されていることである。
すなわち、第３図において、半導体基板１上のスクライ
ブ領域６には縦横に複数の′？４４が形成されている。
ブ領域６には縦横に複数の′？４４が形成されている。
この溝４は第４図に示すように、半導体素子２の素子分
離領域又は容量部の溝を形成する工程で同時にスクライ
ブ領域３に形成したものである。
離領域又は容量部の溝を形成する工程で同時にスクライ
ブ領域３に形成したものである。
この第２の実施例においては、複数の溝が縦横に形成さ
れているため、半導体素子２内の満４のばらつきを測定
できるという利点がある。
れているため、半導体素子２内の満４のばらつきを測定
できるという利点がある。
以上説明した様に本発明は、スクライブ領域を横切る様
に溝を形成することにより、半導体装置を破壊すること
なく組立後も素子間の溝の形状を検査し、測定できる効
果がある。
に溝を形成することにより、半導体装置を破壊すること
なく組立後も素子間の溝の形状を検査し、測定できる効
果がある。
第１図及び第３図は本発明の第１及び第２の実施例の斜
視図、第２図及び第４図は、第１及び２の実・絶倒の製
造方法を説明する為の半導体ウェーハの平面図である。 １・・・半導体基板、２・・・半導体素子、３・・・ス
クライブ領域、４・・・溝、１０・・・半導体ウェーハ
。
視図、第２図及び第４図は、第１及び２の実・絶倒の製
造方法を説明する為の半導体ウェーハの平面図である。 １・・・半導体基板、２・・・半導体素子、３・・・ス
クライブ領域、４・・・溝、１０・・・半導体ウェーハ
。
Claims (1)
- 素子分離領域又は容量部に溝構造を用いた半導体装置に
おいて、前記溝と同一形状の溝がスクライブ領域を横切
るように形成されていることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25301186A JPS63107037A (ja) | 1986-10-23 | 1986-10-23 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25301186A JPS63107037A (ja) | 1986-10-23 | 1986-10-23 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63107037A true JPS63107037A (ja) | 1988-05-12 |
Family
ID=17245245
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25301186A Pending JPS63107037A (ja) | 1986-10-23 | 1986-10-23 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63107037A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0430548A (ja) * | 1990-05-28 | 1992-02-03 | Fujitsu Ltd | 半導体装置及びその検査方法 |
| US7115994B2 (en) | 2004-03-19 | 2006-10-03 | Fujitsu Limited | Semiconductor substrate and method of fabricating semiconductor device |
-
1986
- 1986-10-23 JP JP25301186A patent/JPS63107037A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0430548A (ja) * | 1990-05-28 | 1992-02-03 | Fujitsu Ltd | 半導体装置及びその検査方法 |
| US7115994B2 (en) | 2004-03-19 | 2006-10-03 | Fujitsu Limited | Semiconductor substrate and method of fabricating semiconductor device |
| US7915172B2 (en) | 2004-03-19 | 2011-03-29 | Fujitsu Semiconductor Limited | Semiconductor substrate and method of fabricating semiconductor device |
| US8513130B2 (en) | 2004-03-19 | 2013-08-20 | Fujitsu Semiconductor Limited | Semiconductor substrate and method of fabricating semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4377300B2 (ja) | 半導体ウエハおよび半導体装置の製造方法 | |
| US8257985B2 (en) | MEMS device and fabrication method | |
| KR950021600A (ko) | 반도체 집적회로장치 및 그 제조방법 | |
| KR20000076026A (ko) | 게터링 기법 제공 방법 | |
| US20210253421A1 (en) | Method with mechanical dicing process for producing mems components | |
| US4468857A (en) | Method of manufacturing an integrated circuit device | |
| JP2018046094A (ja) | 半導体チップ、半導体装置、半導体ウェハ、及び半導体ウェハのダイシング方法 | |
| JPS63107037A (ja) | 半導体装置 | |
| US4021269A (en) | Post diffusion after temperature gradient zone melting | |
| US5360521A (en) | Method for etching silicon | |
| JP2686916B2 (ja) | 絶縁膜の破壊を防止する擬似パターンの形成方法 | |
| JPS63226940A (ja) | 半導体ウエハ | |
| KR20000045329A (ko) | 반도체 소자의 누설전류 측정방법 | |
| JPH02184026A (ja) | 半導体装置の形成方法 | |
| JP2724707B2 (ja) | ブリッジ・メタル構造物を持つダイを有する半導体ウェーハおよびその製造方法 | |
| JP2704054B2 (ja) | 層間絶縁膜の検査方法 | |
| KR100224708B1 (ko) | 조립된 칩의 웨이퍼 상의 위치 확인방법 | |
| KR820000834Y1 (ko) | 반도체 페렛 | |
| JPH03222346A (ja) | 半導体素子の製造方法 | |
| JPH0458545A (ja) | 半導体装置 | |
| JPH0217657A (ja) | 半導体集積回路 | |
| JPS6289321A (ja) | 半導体ペレツト | |
| JPS58101462A (ja) | 半導体装置 | |
| JPH07153802A (ja) | 半導体装置 | |
| JPH07106391A (ja) | 半導体デバイス及びその検査方法 |