JPS6310615B2 - - Google Patents

Info

Publication number
JPS6310615B2
JPS6310615B2 JP56167789A JP16778981A JPS6310615B2 JP S6310615 B2 JPS6310615 B2 JP S6310615B2 JP 56167789 A JP56167789 A JP 56167789A JP 16778981 A JP16778981 A JP 16778981A JP S6310615 B2 JPS6310615 B2 JP S6310615B2
Authority
JP
Japan
Prior art keywords
circuit
impedance
wire
signal
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP56167789A
Other languages
Japanese (ja)
Other versions
JPS5869132A (en
Inventor
Toshio Hayashi
Tsutomu Wakimoto
Kunyasu Kawarada
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP16778981A priority Critical patent/JPS5869132A/en
Publication of JPS5869132A publication Critical patent/JPS5869132A/en
Publication of JPS6310615B2 publication Critical patent/JPS6310615B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40Circuits
    • H04B1/54Circuits using the same frequency for two directions of communication
    • H04B1/58Hybrid arrangements, i.e. arrangements for transition from single-path two-direction transmission to single-direction transmission on each of two paths or vice versa
    • H04B1/586Hybrid arrangements, i.e. arrangements for transition from single-path two-direction transmission to single-direction transmission on each of two paths or vice versa using an electronic circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Description

【発明の詳細な説明】 本発明は、2線平衡信号線(以下2線と略記す
る。)インピーダンスを複素インピーダンスにす
るのに適した電子化ハイブリツド回路に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an electronic hybrid circuit suitable for changing the impedance of a two-wire balanced signal line (hereinafter abbreviated as two-wire) to a complex impedance.

従来、電子化ハイブリツド回路は、交流等価回
路で示すと第1図のような構成が用いられてお
り、相補電圧を出力する増巾器1、それぞれ等し
い抵抗値R1/2の出力抵抗2、差動増幅器3,
4、受動回路5,6および電圧増巾器7とからな
る。該回路動作を説明すると、端子8に印加され
た4線不平衡(以下4線と略記する。)入力信号
VRは、増巾器1に入力され、その相補出力は出
力抵抗2を経て2線端子9,10に出力される。
Conventionally, electronic hybrid circuits have used a configuration as shown in FIG. 1 in terms of an AC equivalent circuit, in which an amplifier 1 outputs a complementary voltage, an output resistor 2 each having an equal resistance value R 1 /2, differential amplifier 3,
4, passive circuits 5 and 6, and a voltage amplifier 7. To explain the circuit operation, a 4-wire unbalanced (hereinafter abbreviated as 4-wire) input signal applied to terminal 8.
V R is input to an amplifier 1, and its complementary output is output to two-wire terminals 9 and 10 via an output resistor 2.

一方、端子9,10に入力された2線信号は差
動増幅器3,4を経由して端子11に4線出力信
号VSとして出力される。このとき4線入力信号
VRが4線出力信号VSに廻り込むのを抑圧するた
めに、4線入力信号VRはそれぞれインピーダン
スZ2およびZ3の受動回路5,6、増幅器7を経て
差動増幅器4で減算が行なわれている。このよう
な構成のため、2線終端インピーダンスV2Wは抵
抗2の2倍で与えられ、該終端インピーダンス
V2Wが純抵抗の場合は問題ないが、例えば該終端
インピーダンスV2Wを容量1μFと抵抗600Ωの直列
インピーダンス相当に設計しようとすると、抵抗
2の部分を容量2μFと抵抗300Ωの直列回路で置
換する必要が生じ、そのとき2μFの容量は、その
容量値の大きさ、耐圧のためにかなり大きな体積
の素子を必要とし実装密度の低下や価格増を招く
という欠点があつた。
On the other hand, the two-wire signal input to the terminals 9 and 10 is outputted to the terminal 11 as a four-wire output signal V S via the differential amplifiers 3 and 4. At this time, the 4-wire input signal
In order to suppress V R from entering the 4-wire output signal V S , the 4-wire input signal V R passes through passive circuits 5 and 6 with impedances Z 2 and Z 3 , and an amplifier 7, and is subtracted by a differential amplifier 4. is being carried out. Because of this configuration, the two-wire termination impedance V 2W is given by twice the resistance 2, and the termination impedance V 2W is given by twice the resistance 2.
There is no problem if V 2W is a pure resistance, but for example, if you try to design the terminal impedance V 2W to be equivalent to a series impedance of a capacitance of 1 μF and a resistor of 600 Ω, the resistor 2 part will be replaced with a series circuit of a capacitance of 2 μF and a resistor of 300 Ω. The need arose, and at that time the 2 μF capacitor had the drawback of requiring a fairly large volume element due to its large capacitance value and withstand voltage, resulting in a decrease in packaging density and an increase in price.

本発明は、これらの欠点を除去するために、2
線終端インピーダンスを与える受動回路を帰還ル
ープの中に用い、その受動回路に容量又はインダ
クタンスが含まれる場合は必要な容量値又はイン
ダクタンス値と耐電圧と低く押えて、容量又はイ
ンダクタンスのサイズの縮小と価格低下を図るこ
とを目的とする。以下図面について詳細に説明す
る。
In order to eliminate these drawbacks, the present invention provides two
A passive circuit that provides line termination impedance is used in the feedback loop, and if the passive circuit includes capacitance or inductance, the required capacitance or inductance value and withstand voltage are kept low, and the size of the capacitance or inductance is reduced. The purpose is to lower prices. The drawings will be explained in detail below.

第2図は本発明の第1の実施例であつて交流等
価回路のみを示してある。該回路は差動増幅器1
2,13,14、トランジスタ15、電流増幅器
16、受動回路17,18,19とからなり、電
流増幅器16は入力電流を相補電流で出力する増
幅器である。ここで差動増幅器12および13、
トランジスタ15、受動回路17、電流増幅器1
6により2線終端インピーダンスを与える回路を
構成し、受動回路18および19により4線入力
端子24に印加される信号の4線出力端子23へ
のまわり込み抑圧回路を構成している。なお差動
増幅器13は差動増幅器12に組み込む構成とし
てもよい。該回路の動作を説明すると、2線入力
端子20,21に入力された信号は差動増幅器1
2により検出され差動信号が端子22に出力さ
れ、該出力は差動増幅器14を経て4線出力端子
23に出力される。一方4線入力端子24に印加
された信号は差動増幅器13に入力され、その出
力はトランジスタ15のベース32に入力されて
エミツタ26に接続された受動回路17のインピ
ーダンスZ1により電圧/電流変換され、コレクタ
27に変換された電流が出力される。該出力は電
流増幅器16を経て相補出力電流が2線入力端子
20,21に出力される。すなわち差動増幅器1
3、トランジスタ15および受動回路17を含ん
で構成される変換回路により変換された電流が電
流増幅器16を経て相補出力電流として2線入力
端子20,21に出力される。又、4線入力端子
24に印加された信号は受動回路18,19によ
り分圧されて差動増幅器14に入力され、4線入
力から4線出力へ信号が廻り込むのを抑圧してい
る。
FIG. 2 shows a first embodiment of the present invention and only shows an AC equivalent circuit. The circuit is a differential amplifier 1
The current amplifier 16 is an amplifier that outputs an input current as a complementary current. Here differential amplifiers 12 and 13,
Transistor 15, passive circuit 17, current amplifier 1
6 constitutes a circuit that provides two-wire termination impedance, and passive circuits 18 and 19 constitute a circuit for suppressing the signal applied to the four-wire input terminal 24 from flowing into the four-wire output terminal 23. Note that the differential amplifier 13 may be incorporated into the differential amplifier 12. To explain the operation of this circuit, the signals input to the two-wire input terminals 20 and 21 are sent to the differential amplifier 1.
2, the differential signal is output to the terminal 22, and the output is output to the 4-wire output terminal 23 via the differential amplifier 14. On the other hand, the signal applied to the 4-wire input terminal 24 is input to the differential amplifier 13, and its output is input to the base 32 of the transistor 15 and is converted into voltage/current by the impedance Z 1 of the passive circuit 17 connected to the emitter 26. The converted current is output to the collector 27. The output passes through a current amplifier 16, and complementary output currents are output to two-wire input terminals 20 and 21. That is, differential amplifier 1
3. The current converted by the conversion circuit including the transistor 15 and the passive circuit 17 is outputted to the two-wire input terminals 20 and 21 as complementary output currents via the current amplifier 16. Further, the signal applied to the 4-wire input terminal 24 is voltage-divided by the passive circuits 18 and 19 and input to the differential amplifier 14, thereby suppressing the signal from going around from the 4-wire input to the 4-wire output.

このとき回路の特性は、 ZIN=Z1/g1g2g3 (1) G2W4W=g2・g4 (2) G4W2W=1/g2・ZL/ZL+ZIN (3) となり、またバランス条件は ZL/ZIN=Z3/Z2 (4) となる。ただしZINは2線入力端子20,21か
らハイブリツド回路をみたインピーダンス、g1
g2,g3,g4はそれぞれ電流増幅器16、差動増幅
器12,13,14の増幅率、ZLは2線入力端子
20,21から電話機側をみたインピーダンス、
G2W4Wは2線入力端子20,21間の電圧が4
線出力端子23へ出力される電圧利得、G4W2W
は4線入力端子24の電圧が2線入力端子20,
21間へ出力される電圧利得である。
At this time, the characteristics of the circuit are Z IN =Z 1 /g 1 g 2 g 3 (1) G 2W4W =g 2・g 4 (2) G 4W2W = 1/g 2・Z L /Z L +Z IN (3), and the balance condition is Z L /Z IN =Z 3 /Z 2 (4). However, Z IN is the impedance seen from the 2-wire input terminals 20 and 21 into the hybrid circuit, g 1 ,
g 2 , g 3 , and g 4 are the amplification factors of the current amplifier 16 and differential amplifiers 12, 13, and 14, respectively; Z L is the impedance seen from the two-wire input terminals 20 and 21 toward the telephone side;
G 2W4W means that the voltage between 2-wire input terminals 20 and 21 is 4
Voltage gain output to line output terminal 23, G 4W2W
is the voltage at the 4-wire input terminal 24 is the 2-wire input terminal 20,
This is the voltage gain output between 21 and 21.

(1)式より分かるように、2線インピーダンス
ZINは受動回路17のインピーダンスZ1に比例し、
その比例定数は1/g1g2g3である。例えばZIN
して容量1μFと抵抗600Ωの直列のインピーダン
スを実現したいとき、Z1の構成は1/g1g2g3μFの容 量と600×(g1g2g3)Ωの抵抗の直列回路となり、
g1g2g3の積を1より大きな値に選べば小さな容量
で済み、初期の目的が達せられる。
As can be seen from equation (1), the two-wire impedance
Z IN is proportional to the impedance Z 1 of the passive circuit 17,
Its proportionality constant is 1/g 1 g 2 g 3 . For example, if you want to realize a series impedance of 1 μF capacitance and 600 Ω resistor as Z IN , the configuration of Z 1 is 1/g 1 g 2 g 3 μF capacitance and 600 × (g 1 g 2 g 3 ) Ω resistor in series. It becomes a circuit,
If the product of g 1 g 2 g 3 is chosen to be larger than 1, a small capacity will be required and the initial objective will be achieved.

第3図は本発明の第2の実施例であつて、第2
図においてZINをZLに等しくなるようにZ1を設計
し、かつ受動回路18,19を増幅率g5の増幅器
28に置換したもので、増幅器28は単なる抵抗
分圧でも実現できる。
FIG. 3 shows a second embodiment of the present invention.
In the figure, Z 1 is designed so that Z IN is equal to Z L , and the passive circuits 18 and 19 are replaced with an amplifier 28 with an amplification factor of g 5. The amplifier 28 can be realized by simply resistive voltage division.

このとき回路の特性は(1)、(2)、(3)、(4)式でZL
ZINと置くことにより ZIN=Z1/g1g2g3 (5) G2W4W=g2・g4 (6) G4W2W=1/2g2 (7) となり、またバランス条件は g5=1/2 (8) となる。一般にZLは複素インピーダンスであり、
2乃至6素子程度で近似されるため、ZIN=ZL
するにはZ1も複素インピーダンスにする必要があ
るが、第2図におけるZ2,Z3が単なる増幅器28
で代用できるため、第3図の回路ではただ1個の
複素インピーダンスZ1だけで済む。また(6)、(7)式
から分かるように、2線4線間の伝達関数は実数
のため周波数特性は平担になり伝送特性上も優れ
ている。
At this time, the characteristics of the circuit are expressed by equations (1), (2), (3), and (4), where Z L =
By setting Z IN , Z IN = Z 1 /g 1 g 2 g 3 (5) G 2W4W = g 2・g 4 (6) G 4W2W = 1/2g 2 (7), and the balance The condition is g 5 = 1/2 (8). Generally Z L is a complex impedance,
Since it is approximated by about 2 to 6 elements, Z 1 must also be a complex impedance in order to set Z IN = Z L , but Z 2 and Z 3 in Fig. 2 are simply amplifiers 28
Therefore, in the circuit of FIG. 3, only one complex impedance Z1 is required. Furthermore, as can be seen from equations (6) and (7), since the transfer function between two and four wires is a real number, the frequency characteristics are flat and the transmission characteristics are also excellent.

第4図は第2図、第3図におけるトランジスタ
15と受動回路17からなる部分回路のさらに他
の回路構成例であり、電圧電流変換回路29,3
0と受動回路31とからなる。この回路例では
ZINは、ZIN=1/g1g2g3g6g7・1/Z4となる。
FIG. 4 shows still another circuit configuration example of the partial circuit consisting of the transistor 15 and the passive circuit 17 in FIGS. 2 and 3.
0 and a passive circuit 31. In this example circuit
Z IN = 1/g 1 g 2 g 3 g 6 g 71 /Z 4 .

但しg6,g7は、それぞれ電圧電流変換回路2
9,30の変換係数で、Z4は受動回路31のイン
ピーダンスで与えられる。即ち、第4図の部分回
路を用いれば、受動回路31の逆数に比例するイ
ンピーダンスZINを実現できる。このことは、Z4
に容量を用いるとZINとしてはインダクタンスに、
また逆にZ4にインダクタンス用いればZINは容量
として設計できることを示している。
However, g 6 and g 7 are voltage-current conversion circuit 2, respectively.
With a conversion factor of 9.30, Z 4 is given by the impedance of the passive circuit 31. That is, by using the partial circuit shown in FIG. 4, an impedance Z IN proportional to the reciprocal of the passive circuit 31 can be realized. This means that Z 4
Using capacitance, Z IN becomes inductance,
Conversely, it is shown that Z IN can be designed as a capacitance if an inductance is used for Z 4 .

以上の実施例において電圧信号を電流信号に、
電流信号を電圧信号に置換し、増幅器も電流タイ
プと電圧タイプを置換することにより動作するこ
とは明らかである。またトランジスタ15は、
PNPタイプやFETを用いることができることも
明らかである。
In the above embodiments, the voltage signal is converted into a current signal,
It is clear that by substituting voltage signals for current signals, the amplifier also operates by substituting current and voltage types. Further, the transistor 15 is
It is also clear that PNP types or FETs can be used.

本実施例をさらに具体的な回路構成で示したの
が第5図である。第2図及び第3図の回路構成要
素はそれぞれ第5図の回路構成要素と次のように
対応している。すなわち、2線入力端子20,2
1は2Wに、差動増幅器12,g2は電流増幅器
A1,A2,B2に、出力端子22は点Qに、差動増
幅器13,g3は点Qにおける電流加算に、トラン
ジスタ15及び受動回路17,Z1を含んでなる変
換回路は回路B1に、受動回路17,Z1は該回路
B1のインピーダンスZXに、電流増幅器16,g1
は回路B3及び電流増幅器C1,C2に、電圧増幅器
28,g5は電流増幅器E2の1:1/2の出力に、差
動増幅器14,g4は回路E1に対応する。なお第5
図のILは通話電流、VLは2線入力端子2Wの端子
間電圧、VBBは電源電圧、Vrefは回路B3内の各ト
ランジスタQ1,Q2,Q4が飽和しない範囲で与え
る適当な電圧、たとえば−5V、CDCは電話機への
電流供給用容量である。また電流増幅器A1,A2
B2,C1,C2,E2にはカレント・ミラー回路(た
とえば“Analysis and Design of Analog
Integrated Circuit”Paul R、Gray、Robert
G、Meyer:John Wiley&Sons、1977 p.197〜
261特にp.233、236のFig.)を用いることができ
る。
FIG. 5 shows a more specific circuit configuration of this embodiment. The circuit components in FIGS. 2 and 3 respectively correspond to the circuit components in FIG. 5 as follows. That is, the two-wire input terminals 20, 2
1 is 2W, differential amplifier 12, g 2 is current amplifier
A conversion circuit comprising A 1 , A 2 , B 2 , output terminal 22 at point Q, differential amplifier 13 , g 3 for current addition at point Q, transistor 15 and passive circuit 17 , Z 1 is a circuit. B 1 is the passive circuit 17, Z 1 is the circuit
B 1 impedance Z X , current amplifier 16, g 1
corresponds to circuit B 3 and current amplifiers C 1 and C 2 , voltage amplifier 28 and g 5 correspond to the 1:1/2 output of current amplifier E 2 , and differential amplifier 14 and g 4 correspond to circuit E 1 . Furthermore, the fifth
In the figure, I L is the communication current, V L is the voltage between the two-wire input terminals 2W, V BB is the power supply voltage, and Vref is given within the range that does not saturate each transistor Q 1 , Q 2 , Q 4 in circuit B 3 . A suitable voltage, e.g. -5V, C DC is the capacity for current supply to the telephone. In addition, current amplifiers A 1 , A 2 ,
B 2 , C 1 , C 2 , and E 2 are equipped with current mirror circuits (for example, “Analysis and Design of Analog
Integrated Circuit”Paul R, Gray, Robert
G. Meyer: John Wiley & Sons, 1977 p.197~
261 In particular, Fig. on p.233 and 236) can be used.

次に本回路の動作について説明する。まず直流
特性の動作について述べる。
Next, the operation of this circuit will be explained. First, we will discuss the operation of DC characteristics.

電流増幅器A1,A2内のトランジスタのベー
ス・エミツタ間電圧降下は、電流電圧VBBに較べ
て小さいため無視すると、アース、電流増幅器
A1、抵抗R2,2W、抵抗R1、電流増幅器A2
VBB電源に到るパスにおいて抵抗R1に流れる電流
は |VBB|−VL/2R1 となり、それが電流増幅器A1,A2の入力電流と
なり、電流増幅器A1の出力は電流増幅器B2に入
力され、その出力は電流増幅器A2の出力と点P,
Qにおいて加算される。又電流増幅器C1のn:
1:2の2の出力には、線路電流ILのn/2が流
れ点Pで加算され、それらの合計
(|VBB|−VL/2R1・2−IL/n/2)が回路B3内の トランジスタQ1,Q2のベースに入力される。該
トランジスタQ1,Q2で電流増幅された電流と回
路B1から回路B3に流入する電流を加算して電流
増幅器C2に入力され、電流増幅器C2のn:1:
1のnの出力は2WA端子に接続され、1の出力
は電流増幅器C1に入力され、n:1:2のn出
力は2WB端子に接続されている。
The voltage drop between the base and emitter of the transistors in current amplifiers A 1 and A 2 is small compared to the current voltage V BB , so if ignored,
A 1 , resistor R 2 , 2W, resistor R 1 , current amplifier A 2 ,
The current flowing through the resistor R 1 on the path to the V BB power supply is |V BB |−V L /2R 1 , which becomes the input current of the current amplifiers A 1 and A 2 , and the output of the current amplifier A 1 is the current amplifier. B 2 and its output is the output of current amplifier A 2 and point P,
are added at Q. Also, n of current amplifier C1 :
n/2 of the line current I L is added to the 2 output of 1:2 at the flow point P, and their sum (|V BB | −V L /2R 1・2−I L /n/2) is input to the bases of transistors Q 1 and Q 2 in circuit B 3 . The current amplified by the transistors Q 1 and Q 2 and the current flowing from the circuit B 1 to the circuit B 3 are added and input to the current amplifier C 2 .
The n output of 1 is connected to the 2WA terminal, the output of 1 is input to the current amplifier C1 , and the n output of n:1:2 is connected to the 2WB terminal.

この直流回路は回路B3内の容量CDCのために直
流に対してのみ動作し、交流信号に対しては動作
しない。次に本発明に関連する交流特性の動作に
ついて述べる。
This DC circuit only works for DC and not for AC signals due to the capacitance C DC in circuit B3 . Next, the operation of AC characteristics related to the present invention will be described.

2W端の電圧は、電流増幅器A1,A2、及び抵抗
R1で電圧/電流変換し、電流増幅器A1の出力は
電流増幅器B2に入力され、その出力は点Qで電
流増幅器A2の出力と加算され、これにより2W端
の差動信号が検出される。この電流は回路B1
入力され、抵抗R2の両端に発生した電位ドロツ
プと等しい電位ドロツプがインピーダンスZX
発生するようにオペアンプは動作し、トランジス
タQ3のコレクタ電流は回路B1に入力された電流
のR2/ZX倍される。この電流は回路B3の中をベ
ース接地トランジスタQ4を経て電流増幅器C2
入力され、n:1:1のn出力は2線入力の
2WAに出力され、1の出力は電流増幅器C1でn
倍されて2線入力の2WBに出力される。
The voltage at the 2W end is determined by current amplifiers A 1 , A 2 and resistors.
Voltage/current conversion is performed at R1 , and the output of current amplifier A1 is input to current amplifier B2 , and its output is added to the output of current amplifier A2 at point Q, thereby detecting the differential signal at the 2W end. be done. This current is input to circuit B 1 , and the operational amplifier operates in such a way that a potential drop equal to the potential drop generated across resistor R 2 occurs at impedance Z X , and the collector current of transistor Q 3 is input to circuit B 1 . The resulting current is multiplied by R 2 /Z X. This current is input into the current amplifier C 2 through the common base transistor Q 4 in the circuit B 3 , and the n output of n:1:1 is the 2-wire input.
The output of 1 is outputted to 2WA, and the output of 1 is n
It is multiplied and output to 2WB of 2-wire input.

また4線入力4WRからの信号は、容量と抵抗
R4と電流増幅器E2により電圧電流変換され、そ
の出力は点Qに加算される。(差動増幅器13,
g3の働きに相当する。)また2線から4線への信
号伝達は、2線信号が電流増幅器A1,A2及び抵
抗R1により電圧電流変換され、電流増幅器A1
出力は電流増幅器B2に入力され、その出力は点
Sで電流増幅器A2の出力と加算されて左動増幅
器E1を経て4線出力4WSに出力される。エコー
抑制は4線入力4WRの信号が電流変換されて電
流増幅器E2の1:1/2:1の1/2の出力に出力さ
れ、差動増幅器E1に入力しエコーを抑圧してい
る。
Also, the signal from the 4-wire input 4WR is capacitance and resistance.
Voltage-to-current conversion is performed by R 4 and current amplifier E 2 , and the output is added to point Q. (Differential amplifier 13,
Corresponds to the function of g 3 . ) Also, for signal transmission from 2 wires to 4 wires, the 2 wire signal is converted into voltage and current by current amplifiers A 1 and A 2 and resistor R 1 , and the output of current amplifier A 1 is input to current amplifier B 2 , and its The output is added to the output of the current amplifier A2 at point S, and is outputted to the four-wire output 4WS via the left-handed amplifier E1. For echo suppression, the 4-wire input 4WR signal is converted into a current and output to the 1:1/2:1 1/2 output of current amplifier E2 , which is input to differential amplifier E1 to suppress the echo. .

以上の回路特性を式で示すと、 Zin=R1・ZX/R2・n (9) G2W4W=R3/R1 (10) G4W2W=R1/2R4 (11) となり、キヤンセル条件は Zin=ZL E2からE4への出力:1/2 (12) である。 Expressing the above circuit characteristics using formulas , Zin = R 1 Z ), and the cancellation condition is Zin=Z L Output from E 2 to E 4 : 1/2 (12).

以上説明したように、電子化ハイブリツド回路
の2線側インピーダンスZINを与えるのに、帰還
ループの中にインピーダンスZ1またはZ4の受動回
路を挿入して行なうことにより、2線側インピー
ダンスZINはインピーダンスZ1またはZ4に比例ま
たは反比例し、その比例定数または反比例定数を
適当に選ぶことにより該インピーダンスZ1,Z4
用いる容量またはインダクタンスの素子値を小さ
く選ぶことができ、素子のサイズの小形化がはか
れ、また該インピーダンスZ1またはZ4に印加され
る電圧は、2線入力端子に印加される直流電圧よ
り小さくなるように回路設計ができるため低耐圧
素子で済み、従つてインピーダンスZ1またはZ4
受動回路の素子の小形化、経済化に有効である。
As explained above, by inserting a passive circuit with impedance Z 1 or Z 4 into the feedback loop to provide the 2-wire side impedance Z IN of the electronic hybrid circuit, the 2-wire side impedance Z IN is proportional or inversely proportional to the impedance Z 1 or Z 4 , and by appropriately selecting the proportionality constant or inverse proportionality constant, the element value of the capacitance or inductance used for the impedance Z 1 and Z 4 can be selected to be small, and the element size Since the circuit can be designed so that the voltage applied to the impedance Z 1 or Z 4 is smaller than the DC voltage applied to the two-wire input terminal, a low withstand voltage element can be used. It is effective for downsizing and economical elements of passive circuits with impedance Z 1 or Z 4 .

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は従来の電子化ハイブリツド回路、第2
図は本発明の第1の実施例、第3図は本発明の第
2の実施例、第4図は第1及び第2の実施例にお
ける部分回路の他の回路構成例、第5図は実施例
の具体的回路構成である。 1……増幅器、2……出力抵抗、3,4,1
2,13,14……差動増幅器、5,6,17,
18,19……受動回路、7,28……電圧増幅
器、8,24……4線入力端子、9,10,2
0,21……2線入力端子、11,23……4線
出力端子、15……トランジスタ、16……電流
増幅器、22,25……出力端子、26……エミ
ツタ、27……コレクタ、32……ベース、2
9,30……電圧電流変換器、31……受動回
路、A1,A2,B2,C1,C2,E2……電流増幅器。
Figure 1 shows a conventional electronic hybrid circuit; Figure 2 shows a conventional electronic hybrid circuit;
The figure shows the first embodiment of the present invention, FIG. 3 shows the second embodiment of the present invention, FIG. 4 shows another circuit configuration example of the partial circuit in the first and second embodiments, and FIG. It is a specific circuit configuration of an example. 1...Amplifier, 2...Output resistance, 3, 4, 1
2, 13, 14...Differential amplifier, 5, 6, 17,
18, 19... Passive circuit, 7, 28... Voltage amplifier, 8, 24... 4-wire input terminal, 9, 10, 2
0, 21... 2-wire input terminal, 11, 23... 4-wire output terminal, 15... transistor, 16... current amplifier, 22, 25... output terminal, 26... emitter, 27... collector, 32 ...Base, 2
9, 30...Voltage-current converter, 31...Passive circuit, A1 , A2 , B2 , C1 , C2 , E2 ...Current amplifier.

Claims (1)

【特許請求の範囲】 1 2線平衡信号線入力インピーダンスが複素イ
ンピーダンスであつて、2線終端インピーダンス
を与える回路と、4線式回線−2線式回線信号伝
達部と、2線式回線−4線式回線信号伝達部とを
備えてなる電子化ハイブリツド回路において、 前記2線終端インピーダンスを与える回路は、 2線入力信号を検出し、不平衡信号に変換して
出力する検出回路g2と、前記検出回路の出力と4
線不平衡入力信号とを入力し、前記二つの入力の
差分を出力する回路g3および前記二つの入力の差
分を出力する回路g3の出力を入力し、インピーダ
ンスZ1の受動回路を備え、前記インピーダンスZ1
により定まる信号に変換して出力する能動回路1
5からなる変換回路と、前記変換回路からの出力
を入力とし、前記2線平衡信号線に相補電流で出
力する電流増幅器g1とを備えた帰還回路からな
り、 前記4線式回線−2線式回線信号伝達部は、 前記二つの入力の差分を出力する回路g3と、前
記変換回路と、前記電流増幅器g1とからなり、 前記2線式回線−4線式回線信号伝達部は、 前記2線終端インピーダンスを与える回路を構
成する帰還回路の前記検出回路g2の出力信号22
と、前記4線不平衡入力信号をバランスネツトワ
ークZ2,Z3,g5またはE2に印加して得られる出力
信号とを入力して差分を出力する回路g4とからな
る ことを特徴とする電子化ハイブリツド回路。 2 前記バランスネツトワークは、抵抗分圧Z2
Z3または電圧増幅器g5または電流増幅器E2により
構成したことを特徴とする特許請求の範囲第1項
記載の電子化ハイブリツド回路。 3 前記インピーダンスZ1により定まる信号は、
前記インピーダンスZ1に比例する信号からなるこ
とを特徴とする特許請求の範囲第1項記載の電子
化ハイブリツド回路。 4 前記インピーダンスZ1により定まる信号は、
前記インピーダンスZ1に逆比例する信号からなる
ことを特徴とする特許請求の範囲第1項記載の電
子化ハイブリツド回路。
[Claims] 1. A circuit whose input impedance is a complex impedance and which provides a 2-wire terminal impedance, a 4-wire line-2-wire line signal transmission section, and a 2-wire line-4 In an electronic hybrid circuit comprising a wire line signal transmission section, the circuit providing the two-wire termination impedance includes a detection circuit g2 that detects a two-wire input signal, converts it into an unbalanced signal, and outputs it; The output of the detection circuit and 4
a circuit g 3 that inputs a line unbalanced input signal and outputs the difference between the two inputs; and a passive circuit that inputs the output of the circuit g 3 that outputs the difference between the two inputs, and has an impedance Z 1 ; The impedance Z 1
Active circuit 1 that converts and outputs a signal determined by
5, and a feedback circuit including a current amplifier g1 which receives the output from the conversion circuit and outputs a complementary current to the two-wire balanced signal line, The 2-wire line-to-4-wire line signal transmission unit includes a circuit g3 that outputs the difference between the two inputs, the conversion circuit, and the current amplifier g1 ; Output signal 22 of the detection circuit g2 of the feedback circuit configuring the circuit providing the two -wire termination impedance
and an output signal obtained by applying the 4-wire unbalanced input signal to the balanced network Z 2 , Z 3 , g 5 or E 2 and outputs a difference. Electronic hybrid circuit. 2 The balance network has resistive partial voltages Z 2 ,
2. The electronic hybrid circuit according to claim 1, characterized in that it is constituted by Z3 , voltage amplifier G5 , or current amplifier E2 . 3 The signal determined by the impedance Z 1 is:
2. The electronic hybrid circuit according to claim 1, wherein the electronic hybrid circuit comprises a signal proportional to the impedance Z1 . 4 The signal determined by the impedance Z 1 is
2. The electronic hybrid circuit according to claim 1, wherein the electronic hybrid circuit comprises a signal that is inversely proportional to the impedance Z1 .
JP16778981A 1981-10-20 1981-10-20 Electronic hybrid circuit Granted JPS5869132A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16778981A JPS5869132A (en) 1981-10-20 1981-10-20 Electronic hybrid circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16778981A JPS5869132A (en) 1981-10-20 1981-10-20 Electronic hybrid circuit

Publications (2)

Publication Number Publication Date
JPS5869132A JPS5869132A (en) 1983-04-25
JPS6310615B2 true JPS6310615B2 (en) 1988-03-08

Family

ID=15856136

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16778981A Granted JPS5869132A (en) 1981-10-20 1981-10-20 Electronic hybrid circuit

Country Status (1)

Country Link
JP (1) JPS5869132A (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6242695A (en) * 1985-08-20 1987-02-24 Fujitsu Ltd Two-line/four-line converting circuit

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5685938A (en) * 1979-12-14 1981-07-13 Fujitsu Ltd Electronic hybrid circuit
JPS5685939A (en) * 1979-12-14 1981-07-13 Fujitsu Ltd Electronic hybrid circuit
JPS56115041A (en) * 1980-02-18 1981-09-10 Fujitsu Ltd Electronic hybrid circuit

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5685938A (en) * 1979-12-14 1981-07-13 Fujitsu Ltd Electronic hybrid circuit
JPS5685939A (en) * 1979-12-14 1981-07-13 Fujitsu Ltd Electronic hybrid circuit
JPS56115041A (en) * 1980-02-18 1981-09-10 Fujitsu Ltd Electronic hybrid circuit

Also Published As

Publication number Publication date
JPS5869132A (en) 1983-04-25

Similar Documents

Publication Publication Date Title
US4866767A (en) Subscriber line interface circuit
US4431874A (en) Balanced current multiplier circuit for a subscriber loop interface circuit
JP2757799B2 (en) Ground inductance circuit using gyrator circuit
GB2024564A (en) Connecting circuit for a telephone line
JPH0710082B2 (en) Telephone circuit
JPH088617B2 (en) Termination circuit in the power supply section of the electronic exchange
US5258713A (en) Impedance generator for a telephone line interface circuit
JPH05145627A (en) Ring trip detection circuit
JPS6310615B2 (en)
JPH0634490B2 (en) Transmission signal suppression circuit for telephone
JP3659982B2 (en) Impedance realization circuit with telephone voice circuit
GB2193063A (en) Line circuits
EP0587962B1 (en) Method and circuit for implementing an impedance, in particular for D.C. telephonic applications
US4074215A (en) Stable gyrator network for simularity inductance
JPH04130591A (en) Addition amplifier having complex weighting factor and interface therewith
JP2564000B2 (en) Power supply circuit
JPS6115648Y2 (en)
JPS62172804A (en) Buffer amplifying circuit
JPS62155665A (en) Dc feeding circuit
JPH03267898A (en) Subscriber line circuit
JPS6337963B2 (en)
JPS6324348B2 (en)
JPS61141258A (en) Electronic feeding circuit
JPH06103813B2 (en) Voltage control amplifier circuit
JPH0439957B2 (en)