JPS63105514A - Trigger signal generator by lightening surge - Google Patents

Trigger signal generator by lightening surge

Info

Publication number
JPS63105514A
JPS63105514A JP25133086A JP25133086A JPS63105514A JP S63105514 A JPS63105514 A JP S63105514A JP 25133086 A JP25133086 A JP 25133086A JP 25133086 A JP25133086 A JP 25133086A JP S63105514 A JPS63105514 A JP S63105514A
Authority
JP
Japan
Prior art keywords
output
input
signal
circuit
time width
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP25133086A
Other languages
Japanese (ja)
Inventor
Kenji Nakahara
中原 堅司
Takemitsu Higuchi
樋口 武光
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kansai Electric Power Co Inc
Original Assignee
Kansai Electric Power Co Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kansai Electric Power Co Inc filed Critical Kansai Electric Power Co Inc
Priority to JP25133086A priority Critical patent/JPS63105514A/en
Publication of JPS63105514A publication Critical patent/JPS63105514A/en
Pending legal-status Critical Current

Links

Landscapes

  • Pulse Circuits (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

PURPOSE:To record the initial time waveform of a lightening surge by comparing an input voltage and a reference voltage by a comparator circuit, inputting an output of the comparator circuit and a signal being the result of retarding the said output to an OR gate where an OR output is obtained and using the output of the OR gate so to active a one-shot multivibrator. CONSTITUTION:A lightening surge voltage inputted from input terminals 1-6 is compared respectively with a reference voltage of a reference voltage generating circuit 10 by comparator circuits 11-16. If a signal having a higher level than the reference voltage is inputted, its output is fed to the OR circuit 30. Then the input signal having a time width equal to or more than the respective delay time of the 1st and 2nd cascade connection circuits 63, 64 is retarded so that its time width is widened by 3 times or over and the result is outputted from an output terminals 74. An output of an OR gate 67 is fed to the one-shot multivibrator 32 where an output signal having a longer prescribed time width is obtained. Since a pulse signal having a wide time width is obtained from a pulse signal having a very short time width in this way, the state of the start of lightening surge production is recorded.

Description

【発明の詳細な説明】 [産業上の利用分野] この発明は雷サージ波形観測に用いる波形観測装置をト
リガするためのトリガ信号発生装置に関する。
DETAILED DESCRIPTION OF THE INVENTION [Industrial Application Field] The present invention relates to a trigger signal generating device for triggering a waveform observation device used for lightning surge waveform observation.

[従来の技術] 雷サージの波形観測を行うためのトリガ信号発生装置と
して特にこの用途に適合するように構成されたものはな
く、従来は波形観測装置のトリガ入力端子に直接雷サー
ジ電圧を印加していた。
[Prior Art] There is no trigger signal generator for observing lightning surge waveforms that is specifically configured to suit this purpose, and in the past, lightning surge voltage was applied directly to the trigger input terminal of a waveform observation device. Was.

[発明が解決しようとする問題点] 雷サージの波形観測を行う場合には雷サージの波形を例
えばストレージオシロスコープやデジタルメモリなどス
トレージa能を有する波形記録装置に記録して観測6す
る。そのために、雷サージの発生初期の信号により波形
記録装置をトリガする必要がある。雷サージ発生初期の
信号はパルス状のしかも極めて持続時間の短い(約20
nses)信号である。雷サージのこのような持続時間
の短いパルス信号は例えばワンショットマルチバイブレ
ータを確実にトリガすることができないばかりが、従来
のように直接波形記録装置のトリガ入力端子に引加した
場合においても波形記録装置をトリガすることができな
い、この場合波形記録装置は持続時間の十分長いパルス
信号が印加された時点ではじめてトリガされる。その結
果雷サージの初期の波形が記録されない問題があった。
[Problems to be Solved by the Invention] When observing the waveform of a lightning surge, the waveform of the lightning surge is recorded on a waveform recording device with storage capability, such as a storage oscilloscope or a digital memory, and then observed 6. For this purpose, it is necessary to trigger the waveform recording device with a signal at the beginning of the lightning surge occurrence. The signal at the beginning of a lightning surge is pulse-like and has an extremely short duration (approximately 20
nses) signal. Such a short-duration pulse signal from a lightning surge cannot reliably trigger a one-shot multivibrator, for example, but it also cannot record waveforms even when applied directly to the trigger input terminal of a conventional waveform recording device. It is not possible to trigger the device, in which case the waveform recording device is triggered only when a pulse signal of sufficiently long duration is applied. As a result, there was a problem that the initial waveform of a lightning surge was not recorded.

[問題点を解決するための手段] この発明の雷サージ入力によるトリガ信号発生装置は、
入力電圧と基準電圧とを比較回路により比較し、比較回
路の出力を偶数のインバータ回路の縦列接続回路に印加
して前記出力と同相かつ所定時間遅延した信号を得ると
ともに、前記出力と所定時間遅延した信号の両者をオア
ゲートに入力して論理和を得、オアゲートの出力により
ワンショットマルチパイブレークを作動させるように構
成した。
[Means for Solving the Problems] The trigger signal generating device using lightning surge input of the present invention has the following features:
The input voltage and the reference voltage are compared by a comparator circuit, and the output of the comparator circuit is applied to an even number of inverter circuits connected in series to obtain a signal that is in phase with the output and delayed by a predetermined time. Both signals are input to an OR gate to obtain a logical sum, and the one-shot multi-pie break is activated by the output of the OR gate.

[作用] 偶数のインバータ回路の縦列接続回路(以下単に「縦列
回路」と称する)を通過した入力パルスは入力パルスと
同相であるが縦列回路の通過時間だけ遅延する0例えば
入力パルスの時間幅が前記通過時間に等しい場合には、
縦列回路の入力パルスと出力パルスの両者を入力とする
オアゲートの出力パルスの時間幅は入力パルスの2培と
なる。
[Function] The input pulse that passes through a cascade circuit of an even number of inverter circuits (hereinafter simply referred to as "cascade circuit") is in phase with the input pulse, but is delayed by the passage time of the cascade circuit. For example, if the time width of the input pulse is If it is equal to the transit time,
The time width of the output pulse of the OR gate which receives both the input pulse and the output pulse of the cascade circuit as input is twice the input pulse.

縦列回路の出力をさらに次の縦列回路に入力し、最初の
縦列回路の入力パルスと出力パルス及び次の縦列回路の
出力パルスの3者をオアゲートに入力する場合はその出
力の時間幅は入力パルスの3倍となる。以下同様にして
出力パルスの時間幅は入力パルスの時間幅に縦列回路の
数に1を加算した数値を乗じた価になる。
When inputting the output of a cascade circuit to the next cascade circuit, and inputting the input pulse and output pulse of the first cascade circuit and the output pulse of the next cascade circuit to an OR gate, the time width of the output is equal to the input pulse. It will be three times as much. Similarly, the time width of the output pulse is the value obtained by multiplying the time width of the input pulse by the value obtained by adding 1 to the number of column circuits.

[実施例] 第1図にこの発明の実施例のブロックダイヤクラムを示
す、被観測体として例えば6基の送電鉄塔などの雷サー
ジを同時に記録するために、6個の比較回路(11) 
、 (12) 、 (13) 、 (14) 、 (1
5)及び(16)を設け、各比較回路はそれぞれ入力端
子(1)、(2)、(3)、 (4) 、 (5) 、
及び(6)を備えている。各比較回路は正または負の所
定のレベル以上の信号が入力したときのみ出力が生じる
ように規準電圧発生回路(1o)により規準電圧が印加
されている。規準電圧の正及び負の電圧値は設定手段(
18)及び(19)によりそれぞれ設定することができ
るようになされている。
[Embodiment] Fig. 1 shows a block diagram of an embodiment of the present invention. In order to simultaneously record lightning surges of six power transmission towers as objects to be observed, six comparison circuits (11) are used.
, (12), (13), (14), (1
5) and (16), and each comparison circuit has input terminals (1), (2), (3), (4), (5),
and (6). A reference voltage is applied to each comparison circuit by a reference voltage generating circuit (1o) so that an output is produced only when a positive or negative signal of a predetermined level or higher is input. The positive and negative voltage values of the reference voltage are set by the setting means (
18) and (19), respectively.

比較回路(11) −(16)の出力は12人力(12
の入力端子を有する)のオア回路(30)に入力される
。オア回路(30)の出力は2個のインバータ(61)
及び(62)を縦列接続して構成した回路(以下第1縦
列回路(63)と称する)に入力される。第1縦列回路
(63)の出力端子(72)は同様に2個のインバータ
(64)及び(65)を縦列接続して構成した回路(以
下第2縦列回路(66)と称する)に入力される。第1
縦列回路(63)の入力端子(71)及び出力端子(7
2)、及び第2縦列回路(66)の出力端子(73)は
オアゲート(67)の入力端子に接続されている。オア
ゲート(67)の出力端子(74)はワンショットマル
チパイブレーク(32)の入力端子に印加されている。
The output of comparison circuits (11) - (16) is 12 human power (12
(having input terminals) is input to the OR circuit (30). The output of the OR circuit (30) is the output of two inverters (61)
and (62) are connected in cascade (hereinafter referred to as the first cascade circuit (63)). The output terminal (72) of the first cascade circuit (63) is similarly input to a circuit (hereinafter referred to as the second cascade circuit (66)) configured by connecting two inverters (64) and (65) in cascade. Ru. 1st
The input terminal (71) and output terminal (7) of the cascade circuit (63)
2) and the output terminal (73) of the second column circuit (66) are connected to the input terminal of the OR gate (67). The output terminal (74) of the OR gate (67) is applied to the input terminal of the one-shot multi-pie break (32).

ワンショットマルチバイブレータ(32)の出力はアン
プ(33)に入力される。アンプ(33)は入力端子(
1)〜(6)と同数の出力端子(41)、(42)、(
43)、(44)、(45)及び(46)を有し、その
出力レベルは出力端子(41)〜(46)が接続される
波形記録装置(図示省13 )のトリガ回路のトリガ入
力規格に合致するように設定されている。オアゲート(
67)の出力は他のワンショットマルチパイブレークに
より構成されたモニタ回路(50)にも印加され、表示
器(51)により目視できるようになされている。
The output of the one-shot multivibrator (32) is input to an amplifier (33). The amplifier (33) has an input terminal (
The same number of output terminals (41), (42), (
43), (44), (45) and (46), whose output level meets the trigger input standard of the trigger circuit of the waveform recording device (not shown) to which the output terminals (41) to (46) are connected. is set to match. or gate (
The output of 67) is also applied to a monitor circuit (50) constituted by another one-shot multi-pie break, and is made visible on a display (51).

次にこの実施例の動作について説明する。入力端子(1
)〜(6)のいずれが一つまたは二つ以上の入力端子か
ら入力された雷サージ電圧は比較回路(11)−(16
)によって規準電圧発生回路(10)の規準電圧と比較
される。雷サージの信号は一般にパルス状の信号の集合
であり、特に初期には持続時間の極めて短いパルス(例
えば1O−20ns)が含まれている。前記基準電圧よ
り高いレベルのパルス信号が入力されると、比較回路は
出力を生じ、その出力はオア回路(30)に印加される
。オア回路(3o)の出力は第1縦列回路(63)の入
力端子(71)に印加される。入力端子(71)に入力
されたパルス信号はインバータ(61)により位相反転
され、次にインバータ(62)によりさらに反転されて
その出力端子(72)には入力パルス信号と同位相のパ
ルス信号が生じる、そしてその入力パルス信号は2個の
インバータ(61)及び(62)を通過する間に時間(
T1)だけ遅延される。次に出力端子(72)のパルス
信号は第2縦列回路(66)に入力され、その出力端(
73)に出力されるが、第2縦列回路(66)のインバ
ータ(64)及び(65)の構成は第1縦列回路(63
)と同様であるので、出力端子(73)のパルス信号の
位相は出力端子(72)における位相と同相であり、か
つインバータ(64)及び(65)を通過する時間(T
1)だけ遅延している。
Next, the operation of this embodiment will be explained. Input terminal (1
) to (6), the lightning surge voltage input from one or more input terminals is detected by the comparator circuits (11) to (16).
) is compared with the reference voltage of the reference voltage generation circuit (10). A lightning surge signal is generally a collection of pulse-like signals, and particularly includes pulses with extremely short durations (for example, 10-20 ns) in the initial stage. When a pulse signal with a level higher than the reference voltage is input, the comparison circuit produces an output, which is applied to the OR circuit (30). The output of the OR circuit (3o) is applied to the input terminal (71) of the first column circuit (63). The pulse signal input to the input terminal (71) is phase-inverted by the inverter (61), and then further inverted by the inverter (62), so that the output terminal (72) receives a pulse signal having the same phase as the input pulse signal. and its input pulse signal passes through two inverters (61) and (62) while the time (
T1). Next, the pulse signal at the output terminal (72) is input to the second column circuit (66), and the output terminal (
However, the configuration of the inverters (64) and (65) of the second column circuit (66) is the same as that of the first column circuit (63).
), the phase of the pulse signal at the output terminal (73) is in phase with the phase at the output terminal (72), and the time it takes to pass through the inverters (64) and (65) (T
1) is delayed.

入力端子(71)、出力端子(72)及び出力端子(7
3)のそれぞれのパルス信号Sl、S2及びS3をオア
ゲー) (67)に入力する。そしてその出力端子(7
4)における信号の波形を第2図a及び第2図すに示す
Input terminal (71), output terminal (72) and output terminal (7
The respective pulse signals Sl, S2 and S3 of 3) are input to the or game (67). And its output terminal (7
The waveforms of the signals in step 4) are shown in FIGS. 2a and 2s.

図に示すように、入力端子(71)の信号(Sl)に対
して信号(S2)は時間(T1)遅れ、さらに信号(S
3)は18号(S2)より時間(丁1)遅れる。信号(
Sl)のパルス幅が時間(T2)で時間(T1)より短
い場合には、第2図aに示すように信号Sl、S2及び
S3はそれぞれ独立したパルスとして出力端子(74)
から出力される。
As shown in the figure, the signal (S2) is delayed by time (T1) with respect to the signal (Sl) at the input terminal (71), and furthermore, the signal (S2) is delayed by a time (T1).
3) is delayed by a time (1 block) from No. 18 (S2). signal(
When the pulse width of Sl) is shorter than time (T1) at time (T2), the signals Sl, S2 and S3 are output as independent pulses to the output terminal (74), as shown in Figure 2a.
is output from.

信号(Sl)のパルス幅が時間(T3)で時間(T1)
に等しい場合には、第2図すに示すように信号Sl、S
2及びS3は時間(T4)の連続信号になる。すなわち
、時間(T3)の入力tFs号(Sl)は出力端子(7
4)においては時間幅が31&の時間丁4の信号となる
。従って第1及び@22縦回IK(63)及び(66)
それぞれの遅延時間の時間(丁1)に等しいかそれ以上
の時間幅を有する入力信号は時間幅が3倍以上になって
出力端子(74)から出力される。第2縦列回路(66
)にさらに第310.第nの縦列回路を接続すれば前記
と同様にして出力信号の時間幅を4M−、、n’+ 1
倍にすることができる。なお時間(TI)は使用される
インバータの種類により異なり、一般に市販されている
製品を用いたとき10nsないし2Or+sである。
The pulse width of the signal (Sl) is time (T3) and time (T1)
, the signals Sl and S are equal to each other, as shown in FIG.
2 and S3 become continuous signals of time (T4). That is, the input tFs (Sl) at time (T3) is output from the output terminal (7
In 4), the signal is at time 4 with a time width of 31 &. Therefore, 1st and @22 vertical rotation IK (63) and (66)
An input signal having a time width equal to or greater than the time (d1) of each delay time is outputted from the output terminal (74) with a time width three times or more. Second column circuit (66
) and 310th. If the n-th column circuit is connected, the time width of the output signal will be 4M-, , n'+ 1 in the same way as above.
Can be doubled. Note that the time (TI) varies depending on the type of inverter used, and is 10 ns to 2 Or+s when a commercially available product is used.

アンドゲート(67)の出力はワンショットマルチバイ
ブレーク(32)に印加され、より長い所定時間幅を有
する出力信号が得られる。その出力信号はアンプ(33
)によって必要なレベルに増幅され、6個の出力端子(
41) −(46)に分割される。なおアンドゲート(
67)の出力は他のワンショットマルチバイブレーク(
50)にも印加され、その出力によって作動する例えば
発光ダイオードなどの表示器(51)を作動させ入力信
号の有無を目視できるようになされている。
The output of the AND gate (67) is applied to the one-shot multi-by-break (32) to obtain an output signal having a longer predetermined time width. The output signal is an amplifier (33
) is amplified to the required level by the six output terminals (
41) - (46). In addition, and gate (
67) output is another one-shot multi-by-break (
50), and its output activates a display device (51), such as a light emitting diode, so that the presence or absence of the input signal can be visually checked.

[発明の効果] この発明によればインバータ固有の遅延特性を利用して
入力信号を遅延させるとにより時間幅の極めて短いパル
ス信号から時間幅の長いパルス信号を得ることができる
。従って雷サージの発生初期の時間幅の極めて短いパル
ス信号を直接入力してもトリガすることができない波形
記録装置を、時間幅を長くしたパルス信号によってトリ
ガし、雷サージ発生初期の状況を記録することができる
[Effects of the Invention] According to the present invention, a pulse signal with a long time width can be obtained from a pulse signal with an extremely short time width by delaying an input signal using the delay characteristics specific to an inverter. Therefore, the waveform recording device, which cannot be triggered by directly inputting a pulse signal with an extremely short time width at the beginning of a lightning surge, is triggered by a pulse signal with a longer time width to record the situation at the beginning of a lightning surge. be able to.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図はこの発明の実施例のブロックダイヤグラム、第
2図a及び第2図すは出力波形を示す図である。 11−16:  比較回路 32:  ワンショットマルチバイブレータ63.66
:  縦列回路 67:  オアゲート
FIG. 1 is a block diagram of an embodiment of the present invention, and FIGS. 2A and 2A are diagrams showing output waveforms. 11-16: Comparison circuit 32: One-shot multivibrator 63.66
: Column circuit 67: OR gate

Claims (1)

【特許請求の範囲】[Claims] (1)入力電圧があらかじめ設定された基準電圧をこえ
たとき出力を発生する少なくとも1個の比較回路、 比較回路の出力を入力として受け入力と同相でかつ遅延
した出力を得る少なくとも1個の偶数のインバータの縦
列接続回路、 少なくとも1個の前記インバータの縦列接続回路の入力
とその出力の両者を入力とするオアゲート、及び オアゲートの出力により作動するワンショットマルチバ
イブレータ を備えた雷サージ入力によるトリガ信号発生装置。
(1) At least one comparator circuit that generates an output when the input voltage exceeds a preset reference voltage, and at least one even number that receives the output of the comparator circuit as an input and produces an output that is in phase with the input and delayed. a cascade connection circuit of inverters, an OR gate whose inputs are both the input of at least one cascade connection circuit of said inverters and its output, and a trigger signal by a lightning surge input, comprising a one-shot multivibrator operated by the output of the OR gate. Generator.
JP25133086A 1986-10-22 1986-10-22 Trigger signal generator by lightening surge Pending JPS63105514A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25133086A JPS63105514A (en) 1986-10-22 1986-10-22 Trigger signal generator by lightening surge

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25133086A JPS63105514A (en) 1986-10-22 1986-10-22 Trigger signal generator by lightening surge

Publications (1)

Publication Number Publication Date
JPS63105514A true JPS63105514A (en) 1988-05-10

Family

ID=17221211

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25133086A Pending JPS63105514A (en) 1986-10-22 1986-10-22 Trigger signal generator by lightening surge

Country Status (1)

Country Link
JP (1) JPS63105514A (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6014518A (en) * 1983-07-05 1985-01-25 Nec Corp Pulse width correcting circuit

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6014518A (en) * 1983-07-05 1985-01-25 Nec Corp Pulse width correcting circuit

Similar Documents

Publication Publication Date Title
JPS63105514A (en) Trigger signal generator by lightening surge
US4558457A (en) Counter circuit having improved output response
JP3033206B2 (en) Trigger generation circuit
SU657455A1 (en) Device for shaping synchronizing pulses at information reproduction from magnetic carrier
SU1290332A1 (en) Device for blocking and restarting electronic computers in case of power failures
SU1465935A2 (en) Pulser
JPH0524227Y2 (en)
SU1651281A1 (en) Random number generator
JPS6358279A (en) Monocycle pulse generator
SU617845A1 (en) Binary counter checking device
JPS58129156U (en) Oscilloscope sweep trigger pulse generation circuit
JPH0545419A (en) Waveform forming circuit of semiconductor testing device
SU454662A1 (en) Sync device
SU1172001A1 (en) Device for converting pulse train to rectangular pulse
SU1170601A2 (en) Pulse shaper
SU1182668A1 (en) Pulse repetition frequency divider
GB785568A (en) Improvements in or relating to frequency divider circuits
SU1173541A1 (en) Threshold device
JPS6212872A (en) Trigger signal generating circuit
JPH02241220A (en) Pulse train generator
SU1667270A1 (en) Device for simulation of signal spliting
RU2082278C1 (en) Device for generation of pulse bursts
SU1075393A1 (en) Pulse train/rectangular pulse converter
JPS62177465A (en) Test signal generating circuit
SU1400301A1 (en) Method of shaping spectrometry pulses