JPS63102489A - 広帯域信号結合装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、それぞれ２つの信号線により形成されたマト
リックス入力線を有する結合点マトリックスををし、マ
トリックス入力線が一方ではそれぞれ１つの入力ディジ
タル信号回路の２つの差（相補性）出力端に接続されて
おり、また他方では結合点を介して同じくそれぞれ２つ
の信号線により形成されたマトリックス出力線に接続可
能であり、マトリックス出力線がそれぞれそれらの両信
号線により１つの差増幅器により形成された１つの出力
増幅器回路の両信号入力端に通じている広帯域信号結合
装置に関する。

〔従来の技術〕

通信技術の最近の開発は、加入者線の範囲の伝送媒体と
して特に６４ｋｂｉｔ／Ｓディジタル電話のような狭帯
域通信サービスも特に１４０Ｍｂｉ　ｔ　／　ｓテレビ
電話のような広帯域通信サービスも可能な光導波路が設
けられている狭帯域および広帯域通信サービスのための
総合サービス網を構成する伝送および交換システムに至
っている。しかし、その際に交換局には（好ましくは共
通の制御装置を有する）狭帯域信号結合装置および広帯
域信号結合装置が相並んで設けられている（ドイツ連邦
共和国特許第２４２１００２号明細書参照）。

結合点が時分割多重化によりそれぞれ多数の接続のため
に利用される広帯域信号一時分割多重化＝結合装置と関
連して、それぞれ２つの導線を、双安定Ｄマルチハイブ
レークとして形成された結合点個別のメモリセルにより
スインチオンおよびスイッチオフされるゲート要素によ
りｆ＃続することは知られている。その際に、クロック
入力端に相応のクロック信号を供給されるこれらの結合
点（囚別のメモリセルは１つの座標方向のみに、詳細に
はそのＤ入力端において駆動される（プファンシュミソ
ト（Ｐｆａｎｎｓｃｈｍｉｄｔ）著“広帯域ディジタル
信号に対する結合回路網の動作速度限界（Ａｒｂｅｉｔ
ｓｇｅｓｃｈｗｉｎｄｉｇｋｅｉｔｓｇｒｅｎｚｅｎ　
ｖｏｎ　Ｋｏｐｐｅｌｎｅｔｚｗｅｒｋｅｎ　ｆｉｉｒ
　Ｂｒｅｉｔｂａｎｄ−Ｄｉｇｉｔａｌｓｉｇｎａｌｅ
）”、学位論文、ブラウンシュバイク、１９７８年、第
６．７図および第６．４図）　、　１４０Ｍｂ　ｉ　ｔ
／ｓのビット速度において到達可能な約４ないし８の時
分割多重化ファクタおよびその際に必要な回路テクノロ
ジーを考慮に入れて、現在広帯域信号の交換のためには
、個々の結合点を介して通過接続される接続がもっばら
空間的に互いに隔てられている純粋な空間結合装置が有
利とされている。

純粋な広帯域信号−空間結合装置は、入力増幅器および
出力増幅器を設けられているＣ−ＭＯ３技術による結合
点マトリックスとして構成されており、それらの結合点
で結合要素がそれぞれデコーダ制御される結合点個別の
保持メモリセルにより制御され、その際に結合要素はそ
れぞれＣ−Ｍｏ５トランスフアゲ−）　（Ｃ−ＭＯ３Ｉ
−ランスミッションゲート）として＋ｉ成されており　
（ＩＳＳ°８４コンフェレンス・ペーパー２３Ｃ１、第
９図）、純粋な空間結合マトリックスの結合点個別の保
持メモリセルは行デコーダおよび列デコーダからそれぞ
れ行または列個別の駆動線を介して２つの座標内で駆動
される（プフプンシュミット、前出、第６．４図）。

しかし、逆に、結合点個別のアドレスデコーダ要素（論
理要素）を結合点マトリックス自体のなかに集積するこ
とも可能であり、その際にこれらのアドレスデコーダ要
素は外部の、すなわち本来の結合点マトリックスの外に
配置されているアドレスレジスタから結合点アドレスを
与えられる（たとえばクンツェ（Ｋｕｎｚｅ）　：　’
Ｔ　Ｉ　ＤＥＳ　：時分割電子交換の新しい構想（Ａ　
Ｎｅｗ　Ｃｏｎｃｅｐｔ　Ｉｎ　ＴｉｍｅＤｉｖｉｓｉ
ｏｎ　Ｅｌｅｃｔｒｏｎｉｃ　Ｓｗｉｔｃｈｉｎｇ）　
Ｊ　、、　Ｃｏｎ＋ｍｕｎｉｃａｔｉｏｎｓ　ｐｒ６ｓ
ｅｎｔｅｅｓ　ａｕ　Ｃ０ＬＬＯＱＬＩＥ　ＩＮＴＥＲ
ＮＡＴＩＯＮＡＬｄｅ　ＣＯＭＭＵＴＡＴＩＯＮ　ＥＬ
ＥＣＴＲＯＮＩＱＩＩＥ　、バリー、１９６６、ＥＤＩ
ＴＩＯＮＳ　ＣＨＩ［ｉＯＮ　、第３０１〜３１２頁、
第４図および第５図参照）。

また（ＦＥＲＮＳＥＨ−ＵＮＤ　ＫＩＮＯ−ＴＥＣＨＮ
ＩＫ　３８　（１９８４）４、第１３７〜１４３頁、第
３図ないし第５図から）ＥＣＬ技術による結合点マトリ
ックスを有する広帯域信号−結合装置であって、それぞ
れ２つの信号線により形成されたマトリックス入力線を
有し、それらが一方ではそれぞれ１つの行−人力増幅器
の２つの相補性出力端に接続されており、また他方では
結合点を介して同じくそれぞれ２つの信号線により形成
されたマトリックス出力線と接続可能であり、それらが
それぞれ１つの差増幅器により形成された１つの列−出
力増幅器の両信号入力端に通じている広帯域信号−結合
装置は公知である。その際、結合点はＣＭＬ　（電流モ
ード論理）とも呼ばれるバイポーラ電流スイ。

チ技術により構成されており、その結果として、１つの
通過接続信号又は阻止信号により切換可能な１つの電流
源から供給される電流がマトリックス入力信号に応じて
、２つのエミッタ結合されたトランジスタにより形成さ
れた差増幅器の一方または他方の岐路に切換えられる。

正確に等しい寸法の２つの追加的なトランジスタを必要
とする１つの中和回路により、１つのこのような結合点
の阻止状態でコレクターヘースーダイオードの障壁キャ
パシタンスを介して出力端に達し得る妨害信号を減衰さ
せる。

ＥＣＬ技術は高い動作速度、（中程度の）高い集積度お
よび（中程度の）高い損失電力のような特性を有する。

それにくらべてＦＥＴ技術は、動作速度は中程度である
けれども、集積度が非常に高くまた損失電力が非常に低
い点で優れている。

これらの２つの特徴があるので、これまでバイポーラ技
術によっていた速度範囲にもＦＥＴ技術による集積回路
を使用可能にしようという努力がなされている。

〔発明が解決しようとする問題点〕

本発明の目的は、ＥＣＬ技術を回避して、特に動作速度
が高く、しかも集積度が高くまたｔ」失電力が小さい広
帯域信号−結合装置を提供することである。

〔問題点を解決するための手段〕

この目的は、本発明によれば、冒頭に記載した種類の広
帯域信号結合装置において、ＦＥＴ技術により構成され
た結合点マトリックスが、結合点のなかに設けられてお
りそれぞれ制御電極に通過接続信号または阻止信号を与
えられる２つのスイッチ−トランジスタによりそれぞれ
形成された結合要素対を有し、それらのスイッチ−トラ
ンジスタがそれぞれ１つの主電極で、跳躍特性を有する
１つの出力−差増幅器を設けられている付属のマトリッ
クス出力線の一方または他方の信号線に接続されている
ことを特徴とする広帯域信号結合装置により達成される
。

本発明によれば、ＦＥＴ技術に保たれている結合点マト
リックスと結び付けられている利点に追加して、一方で
は、阻止されている結合点において、追加的な減衰対策
なしでも有害な信号が結合点を介してマトリックス出力
端に到達せず、また他方において、導通している結合点
において、ビット通過接続の際に場合によっては行われ
るマトリックス出力線の再充電が（差増幅器の跳躍点に
隣接するしきい値の超過に相応する）小さい再充電によ
って、従ってまた相応に迅速に、結合装置の出力端に生
ずる、通過接続されるディジタル信号の一方の信号状態
から他方の信号状態への一義的な移行によって行われる
という利点が得られる。

広帯域信号−結合装置の動作速度を相応にさらに高くす
るため、本発明の実施態様によれば、結合要素対が、ス
イッチ−トランジスタと共にそれぞれ１つの直列回路を
形成するそれぞれ２つのプリスイッチ−トランジスタを
有し、これらのプリスイッチ−トランジスタがそれぞれ
制御電捲で付属のマトリックス入力線の一方または他方
の信号線に接続されており、またそれらのそれぞれ直列
回路と反対側の主電極は１つの走査トランジスタを介し
て動作電圧源の一方の端子（接地）と接続されており、
動作電圧源の他方の端子とはそれぞれのマトリックス出
力線の各信号線が１つの予充電トランジスタを介して接
続されており、予充電トランジスタおよび走査トランジ
スタは互いに逆向きにそれぞれ制御電橋に、１ビ、ト通
過接続時間を１つの前段階および１つの本来の通過接続
段階に分割する１つの結合フィールド駆動クロックを与
えられており、それによって各前段階で走査トランジス
タの阻止状態においてマトリックス出力線の両信号線が
予充電トランジスタを介して動作電圧源の前記他方の端
子を支配する電位に少な（とも近似的に充電される。− この実施、態様によれば、本来のビット通過接続の際に
場合によっては行われるマトリックス出力線の再充電が
常に一方の信号状態に相応する１つの動作電位から出発
して１つの再充電方向のみに行われ、従って既に（この
動作電位値に隣接するしきいの上方超過に相応する）小
さい再充電により、従ってまた相応に迅速に一方の信号
状態から他方の信号状態への通過接続されるディジタル
信号の一蓑的な移行によって行われるという利点が得ら
れる。

Ｃ−ＭＯ３技術による結合点マトリックスの実現の際に
、結合要素がＣ−ＭＯＳトランスファゲートおよび（ま
たは）Ｃ−ＭＯＳインバータにより形成されている結合
点マトリックスと比較して、本発明の実施態様において
スイッチ−トランジスタ、プリスイッチ−トランジスタ
および走査トランジスタがｎチャネル−トランジスタで
あり、ｐチャネル−トランジスタは、使用されるとして
も、予充電トランジスタのみに使用されるならば、作動
速度を一層高くすることができる。より高い固有抵抗の
ためにより大きい占有面、積を必要とするｐチャネル−
トランジスタは、使用されるとしても、結合点個別にで
はなくマトリックス出力線１固別に使用される。相応に
わずかな占有場所および相応にわずかな回路キャパシタ
ンスで結合点マトリックスを実現することは集積の際に
特に有意義である。結合点マトリックスの損失電力は主
としてマトリックス線に与えるべき充電電力であるので
、マトリックス出力線の容量性負荷が減少すれば、再充
電時間とならんで全所要電力も減少する。

本発明の他の特殊性は、以下に図面により本発明を一層
詳細に説明するなかで明らかになろう。

〔実施例〕

第１図には、本発明を理解するために必要な範囲で、本
発明による広帯域信号−空間結合装置の概要が示されて
いる。１つの結合点マトリックスの列線ｓｌ・・・ｓｊ
・・・ｓｎに通ずる入力端ｅ１・・・ｅＪ・・・ｅｎに
は入力ディジタル信号回路Ｅ１・・・Ｅｊ・・・Ｅｎが
設けられており、結合点マトリックスの行線ｚ１・・・
ｚｉ・・・ｚｍが接続されている出力端ａ１・・・ａｉ
・・・ａｍには出力増幅器回路Ａｌ・・・Ａ１・・・Ａ
ｍが設けられている。結合点マトリックスは結合点ＫＰ
１１・・・ＫＰｉｊ・・・Ｋ　Ｐ　ｍ　ｎををし、それ
らの結合要素は、１つの結合要素Ｋｉｊの結合点ＫＰｉ
ｊに関して詳細に説明するように、それぞれ１つの制御
入力ｆｉｓにおいて１つの（図示されていない）アドレ
スデコーダ要素または保持メモリセル要素により制御さ
れていてよい。これについてこれ以上ｎ細に説明する必
要はない。なぜならば、冒頭に既に述べたように、結合
要素のこのような駆動の仕方は一般に知られており、ま
た相応の説明が既に他の文献でなされているからである
（ドイツ連邦共和国特許出願公開第３６３１６３４号明
細書）。

マトリックス入力線（列線）は、第１図中に１つの非反
転出力端および１つの反転出力端を有する増幅器として
、すなわちいわゆる差−線路ドライハとして示されてい
るそれぞれ付属の入力ディジタル回路Ｅｌ、・・・Ｅｊ
、・・・Ｅｎの相補性（差）出力端に接続されているそ
れぞれ２つの信号線Ｓｌ′、ｓ１″；・・・Ｓｊ′、ｓ
ｊ”；−ｓｎ’、Ｓｎ″により形成されている。こうし
て入力側で入力ディジタル回路Ｅｌ、・・・Ｅｊ、・・
・Ｅｎの相補性出力端から出発するマトリックス入力線
（列線）ｓｌ’、ｓ１″：　−；　ｓ　ｊ　’、ｓｊ“
；　・・・；　ｓ　ｎ　’、ｓｎ“は他方では、結合要
素対（第１図中の結合点ＫＰｉｊではＫｉｊ）により形
成される結合点ＫＰＩＩ、・・・、ＫＰ　ｔ　Ｌ　・・
−ＫＰｎｍを介してマトリックス出力線（行線）と接続
されている。

マトリックス出力線（行線）は同じくそれぞれ２つの信
号線ｚｌ’、ｚ　ｌ　＃；−・・；　２　ｉ　′、ｚｉ
″ｔ・・・；　Ｚ　ｍ　’、２ｍ″により形成されてお
り、またこれらの信号線によりそれぞれ、跳ＩＭ特性を
有する１つの差増幅器により形成された出力増幅器回路
Ａ１、・・・Ａｉ、・・・、Ａｍに通じている。

このような跳躍特性を有する差増幅器は、某理的に（１
ａ１米国電気電子学会雑誌固体回路編（ＩＥＥＥ　Ｊｏ
ｕｒｎａｌ　ｏｆ　５ｏｌｉｄ　−３ｔａｔｅ　Ｃ４ｒ
ｃｕｉｔｓ　、　１９７３年１０月、第３１９〜３２３
頁、第６図から）知られており、また種々の変形がたと
えばｌｂｌドイツ連邦共和国特許出願公開第２４２２１
３６号明細書、第３（１６’）図およびｌｃｌドイツ連
邦共和国特許出願公開第２６０８１１９号明細書、第５
図から知られているような、いわゆるゲーテッド・フリ
ップフロップにより実現可能であり、その際にそこに設
けられている対称トランジスタ（文献ｌａｌおよび＋ｂ
ｌ中）はそこに設けられている予充電トランジスタ（文
献ｌｂｌ中）または負荷トランジスタ（文献ｌｃｌ中）
と同じくｐチャネルトランジスタとして構成されている
ことが目的にかなっている。

第５図による実施例では、このような出力増幅器回路Ａ
Ｉ、・・・Ａｉ、・・・、Ａｍの跳躍特性を示す差増幅
器は先ず、２つの交叉接続されたＣＭＯＳインパーク回
路Ｔｐｂ′、Ｔｎｂ′　；Ｔｐｂ”、Ｔｎｂ’を有する
１つの双安定跳躍回路Ｂ（このような回路として常に有
効には接続されていない）を有し、それらの２つの出力
端ａｉ′およびａｔ’には一方の供給電位源ＵＤＤも同
時に同じくクロック信号により制御される一方のチャネ
ル形式の２つのスイッチングトランジスタ、実施例では
ｐチャネル（ディプレッション−）トランジスタＴｐ′
およびＴｐ″を介して接続可能である。他方のチャネル
の２つのトランジスタ、実施例ではｎチャネル（エンハ
ンスメント−）トランジスタＴｎｂ’およびＴｎｂ″と
他方の供給電位？ｊＭ　Ｕ　ｓ≦との間には、これらの
トランジスタＴｎｂ’、Ｔｎｂ″と供給電位源ＵＳ≦と
の間に挿入された同一形式の２つのトランジスタＴｎ’
、Ｔｎ“と、これらの２つのトランジスタＴｎ’、Ｔｎ
“に並列に接続されておりそれぞれ入力信号または否定
された入力信号により制御される同一形式の１つのＭＯ
Ｓ）ランジスタＴｎｚ”またはＴｎｚ”とクロック信号
により制御される同一形式の１つのＭＯＳトランジスタ
Ｔｎｔ’またはＴｎｔ“とから成る２つの直列回路とを
有する１つの駆動回路Ｃが挿入されている。２つの交叉
接続されたＣ−Ｍ　ＯＳインパーク回路Ｔｐｔ）′、Ｔ
ｎｂ′および”）”ｐｂ”、”］’　ｎ　ｂ　”の２つ
の接続点Ｖ′と■“とく対称に設計された）駆動回路Ｃ
との間には、間−形式の１つのトランジスタＴｎが挿入
されており、それを介して２つの交叉接続されたＣ−Ｍ
ＯＳインバータ回路が双安定跳躍回路として相互接続さ
れ得る。第５図に示されている跳χＭ特性を有する差増
幅器の動作電圧端子ＬＪＩ）Ｏには、動作電圧端子ＵＳ
≦　（接地）に与えられている電位にくらべてたとえば
＋５■の供給電位が供給され得る。

第５図に概要を示されている跳躍特性を有する差増幅器
の作動の仕方を説明する前に、結合要素対・・・Ｋｉｊ
・・・の作動の仕方を説明しておく。

結合要素対・・・Ｋｉｊ・・・が回路技術的にどのよう
に実現され得るかが第２図、第３図および第４図に示さ
れている。それぞれ制御電極に１つの通過接続信号また
は阻止信号を与えられまた１つの主電極で付属のマトリ
ックス出力線の一方または他方の信号線ｚｉ′、ｚｉ″
に接続されているそれぞれ２つのスイッチ−トランジス
タＴｎｋ′、Ｔｎｋ″により形成される結合要素対・・
・Ｋｉｊ・・・は、それぞれ１つのスイッチ−トランジ
スタＴｎｋ　’、Ｔｎｋ“と共に１つの直列回路を形成
するそれぞれ２つのプリスイッチ−トランジスタＴ　ｎ
　ｅ　’　＃よびＴｎｅ“を有し、これらのプリスイッ
チ−トランジスタはそれぞれ制御電極で付属のマトリッ
クス入力線（列線）・・・ｓｊ・・・の一方の信号線Ｓ
ｊ′または他方の信号線ｓｊ″に接続されており、また
それらの直列回路と反対側の主電極は１つの走査トラン
ジスタＴｎａ　　（すなわち第２図中のＴｎａｉｊまた
は第３図中のＴｎａｊまたは第４図中のＴｎａｉ）を介
して動作電圧源の一方の端子Ｕｓｓ（接地）と接続され
ている。動作電圧源の他方の端子ＵＤＤとはそれぞれの
マトリックス出力線（行線）・・・ｚｉ・・・の両信号
線（ｚ　ｉ　’、ｚｉ“）が１つの予充電トランジスタ
Ｔｐ　ｉ　’またはＴｐｉ“を介して接続されている。

その際に、同じく第２図に示されているように、それぞ
れ１つの結合要素対個別の走査トランジスタＴｎａｉｊ
が設けられていてよい。しかし、代替的に、第３図に示
されているように、それぞれ１つの同じマトリックス入
力線（列線）・・・ｓｊ・・・に位置するすべての結合
要素対に対して１つの共通の、従ってまたマトリックス
入力線個別の走査トランジスタ（第３図中のＴｎａｊ）
が設けられていてもよいし、第４図に示されているよう
に、それぞれ１つの同じマトリックス出力線（行線）・
・・２１・・・に位置するすべての結合要素対に対して
１つの共通の、従ってまたマトリックス出力線個別の走
査トランジスタ（第４図中のＴｎａｉ）が設けられてい
てもよい。

間しく第２図ないし第４図に示されているように、ＣＭ
Ｏ３技術による結合マトリックスでは、スイッチ−トラ
ンジスタＴ　ｎ　ｋ　、プリスイッチ−トランジスタＴ
　ｎ　ｅおよび走査トランジスタＴｎａはｎチャネル−
トランジスタ、また予充電トランジスタＴｐｉはｎチャ
ネル−トランジスタであってよい。

予充電トランジスタＴｐｉおよび走査トランジスタＴｎ
ａは互いに逆向きにそれぞれ制御電極に、第６図中に行
Ｔに示されているように、１ビット通過接続時間を第６
図中央に示されている仕方で１つの前段階ｐｖおよび１
つの主段階ｐｈに分割する１つのクロックＴを与えられ
る。

前段階ｐｖ（第６図中央を参照）の間に、マトリックス
出力線（行線）・・・ｚｉ・・・がそのつどの予充電ト
ランジスタ（第２図ないし第４図中のＴｐｌ′またはＴ
ｐｉ″）を介して少なくとも近似的に動作電位ＵＯＯに
充電され、そのためにたとえばｎチャネル−トランジス
タにより形成された予充電トランジスタＴｐ　ｉ　’、
Ｔｐ　ｉ　’が１つの“Ｌ”クロ、り信号Ｔ（第６図の
行Ｔを参照）により導通状態にされる。同時に、ｎチャ
ネル−トランジスタにより形成された走査トランジスタ
Ｔｎａ　（第２図中のＴｎａｉｊ、第３図中の７ｎａｊ
、第４図中のＴｎａｉ）がたとえば等しい′Ｌ′クロッ
ク信号信号上り反対向きに制御され、すなわち阻止され
、従ってマトリックス出力線（行線）・・・ｚｉ・・・
の充電は個々の結合要素・・・Ｋｉｊ・・・のそのつど
のスイッチ−トランジスタＴ　ｎ　ｋ　’　、Ｔ　ｎｋ
″　（第２図ないし第４図中）およびそのつどのプリス
イッチ−トランジスタＴｎｅ′、Ｔｎｅ”（第２図ない
し第４図中）の駆動に無関係に行われ得る。その際にそ
のつどのマトリックス入力線（列線）・・・ｓｊ・・・
上に場合によっては既に、同じく第６図中に行ｓｊに示
されているように、通過接続すべきビットに相応する電
位がビルドアップしくまたは持続され）得る。

それに続く主段階ｐｈ（第６図中央を参照）の間に、た
とえば１つの“Ｈ”クロック信号Ｔ（第６図の行Ｔを参
照）により予充電トランジスタＴｐｉ′、Ｔｐｉ″　　
（第２図ないし第４図中）が阻止され、また同時に走査
トランジスタＴｎａ（第２図中のＴｎａｉｊ、第３図中
のＴｎａｊ、第４図中のＴｎａｉ）がアンロックされる
。いま１つの結合要素対・・・Ｋｌｊ・・・のなかでそ
のたとえば１つのｎチャネル−トランジスタにより形成
されるスイッチ−トランジスタＴｎｋ′、Ｔｎｋ“　（
第２図ないし第４図中）が制御入力端Ｓに与えられてい
る（たとえば“Ｈ”）通過接続信号（第６図の行Ｓ参照
）に基づいて導通しており、またそれによって結合点が
接続状態にあれば、いま通過接続すべきビットに相応す
る、当該のマトリックス入力線（列線）・・・ｓｊ・・
・を支配する信号状７聾に応じて、このマトリックス入
力線（列線）・・・ｓｊ・・・と当該の結合要素・・・
Ｋｉｊ・・・を介して接続されるマトリックス出力線（
行線）・・・ｚ、ｉ・・・の信号線２１′、ｚｉ″が放
電され、または前段階ｐｖでとられた電位ＵＤＤに留ま
る。

当該のマトリックス入力線（列線）・・・ｓｊ・・・の
１つの信号線Ｓｊ′またはｓｊ″を、第６図中の行ｓｊ
に破線で示されているように“Ｌ”信号が支配し、また
それに応じて当該の結合要素対Ｋｉｊの（ｎチャネル−
）プリスイッチ−トランジスタＴｎｅ’またはＴｎｅ″
　（第２図ないし第４図中）が遮断されていれば、マト
リックス出力線（行線）ｚｉの当該の信号線ｚｉ’また
はｚｉ＃はこの結合要１Ｋｉｊを介して放電されずに、
このマトリックス出力線（行線）２１に通ずる他の結合
点が通過接続状態に位置していないという前提のもとに
、ＵＯＯ電位状態を持続する。

それに対して、マトリックス入力線（列線）Ｓｊのいま
考察している信号線Ｓｊ′、ｓｊ″上を、第６図中の行
ｓｊに実線で示されているように、“Ｈ”信号状態が支
配しており、またそれに応じて当該の結合要１Ｋｔｊの
プリスイッチ−トランジスタＴ　ｎ　ｅ　’またはＴｎ
ｅ”（第２図ないし第４図中）もスイッチ−トランジス
タＴｎｋ’またはＴ　ｎ　ｋ　”および伸圧の走査トラ
ンジスタＴｎａも導通していれば、マトリックス出力線
（行線）ｚｉの対応付けられている信号線ｚｉ′または
２１″はこの結合要素対Ｋｉｊを介して放電され、へ またＵＳＳ電位に引かれる。

こうして、制御入力端Ｓからアンロックされた１つの結
合点を介して、そのつどの入力信号がそれぞれ反転され
て通過接続される。

以上に第２図ないし第４図により説明した実施例では、
予充電トランジスタ（Ｔｐｉ’、Ｔｐｉ“）はｐチャネ
ル・トランジスタにより形成されており、その際にこれ
らのｐチャスル予充電トランジスタ（Ｔｐｉ）およびｎ
チャネル−トランジスタにより形成された走査トランジ
スタ（Ｔｎａ）は、チャネル形式の相違のために、１つ
の同じ信号（Ｔ）により互いに逆向きに制御される。こ
れとは異なり、たとえスイッチ−トランジスタ（Ｔｎｋ
）、プリスイッチ−トランジスタ（Ｔｎｅ）および走査
トランジスタ（Ｔｎａ）がｎチャネル−トランジスタで
あるとしても１つの同一のチャネル形式のトランジスタ
のみが使用されるように、予充電トランジスタをｎチャ
ネル−トランジスタで実現することも可能である。この
場合、予充電トランジスタおよび走査トランジスタは再
び互いに逆向きにそれぞれ制御電極に結合フィールド駆
動クロックを与えられるように、走査トランジスタ　（
Ｔｎａ）に再び、第２図ないし第４図により説明した実
施例の場合のように、結合フィールド駆動クロック信号
（Ｔ）を直接に供給し、それに対して（ｎチャネル）予
充電トランジスタには反転された結合フィールド駆動ク
ロック信号を供給すべきである。

ここで、両信号線ｚｉ′、ｚｉ″　（第１図および第５
図中）で１つのマトリ、クス出力線に接続されており跳
橿特性を有する差増幅器により形成された１つの出力増
幅器回路・・・Ａｉ・・・（第１図中）に立ち戻って、
第５図に示されている跳躍特性を有する差増幅器がどの
ように動作するかを説明する。第５図中に示されている
出力増＠器回路Ａｔ内で、先に通過接続されたビットに
基づいて信号線ｚｉ’　　（第１図ないし第５図）上に
し信号（すなわち明らかにＵＯＤレベルの下に位置する
信号レベルを有する信号）が、また信号線ｚｉ″上にＵ
ＤＯ信号（第６図、行ｚｉ参明）が生じ、またその結果
として、クロック入力端ｔ　（第５図中）に電位値Ｕｏ
ｏ　　（＋５Ｖ）のクロック信号（第６図、行ｔ）が与
えられている際に、１つの双安定跳躍回路Ｂとして接続
されている２つの交叉接続されたＣ−ＭＯＳインバータ
回路Ｔｐｂ’、Ｔｎｂ′およびＴｐｂ″、Ｔ　ｎ　ｂ″
のなかで一方のインバータ回路のｐチャネルトランジス
タ’ｒｐｂ’および他方のインバータ回路のｎチャネル
トランジスタＴｎｂ″は導通状態にあり、また一方のイ
ンバータ回路のｎチャネルトランジスタＴ　ｎ　ｂ　’
および他方のインバータ回路のｐチャネルトランジスタ
Ｔｐｂ″は非導ｊｍ状態にあり、従って一方のＣ−ＭＯ
Ｓインバータ回路のインバータ出力端ａｉ’にはＵＤＤ
電位（＋５Ｖ）が生じ、また他方のＣ−ＭＯＳインバー
タ回路のインバータ出力端ａｉ″には、駆動回路Ｃのト
ランジスタＴｎ″およびＴ　ｎ　’　、Ｔ　ｎ　ｔ“、
Ｔｎｚ“の導通状態において接続点Ｖ″に（同じ（接続
へｖ′に）双安定ｍ１回路已により与えられるＵＳＳ電
位（接地）が生ずる。

信号受は渡し準備段階の開始時に、クロック入力端ｔ　
（第５図中）に与えられているクロック信号（第６図、
行ｔ）が値Ｕｓｓ（接地）に跳躍すると、双安定跳躍回
路Ｂにおいて２つの同じくクロック信号により制御され
るｐチャネルスイッチングトランジスタＴｐ′およびＴ
ｐ＃が導通状態になり、従って両インバータ出力端ａｉ
′およびａｉ”にＵＤＤ電位（＋５Ｖ）が与えられ、そ
の結果として両Ｃ−ＭＯＳインバータ回路内でそれぞれ
ｐチャネルトランジスタＴｐｂ′またはＴａｂ＃は非導
通状態にあり、またｎチャネルトランジスタＴｎｂ’ま
たはＴｎｂ’は導通状態にある。

その後、（これまでの）双安定ｍ１１回路Ｂと駆動回路
Ｃとの間の再接続点Ｖ′およびＶ＃には、ｎチャネルト
ランジスタＴｎｂ’、Ｔｎｂ“のしきい電圧ＵＴがたと
えばｔＶである場合には、たとえば＋４■の電位ｕｏｏ
　　ＵＴが与えられる。その際に駆動回路Ｃにおいて少
なくともトランジスタＴ　ｎ　ＸＴ　ｎ“、Ｔｎ’、Ｔ
ｎｔ’およびＴｎｔ’は非導通状態にある。

後続の信号受は渡し段階は、クロック入力端ｔ（第５図
中）に生ずるクロック信号（第６図、行ｔ）の電位値Ｕ
ＳＳから電位値ＵＤＤへの上昇により開始する。クロッ
ク信号上昇の過程で、第５図による差増幅器の入力端ｚ
ｉ’に与えられている入力信号が、第６図中の行ｚｉに
示されているように、走査される。

クロック信号電位の増大により先ず駆動回路Ｃのなかで
両保持トランジスタＴｎ’およびＴｎ″ならびに走査ト
ランジスタＴｎｔ’およびＴｎｔ“が導通状態となり、
その際に接続点Ｖ′およびｖ″に電流が流れるようにな
り、その結果として接続点Ｖ′およびＶ“における電位
が低下する。その際に増幅トランジスタＴｎは最初は、
すなわち接続点Ｖ′およびＶ“が高い電位にありかつク
ロック信号電位がまだ低い間は、阻止状態にとどまり、
従って交叉接続されたＣ−ＭＯＳインバータＴｐｂ′、
Ｔｎｂ′および”ｒｐｂ″、Ｔｎｂ’はまだ１つの双安
定跳躍回路として作用するように接続されていない。接
続点Ｖ′およびＶ＃を経て、まだ１つの双安定跳躍回路
として作用するように接続されていない双安定跳躍回路
Ｂと駆動回路Ｃとの間に流れる電流は両Ｃ−ＭＯＳイン
バータ回路のｎチャネルトランジスタＴ　ｎ　ｂ　’お
よびＴｎｂ“を介してインバータ出力端ａｉ′およびａ
ｉ″における相応の電位低下を生じさせる。

いま、第６図中の行ｚｉに破線で示されているように、
この時点で増幅器入力端ｚｉ’　　（第５図中）にＵＤ
Ｄ信号レベルが与えられていると、それに基づいて駆動
回路Ｃの入力信号トランジスタＴｎ２′は強い導通状態
にあり、他方において増幅器入力端ｚｉ″には明らかに
ＵＯＯ信号レヘルよりも低いレベルを有する信号が生じ
、この信号が入力信号トランジスタＴ　ｎ　ｚ″の導電
性を相応に減するので、トランジスタ直列回路Ｔｎｔ’
、Ｔｎ　ｚ　’および別のｎチャネルトランジスタＴｎ
’から成る並列回路は、トランジスタ直列回路Ｔｎｔ“
、Ｔｎｚ″および別のｎチャネルトランジスタＴｎ″か
ら成る並列回路よりも低い抵抗を有し、従って、再負荷
トランジスタＴｐｂ′およびＴｐｂ“が等しく強く駆動
されて等しい程度に導通状態になった後に、接続点Ｖ′
を経て流れる電流は接続点Ｖ″を経て流れる電流よりも
大きい。従って、インバータ出力端ａｉ’における電位
低下はインバータ出力端ａｉ″における電位低下よりも
強い。その結果として、インバータ出力＆ｍａｉ’にゲ
ート電極で接続されているドライバトランジスタＴｎｂ
″は相応に強く非導電性となり、このことは、接続点Ｖ
″を経て流れる電流を接続点Ｖ′を経て流れる電流より
も小さい値に保つ。たとい接続点Ｖ″を経て小さいほう
の電流が流れるとしても、それぞれ他方のインバータ出
力端ａｉ′またはａｉ“からの両ドライバトランジスタ
Ｔ　ｎ　ｂ　″およびＴ　ｎ　ｂ　’の駆動によって接
続点Ｖ″における電位はインバータ出力６１ａｉ’にお
ける電位と同じく強く低下し、他方において逆に接続点
ｖ′における電位はインバータ出力端ａｉ＃における電
位に追従する。

クロック信号入力ｉｔにおける電位が増幅トランジスタ
Ｔｎのしきい電圧よりも大きい値だけ接続点ｖ″の電位
を上方超過すると、このトランジスタは導通状態となり
、その際にそのドレイン電極は接続点Ｖ′に、またその
ソース電極は接続点Ｖ″に接続されている。その結果、
接続点ｖ″を経て流れるいずれにせよ既に小さいほうの
電流はもはや大部分がドライバトランジスタＴ　ｎ　ｂ
　’から引かれ、従ってまたこれまでに既に接続点■゛
を経て流れている大きいほうの電流に重畳され、それに
よって一方のインバータ出力端ａｉ’における電位はさ
らに低下し、他方において他方のインバータ出力ｆｉａ
ｉ″における電位は再び上昇する０両接続点Ｖ′および
ｖ″は導通している増幅器トランジスタＴｎにより同一
の電位に達し、この電位は保持トランジスタＴ　ｎ　’
　、Ｔ　ｎ　ｂ　”によりさらに（接地）電位ＵＳＳに
引かれる。交叉接続されたＣ−ＭＯＳインバータ回路Ｔ
ｐｂ′、Ｔｎｂ’およびＴｐｂ″、Ｔｎｂ″はいまや双
安定跳躍回路として作用するように接続されている。

この双安定跳躍回路は不安定状態がら１つの安定状態に
跳躍し、その際に一方のインバータ出力端ａｉ’におけ
る電位（第６図、行ａｉ’）は値しｓｓ（接地）に達し
、また他方のインバータ出力端ａｉ＃における電位（第
６図、行ａｉ″）は値Ｖｏｏ　　（＋５Ｖ）に達する。

それに対して、第６図の行ｚｉに実線で示されているよ
うに、信号受は渡し時点で増幅器入力端ｚｉ’　　（第
５図）に明らかにＵＤＤレベルよりも低い信号レベルが
与えられていると、駆動回路Ｃの入力信号トランジスタ
Ｔｎ２′はすべての場合に弱い導通状態にあり、他方に
おいて増幅器入力端ｚｉ″にＵＯＯ信号が生じている際
には入力信号トランジスタＴｎｚ″は強い導通状態にあ
り、従って保持トランジスタＴｎ’と入力信号トランジ
スタＴｎ２′および走査トランジスタＴｎｔ’の直列回
路とから成る並列回路は保持トランジスタＴｎ″と入力
信号トランジスタＴｎｚ″および走査トランジスタＴｎ
ｔ“の直列回路とから成る並列回路よりも高い抵抗を有
し、従って前記の過程と鏡像的に相応の仕方で、双安定
跳躍回路Ｂがその不安定状態からその他方の安定状態に
移行し、この状態で、第６図中に実線で示されているよ
うに、第６図中の行ａｉ′によるインバータ出力端ａｉ
’にはＵＯＤ電位が、また第６図中の行ａｉ″によるイ
ンバータ出力端ａｔ″にはＵＳＳ電位が生ずる。

前記の跳！浸特性を示す差増幅器Ａｉは以上では、１つ
の双安定跳躍回路Ｂとして接続可能な両Ｃ−ＭＯＳイン
バータ回路のｎチャネルトランジスタと付属の供給電位
源ＵＳＳとの間に１つの駆動回路Ｃが設けられている実
施例で説明された。しかし、それとは異なり、ｐチャネ
ルトランジスタにより構成された駆動回路が両Ｃ−ＭＯ
Ｓインバータ回路のｐチャネルトランジスタと付属の供
給電位源ＵＤＤ（第５図中）との間に設けられていても
よく、その際には入力信号の受は渡しはクロック信号の
立ち下がりにより行われる。

【図面の簡単な説明】

第１図は広帯域信号結合装置の概要図、第２図第３図お
よび第４図はその結合要素の回路的実現の例を示す図、
第５図は跳躍特性を有する羞増幅器の回路的実現の例を
示す図、第６図はその信号経過を示す図である。 ａ１〜ａｉ−ａｍ・・・結合点マトリックス出力端、ａ
ｉ’、ａ　ｉ　”−出力端、Ａ　１〜Ａ　ｉ　−Ａｍ−
・・出力増幅器回路、Ｂ・・・双安定跳躍回路、Ｃ・・
・駆動回路、ｅ１〜ｅｊｘｅｎ・・・結合点マトリック
ス入力線、Ｅ１〜Ｅｊ”−Ｅｎ・・・入力ディジタル信
号回路、ＫｉＪ・・・結合要素対、ＫＰ１１〜ＫＰｉｊ
〜ＫＰｍｎ・・・結合点、ｐｈ・・・主段階、ｐｖ・・
・前段階、Ｓ・・・制御入力端、Ｓ１〜５ｊｘｓｎ・・
・結合点マトリックス入力線（列線）Ｔ・・・クロック
信号、Ｔ　ｎ　ｅ・・・プリスイッチ−トランジスタ、
Ｔ　ｎ　ｋ・・・スイッチ−トランジスタ、Ｔｎｚ　ｉ
　ｊ、Ｔｎｚ　ｉ、Ｔｎｚｊ・・・走査トランジスタ、
Ｔｐｉ・・・予充電トランジスタ、ＵＳＳ、ＯＤＤ・・
・動作電圧源の端子、Ｖ′、ｖ″・・・接続点、ｚ１〜
ｚｊｘｚｍ・・・マトリックス出力線（行線） ＩＧ　１ ｅｌ　　　　　　　　　ｅｊ　　　　ｅｎＩ０２

Claims (1)

1. 【特許請求の範囲】 １）それぞれ２つの信号線（ｓｊ′、ｓｊ″）により形
   成されたマトリックス入力線（ｓｊ）を有する結合点マ
   トリックスを有し、マトリックス入力線が一方ではそれ
   ぞれ１つの入力ディジタル信号回路（Ｅｊ）の２つの差
   （相補性）出力端に接続されており、また他方では結合
   点（ＫＰｉｊ）を介して同じくそれぞれ２つの信号線（
   ｚｉ′、ｚｉ″）により形成されたマトリックス出力線
   （ｚｉ）に接続可能であり、マトリックス出力線（ｚｉ
   ）がそれぞれそれらの信号線（ｚｉ′、ｚｉ″）により
   １つの差増幅器により形成された１つの出力増幅器回路
   （Ａｉ）の両信号入力端に通じている広帯域信号結合装
   置において、 ＦＥＴ技術により構成された結合点マトリックスが、結
   合点（ＫＰｉｊ）のなかに設けられておりそれぞれ制御
   電極に通過接続信号または阻止信号を与えられる２つの
   スイッチ−トランジスタ（Ｔｎｋ′、Ｔｎｋ″）により
   それぞれ形成された結合要素対（Ｋｉｊ）を有し、それ
   らのスイッチ−トランジスタ（Ｔｎｋ′、Ｔｎｋ″）が
   それぞれ１つの主電極で、跳躍特性を有する１つの出力
   −差増幅器（Ａｉ）を設けられている付属のマトリック
   ス出力線（ｚｉ）の一方または他方の信号線（ｚｉ′、
   ｚｉ″）に接続されていることを特徴とする広帯域信号
   結合装置。 ２）結合要素対（Ｋｉｊ）が、スイッチ−トランジスタ
   （Ｔｎｋ′、Ｔｎｋ″）と共にそれぞれ１つの直列回路
   を形成するそれぞれ２つのプリスイッチ−トランジスタ
   （Ｔｎｅ′、Ｔｎｅ″）を有し、 これらのプリスイッチ−トランジスタ（Ｔｎｅ′、Ｔｎ
   ｅ″）がそれぞれ制御電極で付属のマトリックス入力線
   （ｓｊ）の一方または他方の信号線（ｓｊ′、ｓｊ″）
   に接続されており、またそれらのそれぞれ直列回路と反
   対側の主電極は１つの走査トランジスタ（Ｔｎａ）を介
   して動作電圧源の一方の端子（Ｕ＿Ｓ＿Ｓ、接地）と接
   続されており、動作電圧源の他方の端子（Ｕ＿Ｄ＿Ｄ）
   とはそれぞれのマトリックス出力線（ｚｉ）の各信号線
   （ｚｉ′、ｚｉ″）が１つの予充電トランジスタ（Ｔｐ
   ｉ′、Ｔｐｉ″）を介して接続されており、 予充電トランジスタ（Ｔｐｉ′、Ｔｐｉ″）および走査
   トランジスタ（Ｔｎａ）は互いに逆向きにそれぞれ制御
   電極に、１ビット通過接続時間を１つの前段階（ｐｖ）
   および１つの本来の通過接続段階（ｐｈ）に分割する１
   つの結合フィールド駆動クロック（Ｔ）を与えられてお
   り、それによって各前段階（ｐｖ）で走査トランジスタ
   （Ｔｎａ）の阻止状態においてマトリックス出力線（ｚ
   ｉ）の両信号線が予充電トランジスタ（Ｔｐｉ′、Ｔｐ
   ｉ″）を介して動作電圧源の前記他方の端子（Ｕ＿Ｄ＿
   Ｄ）を支配する電位に少なくとも近似的に充電されるこ
   とを特徴とする特許請求の範囲第１項記載の広帯域信号
   結合装置。 ３）スイッチ−トランジスタ（Ｔｎｋ）、プリスイッチ
   −トランジスタ（Ｔｎｅ）および走査トランジスタ（Ｔ
   ｎａ）がｎチャネル−トランジスタ、また予充電トラン
   ジスタ（Ｔｐｉ）がｐチャネル−トランジスタであるこ
   とを特徴とする特許請求の範囲第２項記載の広帯域信号
   結合装置。 ４）スイッチ−トランジスタ（Ｔｎｋ）、プリスイッチ
   −トランジスタ（Ｔｎｅ）および走査トランジスタ（Ｔ
   ｎａ）も予充電トランジスタ（Ｔｐｉ）もｎチャネル−
   トランジスタであることを特徴とする特許請求の範囲第
   ２項記載の広帯域信号結合装置。 ５）それぞれ１つの結合要素個別の走査トランジスタ（
   Ｔｎａｉｊ）が設けられていることを特徴とする特許請
   求の範囲第２項ないし第４項のいずれか１項に記載の広
   帯域信号結合装置。 ６）それぞれ１つのマトリックス入力線個別の走査トラ
   ンジスタ（Ｔｎａｊ）が設けられていることを特徴とす
   る特許請求の範囲第２項ないし第４項のいずれか１項に
   記載の広帯域信号結合装置。 ７）それぞれ１つのマトリックス出力線個別の走査トラ
   ンジスタ（Ｔｎａｉ）が設けられていることを特徴とす
   る特許請求の範囲第２項ないし第４項のいずれか１項に
   記載の広帯域信号結合装置。 ８）跳躍特性を有する差増幅器が、 ２つの交叉接続されたＣ−ＭＯＳインバータ回路（Ｔｐ
   ｂ′、Ｔｎｂ′；Ｔｐｂ″、Ｔｎｂ″）を有し、 それらの２つの出力端（ａｉ′、ａｉ″） に一方の供給電位源（Ｕ＿Ｄ＿Ｄ）が同時に２つの同一
   方向にクロック信号制御される一方のチャネル形式のス
   イッチトランジスタ（Ｔｐ′；Ｔｐ″）を介して接続可
   能であり、 またそれらの他方のチャネル形式の２つのトランジスタ
   （Ｔｎｂ′；Ｔｎｂ″）と他方の供給電位源（Ｕ＿Ｓ＿
   Ｓ）との間に挿入された１つの駆動回路（Ｃ）を有し、
   この駆動回路（Ｃ）が、これらのトランジスタ　（Ｔｎ
   ｂ′；Ｔｎｂ″）と供給電位源（Ｕ＿Ｓ＿Ｓ）との間に
   挿入された同一形式の２つの別のトランジスタ（Ｔｎ′
   ；Ｔｎ″）と、 これらの２つの別のトランジスタ（Ｔｎ′ ；Ｔｎ″）に並列接続されており、それぞれ入力信号ま
   たは否定された入力信号により制御される同一形式のＭ
   ＯＳトランジスタ（Ｔｎ２′；Ｔｎ２″）と１つのクロ
   ック信号制御される同一形式のＭＯＳトランジスタ（Ｔ
   ｎｔ′；Ｔｎｔ″）とから成る２つの直列回路と、 ２つの交叉接続されたＣ−ＭＯＳインバー タ回路（Ｔｐｂ′、Ｔｎｂ′；Ｔｐｂ″、Ｔｎｂ″）の
   ２つの接続点（ｖ′；ｖ″）と駆動回路（Ｃ）との間に
   挿入されており、、２つの交叉接続されたＣ−ＭＯＳイ
   ンバータ回路を１つの双安定跳躍回路として接続し得る
   同一形式の１つのトランジスタ（Ｔｎ）とを有する ことを特徴とする特許請求の範囲第１項ないし第７項の
   いずれか１項に記載の広帯域信号結合装置。